CN112864185A - 电桥式随机存取存储器及其制造方法 - Google Patents

电桥式随机存取存储器及其制造方法 Download PDF

Info

Publication number
CN112864185A
CN112864185A CN201911098593.9A CN201911098593A CN112864185A CN 112864185 A CN112864185 A CN 112864185A CN 201911098593 A CN201911098593 A CN 201911098593A CN 112864185 A CN112864185 A CN 112864185A
Authority
CN
China
Prior art keywords
electrode
layer
resistance state
state transition
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911098593.9A
Other languages
English (en)
Inventor
林志曜
许博砚
吴伯伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201911098593.9A priority Critical patent/CN112864185A/zh
Publication of CN112864185A publication Critical patent/CN112864185A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/24Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including solid state components for rectifying, amplifying or switching without a potential-jump barrier or surface barrier, e.g. resistance switching non-volatile memory structures
    • H01L27/2409Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including solid state components for rectifying, amplifying or switching without a potential-jump barrier or surface barrier, e.g. resistance switching non-volatile memory structures comprising two-terminal selection components, e.g. diodes
    • H01L27/2418Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including solid state components for rectifying, amplifying or switching without a potential-jump barrier or surface barrier, e.g. resistance switching non-volatile memory structures comprising two-terminal selection components, e.g. diodes of the metal-insulator-metal type
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/16Manufacturing
    • H01L45/1666Patterning of the switching material

Abstract

本发明提供一种电桥式随机存取存储器及其制造方法。此电桥式随机存取存储器包括底电极、金属间介电质、电阻转态组件以及顶电极。其中底电极位于基板上,金属间介电质位于底电极上。电阻转态组件位于底电极上和位于金属间介电质中,且具有倒T型的剖面。顶电极位于电阻转态组件以及金属间介电质上。本发明的电桥式随机存取存储器可以限制导电路径形成位置,还可以良好控制高电阻状态和低电阻状态之间的转换,并且降低电桥式随机存取存储器中不同的存储单元的操作变异性,进而提高最终产品的良率及可靠度。

Description

电桥式随机存取存储器及其制造方法
技术领域
本发明是有关于一种存储器装置,且特别是有关于一种导电桥式电阻存储器及其制造方法。
背景技术
电桥式随机存取存储器(Conductive Bridge Random Access Memory;CBRAM)具有低操作电压、写入及擦除时间短、存储时间长、多状态存储、低功率消耗、结构及制法简单、以及可扩充等优点。因此电桥式随机存取存储器极有潜力取代目前的快闪式存储器,成为下世代的非挥发性存储器主流。
电桥式随机存取存储器包括多个存储单元,其中各存储单元主要包含两电极及夹置于其中的电阻转态层。当对存储单元进行设定(set)操作时,电极的金属离子可扩散至电阻转态层中而构成两电极之间的导电路径,而形成低电阻状态(low resistance state,LRS)。当进行重置(reset)操作时,导电路径会断开或破裂,而使存储单元由低电阻状态转换为高电阻状态(high resistance state,HRS)。而低电阻状态和高电阻状态可分别用于指示”1”与”0”的数字信号,从而提供对应的存储状态。
然而每次将存储单元转换到低电阻状态时,电阻转态层中所产生的导电路径的位置及粗细皆不相同也无法控制,导致存储单元的操作电压的变异性很大,且装置稳定性差。再者,已知存储单元的电极之间的电阻转态层中所形成的导电路径除了连接上下电极的主要部分,还包含有一些由主要部分向侧向扩散的枝状部分,因此相邻的存储单元容易互相干扰。例如对某一个存储单元进行读取时,可能受到因相邻存储单元的导电路径的枝状部分互相连接而导致读取的电阻值产生错误,进而降低存储器的良率及可靠度。因此,如何避免上述情形的发生,实为一重要议题。
发明内容
本发明揭示一种电桥式随机存取存储器,包括底电极、金属间介电质、电阻转态组件以及顶电极。其中底电极位于基板上,金属间介电质位于底电极上。电阻转态组件位于底电极上和位于金属间介电质中,且具有倒T型的剖面。顶电极位于电阻转态组件以及金属间介电质上。
本发明揭示一种电桥式随机存取存储器的制造方法,包括:形成底电极于基板上;形成金属间介电质于底电极上;形成一电阻转态组件于底电极上和位于金属间介电质中;以及形成一顶电极于电阻转态组件以及金属间介电质上。其中所形成的电阻转态组件具有倒T型的剖面。本发明的电桥式随机存取存储器可以限制导电路径形成位置,还可以良好控制高电阻状态和低电阻状态之间的转换,并且降低电桥式随机存取存储器中不同的存储单元的操作变异性,进而提高最终产品的良率及可靠度。
附图说明
图1A至图1E为根据本揭露的一些实施例的制造电桥式随机存取存储器的各步骤中所对应的剖面示意图。
图2A为本揭露的一些实施例的电桥式随机存取存储器在进行设定(set)操作后的剖面示意图。
图2B为本揭露的一些实施例的电桥式随机存取存储器在进行重置(reset)操作后的剖面示意图。
图3为根据本揭露的另一些实施例的电桥式随机存取存储器的剖面示意图。
附图标记:
100~基板;
110~层间介电层;
111~扩散阻挡层;
112~底电极;
114~金属间介电质;
116、118~介电层;
122~第一孔洞;
124~第二孔洞;
126~贯孔;
132、232~电阻转态组件;
134、136、234、236~电阻转态层;
112a、134a、136a~上表面;
134b、136b~下表面;
138~颈部;
140~顶电极;
W1B、W1U、W2B、W2U、W12、W14、W22、W24~宽度。
具体实施方式
以下参照本发明实施例的图式以更全面地阐述本发明。然而,本发明亦可以各种不同的形式体现,而不应限于本文中所述的实施例。图式中的层与区域的厚度会为了清楚起见而放大。相同或相似的元件标号表示相同或相似的元件,以下段落将不再一一赘述。
本揭露实施例提供一种电桥式随机存取存储器及其制造方法,可以限制导电路径的形成位置以及控制导电路径的断开位置。因此可以稳定地转换存储器的电阻状态,并降低操作电压的变异性及增加装置稳定性,进而提升最终产品的良率及可靠度。
另外,文中提出的电桥式随机存取存储器可包含一个或多个存储单元。而实施例所配合的图式是绘制两个存储单元。一个存储单元包含底电极、顶电极以及设置于底电极与顶电极之间的电阻转换组件,各个存储单元的电阻转换组件是以金属间介电质相隔开来,其细节将叙述于后。为简化叙述,以下是说明制造单个存储单元的相关部件的制造方法与结构。
图1A至图1E为根据本揭露的一些实施例的制造电桥式随机存取存储器的各步骤中所对应的剖面示意图。请参照图1A,提供一基板100,并在基板100上方形成层间介电层110及底电极112。
一些实施例中,基板100例如包括一半导体基底(未显示)、设置于半导体基底之上的主动元件例如晶体管(未显示)、以及设置于晶体管上的接触件(未显示)。底电极112例如是设置于基板100上的内连线结构的一层金属层。底电极112可通过内连线结构的导孔以及/或金属线电连接至基板100内的接触件以及晶体管。一些实施例中,底电极112的材料可包括铜、钨、镍、钼、铂、钛、钽、氮化钨、氮化钛、氮化钽、其他合适的导电材料或上述的组合。底电极112可为由单层结构或多层结构所构成。
一些实施例中,层间介电层110围绕底电极112。在一实施例中,例如可通过沉积一层间介电材料于基板100上,接着对层间介电材料进行图案化以形成孔洞,之后沉积一底电极材料于层间介电材料上方并填满孔洞,并对底电极材料进行回刻蚀或平坦化制造工艺(例如化学机械研磨),以于孔洞处形成底电极112。在一些实施例中,层间介电层110例如是氧化硅、氮化硅、氮氧化硅、四乙氧基硅烷、磷硅酸盐玻璃、硼磷硅酸盐玻璃、氟化硅酸盐玻璃、低介电常数介电材料、其他合适的介电材料或前述的组合。
接着,形成一金属间介电质114于底电极112上。在一些实施例中,金属间介电质114包含介电层116和介电层118。在一些实施例中,介电层116和介电层118皆使用对于金属离子扩散的阻挡能力佳的材料,例如可包括碳氮化硅、碳化硅、氮化硅、氧化硅、其他合适的介电材料或前述的组合。此外,在其他实施例中,介电层116与介电层118可选择不同的材料使得介电层118对于电极的金属离子扩散的阻挡能力大于介电层116对于金属离子扩散的阻挡能力。
之后,对金属间介电质114进行图案化制造工艺,以形成暴露出底电极的贯孔(through hole)。在一些实施例中,通过形成具有倒T形剖面形状的贯孔,可使后续形成于其中的电阻转态组件具有例如倒T形的剖面而在构型上形成窄缩的颈部。当对电桥式随机存取存储器进行重置操作时,导电路径会先自颈部处断开而破坏导电路径,藉此做为使存储器由低电阻状态转换至高电阻状态的一控制部。
请参照图1B,对介电层118进行图案化制造工艺,以形成第一孔洞122。在一些实施例中,以第一刻蚀剂对介电层118进行第一刻蚀步骤,而形成第一孔洞122。其中第一孔洞122暴露介电层116的上表面并例如具有倾斜的侧壁(tapered sidewall)。第一孔洞122的位置是对应于底电极112的位置,例如位于底电极112的正上方。
请参照图1C,接着,对介电层116继续进行图案化制造工艺(例如刻蚀),以于第一孔洞122中形成第二孔洞124。其中第二孔洞124暴露出底电极112的上表面112a。在一些实施例中,以第二刻蚀剂对介电层116进行第二刻蚀步骤。在一实施例中,第一刻蚀步骤与第二刻蚀步骤可于相同的刻蚀腔室中原位(in-situ)实施。
第一孔洞122与第二孔洞124连接而形成贯孔126。在一些实施例中,第一孔洞122的顶部开口大于底部开口,使得第一孔洞122具有倾斜的侧壁。此外,第一孔洞的122底部开口小于第二孔洞124的顶部开口,故贯孔126呈现倒T形(reverseT-shaped)的轮廓。如图1C所示,第一孔洞122的顶部开口的宽度W1U大于第一孔洞122的底部开口的宽度W1B,第一孔洞122的底部开口的宽度W1B小于第二孔洞124的顶部开口的宽度W2U。于此示例中,第二孔洞124的底部开口的宽度W2B小于底电极112的上表面112a的宽度WB。再者,在一些实施例中,第二孔洞124的底部开口的面积大抵等于第一孔洞122的顶部开口的面积。例如,第二孔洞124的底部开口的宽度W2B大抵等于第一孔洞122的顶部开口的宽度W1U。文中使用「大抵」类似的用语来描述一个物理量的数值或一个数值范围时,除非有另外指明,则此用语是用于表示包含此数值及与此数值相差±10%的数值范围。
值得一提的是,在本实施例中是在相同的刻蚀腔室中使用不同的刻蚀剂原位进行第一及第二刻蚀步骤,以形成具倒T形剖面的贯孔126,但本发明不限于此。在其他实施例中,也可通过改变第一及第二刻蚀步骤的偏压功率、使用不同的刻蚀剂搭配不同的刻蚀偏压功率的方式、或其他合适的制造工艺方法以形成具倒T形剖面的贯孔126。
请参照图1D,于贯孔126内形成电阻转态组件132。在一些实施例中,电阻转态组件132的材料可包括过渡金属氧化物,例如三氧化二铝(Al2O3)、二氧化钛(TiO2)、二氧化铪(HfO2)、二氧化锆(ZrO2)、二氧化钽(TaO2)、五氧化二钽(Ta2O5)或其他合适的材料。电阻转态组件132的材料可为由单一材料所形成的单层结构或由多种不同材料所形成的多层结构。形成电阻转态组件132的步骤例如是沿着金属间介电质114的上表面和贯孔126的侧壁和底面顺应性沉积过渡金属氧化物,接着进行回刻蚀或平坦化制造工艺(例如化学机械研磨),以移除金属间介电质114上多余的过渡金属氧化物,以暴露出金属间介电质114的上表面。在一些实施例中,所形成的电阻转态组件132的上表面与金属间介电质114的上表面共平面。
在一些实施例中,电阻转态组件132包含第二孔洞124中的电阻转态层134,以及第一孔洞122中的电阻转态层136。电阻转态层134位于底电极112上,并接触底电极112的上表面112a。电阻转态层136位于电阻转态层134上。再者,在一些实施例中,电阻转态层136的下表面136b的面积小于电阻转态层134的上表面134a的面积。如图1D所示,电阻转态层136的下表面136b的宽度W22小于电阻转态层134的上表面134a的宽度W14,而形成窄缩的颈部(neck portion)138。在本实施例中,电阻转态层134与电阻转态层136是在同时形成的,但本发明不限于此,在其他实施例中,电阻转态层134与电阻转态层136也可以分开形成。
值得一提的是,由于电阻转态层136的上表面136a的面积大于下表面136b的面积,因此电阻转态层136具有倾斜的侧壁,而呈现倒梯形剖面。如图1D所示,电阻转态层136的上表面136a的宽度W24大于下表面136b的宽度W22。因此,电阻转态组件132在电阻转态层136的下表面136b与电阻转态层134的上表面134a的交界处中形成颈部138。在一些实施例中,包含电阻转态层134以及电阻转态层136的电阻转态组件132在底电极112上形成一倒T形的剖面。由于此倒T形剖面的颈部138会限制通过此处的导电路径的金属离子的数量,当对电桥式随机存取存储器进行重置操作时,颈部138处的导电路径会最先断开而使导电路径消失,因此电阻转态组件132的颈部138可视为转换电桥式随机存储器的电阻状态的控制部。
另外,在一些实施例中,电阻转态层134的下表面134b的宽度W12可大抵等于电阻转态层136的上表面136a的宽度W24
请参照图1E,形成一顶电极140于电阻转态组件132以及金属间介电质114上。顶电极140例如包含可扩散至电阻转态组件132中的金属材料,进而在进行设定操作时,自顶电极140扩散的金属离子可于电阻转态组件132中形成导电路径。在一些实施例中,形成顶电极140的材料可包括钛、钽、钨、铝、铜、氮化钛、氮化钽、其他合适的导电材料或上述的组合。通过对底电极112与顶电极140施加电压,可将电阻转态组件132转换成不同的电阻状态。
在一些实施例中,顶电极140形成于介电层118上并与其直接接触,当对底电极112与顶电极140施加电压以进行设定操作时,顶电极140会提供金属离子进入电阻转态组件132。因此与顶电极140接触的介电层118可选择对于金属离子扩散的阻挡能力优良的介电材料,例如碳氮化硅、碳化硅、氮化硅或前述的组合,以避免顶电极140所包含的金属材料或金属离子扩散而进入介电层118中。
以下是举例说明实施例的存储器结构在进行设定操作和重置操作时电阻转态组件的阻值转换。请参照图2A,其为本揭露的一些实施例的电桥式随机存取存储器在进行设定操作后的剖面示意图。图2B为本揭露的一些实施例的电桥式随机存取存储器在进行重置操作后的剖面示意图。
当对电桥式随机存取存储器进行设定操作时,施加设定电压于底电极112与顶电极140,则顶电极140产生的金属离子在电阻转态组件132中自顶电极140朝向底电极112排列和连接,而形成导电路径。当导电路径触及底电极112时,可构成顶电极140和底电极112之间的导电路径,供电流通过,如图2A所示。此时电阻转态组件132呈现低电阻状态。图2A中两个电阻转态组件132的位置分别对应两个存储单元的位置并以金属间介电质114分隔开来,因此可以局限导电路径的形成位置,而控制各个存储单元的导电路径。
当对电桥式随机存取存储器进行重置操作时,施加相反电压于底电极112与顶电极140,则在电阻转态组件132中的金属离子还原,导致原本连接的导电路径断开或破裂,如图2B所示。此时电阻转态组件132自低电阻状态转换成高电阻状态。
根据一些实施例所提出的电阻转态组件132,其具有例如倒T形剖面,而在构型上包含了窄缩的颈部138。当对电桥式随机存取存储器进行设定操作而使金属离子排列成导电路径时,窄缩的颈部138限制了通过此处的金属离子的数量,亦即通过颈部138的金属离子的数量最少。当对电桥式随机存取存储器进行重置操作时,颈部138处的导电路径更容易断开而使导电路径消失。因此颈部设计可作为存储单元从低电阻状态转换至高电阻状态的控制部。因此,如上述一些实施例所提出的电阻转态组件132的颈部138可以有效控制电桥式随机存取存储器由低电阻状态转换至高电阻状态。而电桥式随机存取存储器中不同的存储单元亦可通过其电阻转态组件的颈部设计而降低它们在电阻状态转换上的差异性。
根据上述本揭露的一些实施例所提出的电桥式随机存取存储器具有许多优点。例如,在金属间介电质114中各电阻转态组件132的位置是对应各个存储单元的位置,因此可以局限导电路径(e.g.金属离子)的形成位置,控制各个存储单元在低电阻状态下的导电路径,以避免读取存储单元时受到相邻存储单元的干扰而影响了电阻值的判读。因此,实施例所提出的电桥式随机存取存储器可以准确读取各个存储单元的电阻值,以分辨所指示的数字信号0或1。并且,如上述说明,一些实施例的电阻转态组件132具有例如倒T形剖面,其窄缩的颈部138设计减少了通过此处的导电路径的金属离子的数量,而可做为电桥式随机存取存储器进行重置操作时低电阻到高电阻状态转换的控制部。
此外,特别说明的是,由于电桥式随机存取存储器是通过扩散至电阻转态组件中的金属离子形成/断开导电路径,因此本揭露通过在相邻存储单元的电阻转态组件132间形成对金属离子扩散的阻挡能力佳的金属间介电质114,可确保金属离子在操作时,仅会在电阻转态组件的垂直方向移动,进而防止金属离子在操作时往电阻转态组件的水平方向扩散而散失,以确保存储器的可靠性。
再者,在一些实施例中,以一个存储单元为例,电阻转态层134与底电极112具有第一接触面积,电阻转态层136与顶电极140具有第二接触面积,第一接触面积与第二接触面积大抵相等(例如图1E中的宽度W12可大抵等于宽度W24),如此可使电阻转态组件132与底电极112和顶电极140之间的接触电阻大抵相等,以使电桥式随机存取存储器不论是从高阻态转换到低阻态(设定操作)或是从低高阻态转换到高阻态(重置操作)都可稳定且平衡地进行操作。另外,对于电桥式随机存取存储器中多个存储单元而言,亦可通过形成相同构型的实施例的电阻转态组件,而降低不同存储单元在操作上的变异性。
另外,如上述实施例所提出的电桥式随机存取存储器,电阻转态层134的下表面的面积小于底电极112的上表面112a的面积。然而本揭露并不仅限于此,电阻转态层134的下表面的面积可以等于、或者大于底电极112的上表面112a的面积。以下说明电阻转态层134的下表面大于底电极112的上表面的另一种电桥式随机存取存储器。
图3为根据本揭露的另一些实施例的电桥式随机存取存储器的剖面示意图。相同于前述图1A至图1E、图2A至图2B的实施例的部件是使用相同或类似的标号并省略其说明。在图3的实施例中,电桥式随机存取存储器更包括一扩散阻挡层111位于层间介电层110上,且扩散阻挡层111围绕底电极112。由于电阻转态层234的下表面会接触部分的扩散阻挡层111的上表面,此实施例可优选地采用对于金属离子扩散的阻挡能力优良的介电材料来制作扩散阻挡层111,以避免金属离子扩散进入层间介电层110中。一些实施例中,扩散阻挡层111包含碳氮化硅、碳化硅、氮化硅、其他合适的介电材料或前述的组合。
如图3所示,介电层116位于扩散阻挡层111上,而电阻转态层234的下表面则覆盖底电极112并接触部分的扩散阻挡层111。扩散阻挡层111的制法例如是沉积一层间介电材料于基板100上、沉积一扩散阻挡材料于层间介电材料上、以及对扩散阻挡材料和层间介电材料进行图案化以形成孔洞。接着沉积一底电极材料于扩散阻挡材料上方并填满孔洞,并对底电极材料进行回刻蚀或平坦化制造工艺(例如化学机械研磨),以形成扩散阻挡111以及底电极112于孔洞处。为了简化说明,关于相同或类似于前述图1A至图1E所绘示的元件及其形成制造工艺步骤,在此不再详述。
综合上述,实施例所提出的电桥式随机存取存储器,其电阻转态组件对应存储单元的底电极的位置且电阻转态组件具有窄缩的颈部,以做为电阻状态转换的控制部。因此实施例的电桥式随机存取存储器除了可限制导电路径形成位置,还可以良好控制高电阻状态和低电阻状态之间的转换,并且降低电桥式随机存取存储器中不同的存储单元的操作变异性,进而提高最终产品的良率及可靠度。
虽然本发明已以数个较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中技术人员在不脱离本发明的精神和范围内,当可作任意的更动与润饰,因此本发明的保护范围当视权利要求范围所界定者为准。

Claims (18)

1.一种电桥式随机存取存储器,其特征在于,包括:
一底电极,位于一基板上;
一金属间介电质,位于该底电极上;
一电阻转态组件,位于该底电极上和位于该金属间介电质中,该电阻转态组件具有倒T型的剖面;以及
一顶电极,位于该电阻转态组件以及该金属间介电质上。
2.如权利要求1所述的电桥式随机存取存储器,其特征在于,该电阻转态组件包括:
一第一电阻转态层,位于该底电极上;
一第二电阻转态层,位于该第一电阻转态层上,其中该第二电阻转态层的下表面的面积小于该第一电阻转态层的上表面的面积。
3.如权利要求2所述的电桥式随机存取存储器,其特征在于,该第一电阻转态层的下表面的面积大于该第二电阻转态层的下表面的面积。
4.如权利要求2所述的电桥式随机存取存储器,其特征在于,该第一电阻转态层与该底电极具有第一接触面积,该第二电阻转态层与该顶电极具有第二接触面积,该第一接触面积与该第二接触面积相等。
5.如权利要求2所述的电桥式随机存取存储器,其特征在于,该金属间介电质包括:
一第一介电层,位于该底电极上,且该第一电阻转态层位于该第一介电层中;以及
一第二介电层,位于该第一介电层上,且该第二电阻转态层位于该第二介电层中。
6.如权利要求5所述的电桥式随机存取存储器,其特征在于,该第二介电层的材料不同于该第一介电层的材料,并且该第二介电层对于金属离子扩散的阻挡能力大于该第一介电层对于金属离子扩散的阻挡能力。
7.如权利要求5所述的电桥式随机存取存储器,其特征在于,该第一介电层包括碳氮化硅、碳化硅、氮化硅、氧化硅或前述的组合,该第二介电层包括碳氮化硅、碳化硅、氮化硅或前述的组合。
8.如权利要求2所述的电桥式随机存取存储器,其特征在于,该第一电阻转态层的下表面的面积等于或小于该底电极的顶表面的面积。
9.如权利要求2所述的电桥式随机存取存储器,其特征在于,更包括一层间介电层位于该基板上且围绕该底电极,其中该金属间介电质位于该层间介电层上方。
10.如权利要求9所述的电桥式随机存取存储器,其特征在于,更包括一扩散阻挡层位于该层间介电层上且围绕该底电极,其中该金属间介电质位于该扩散阻挡层上,该第一电阻转态层的下表面覆盖该底电极并接触部分的该扩散阻挡层。
11.如权利要求2所述的电桥式随机存取存储器,其特征在于,其中该底电极和该电阻转态组件分别为第一底电极和第一电阻转态组件,该电桥式随机存取存储器更包括:
第二底电极,位于该基板上并与该第一底电极相隔开来;以及
第二电阻转态组件,位于该第二底电极上,且该第二电阻转态组件和该第一电阻转态组件以该金属间介电质相隔开来,其中该第二电阻转态组件包括:
一第三电阻转态层,位于该第二底电极上;
一第四电阻转态层,位于该第三电阻转态层上,其中该第四电阻转态层的下表面的面积小于该第三电阻转态层的上表面的面积。
12.一种电桥式随机存取存储器的制造方法,其特征在于,包括:
形成一底电极于一基板上;
形成一金属间介电质于该底电极上;
形成一电阻转态组件于该底电极上和位于该金属间介电质中,其中该电阻转态组件具有倒T型的剖面;以及
形成一顶电极于该电阻转态组件以及该金属间介电质上。
13.如权利要求12所述的电桥式随机存取存储器的制造方法,其特征在于,该电阻转态组件包括:
一第一电阻转态层,位于该底电极上;
一第二电阻转态层,位于该第一电阻转态层上,其中该第二电阻转态层的下表面的面积小于该第一电阻转态层的上表面的面积。
14.如权利要求13所述的电桥式随机存取存储器的制造方法,其特征在于,该第一电阻转态层的下表面的面积大于该第二电阻转态层的下表面的面积。
15.如权利要求13所述的电桥式随机存取存储器的制造方法,其特征在于,该第一电阻转态层与该底电极具有第一接触面积,该第二电阻转态层与该顶电极具有第二接触面积,该第一接触面积与该第二接触面积相等。
16.如权利要求13所述的电桥式随机存取存储器的制造方法,其特征在于,形成该金属间介电质包括:
形成一第一介电层于该底电极上;以及
形成一第二介电层于该第一介电层上,
其中该第二介电层对于金属离子扩散的阻挡能力大于该第一介电层对于金属离子扩散的阻挡能力。
17.如权利要求16所述的电桥式随机存取存储器的制造方法,其特征在于,该形成该电阻转态组件于该底电极上和位于该金属间介电质中的步骤包括:
以第一刻蚀剂对该第二介电层进行第一刻蚀步骤,以形成一第一孔洞;
以第二刻蚀剂对该第一介电层进行第二刻蚀步骤,以形成一第二孔洞于该第一孔洞下方,其中该第二孔洞暴露该底电极,且该第一孔洞及该第二孔洞共同形成一贯孔;以及
填入一电阻转态材料于该贯孔中以形成该电阻转态组件;
其中该第二刻蚀剂与第一刻蚀剂不同,该第一刻蚀步骤与该第二刻蚀步骤于相同的刻蚀腔室中原位实施。
18.如权利要求17所述的电桥式随机存取存储器的制造方法,其特征在于,该基板上更包括:
一层间介电层形成于该基板上且围绕该底电极;以及
一扩散阻挡层形成于该层间介电层上且围绕该底电极;
在形成该贯孔的该第二孔洞时,该第二孔洞的底部开口暴露出该底电极的该上表面以及部分的该扩散阻挡层的上表面。
CN201911098593.9A 2019-11-12 2019-11-12 电桥式随机存取存储器及其制造方法 Pending CN112864185A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911098593.9A CN112864185A (zh) 2019-11-12 2019-11-12 电桥式随机存取存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911098593.9A CN112864185A (zh) 2019-11-12 2019-11-12 电桥式随机存取存储器及其制造方法

Publications (1)

Publication Number Publication Date
CN112864185A true CN112864185A (zh) 2021-05-28

Family

ID=75984254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911098593.9A Pending CN112864185A (zh) 2019-11-12 2019-11-12 电桥式随机存取存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN112864185A (zh)

Similar Documents

Publication Publication Date Title
US10566387B2 (en) Interconnect landing method for RRAM technology
TWI714667B (zh) 半導體結構及其製造方法
JP2017195360A (ja) 高さが増加したデータストレージ層を有する抵抗変化型メモリ装置
US8618526B2 (en) Nonvolatile memory device and manufacturing method thereof
US7968967B2 (en) One-time-programmable anti-fuse formed using damascene process
KR20100078943A (ko) 저항성 램 소자의 제조방법
KR20150026976A (ko) 가변 저항 메모리 구조물 및 그 형성 방법
US9299927B2 (en) Memory cell having resistance variable film and method of making the same
KR20200035847A (ko) Mram mtj 상단 전극 접속을 위한 방법
US11018299B2 (en) Memory cell having resistance variable film and method of making the same
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
US20160260898A1 (en) Damascene process of rram top electrodes
KR20200140993A (ko) 배리어층을 갖는 rram
CN112864185A (zh) 电桥式随机存取存储器及其制造方法
TWI720648B (zh) 電橋式隨機存取記憶體及其製造方法
US20210273159A1 (en) Conductive bridge random access memory and method of manufacturing the same
CN110875353A (zh) 存储器装置及其形成方法
US20210167128A1 (en) Vertical resistive memory device with embedded selectors
CN108288671B (zh) 具一存储器结构的半导体元件
KR20210102814A (ko) Pcram에 대한 자기 정렬 히터의 생성
JP2015146343A (ja) 不揮発性記憶装置およびその製造方法
KR20110094538A (ko) 반도체 소자 및 그 제조 방법
CN113517398A (zh) 存储器件及其制造方法
CN111326539A (zh) 电阻式随机存取存储器及其形成方法
CN113611796A (zh) 电阻式随机存取存储器及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination