CN117460401A - 阻变存储器和存储器件 - Google Patents

阻变存储器和存储器件 Download PDF

Info

Publication number
CN117460401A
CN117460401A CN202311595478.9A CN202311595478A CN117460401A CN 117460401 A CN117460401 A CN 117460401A CN 202311595478 A CN202311595478 A CN 202311595478A CN 117460401 A CN117460401 A CN 117460401A
Authority
CN
China
Prior art keywords
electrode
interface
substrate
layer
interface region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311595478.9A
Other languages
English (en)
Inventor
唐建石
马呈翔
贺晓东
吴华强
郑千泽
黄怡龙
姜悦麟
李世举
卜伟海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Ic Technology Innovation Center Beijing Co ltd
Tsinghua University
Original Assignee
North Ic Technology Innovation Center Beijing Co ltd
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Ic Technology Innovation Center Beijing Co ltd, Tsinghua University filed Critical North Ic Technology Innovation Center Beijing Co ltd
Priority to CN202311595478.9A priority Critical patent/CN117460401A/zh
Publication of CN117460401A publication Critical patent/CN117460401A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides

Abstract

一种阻变存储器和存储器件。该阻变存储器包括第一电极、第二电极以及第一电极和第二电极之间的阻变层,第一电极和所述第二电极中的至少一个在靠近阻变层的一侧具有第一界面区域和第二界面区域,位于第一界面区域的电极材料的氧结合能力小于位于第二界面区域的电极材料的氧结合能力。该阻变存储器中导电细丝更容易形成在第二界面区域处,从而使得导电细丝的形成位置更集中且稳定,可增强器件的一致性,进而增强器件的可靠性。

Description

阻变存储器和存储器件
技术领域
本公开的实施例涉及一种阻变存储器和存储器件。
背景技术
阻变存储器(Resistive Random Access Memory,RRAM)是一种以金属-电介质-金属(Metal-Insulator-Metal,MIM)结构为基础的器件,以其低编程电压、高读写速度、高耐久性能、材料和制备方法兼容先进逻辑工艺平台等优势被广泛认为是可以大规模量产应用的存储器器件。在诸多类型的RRAM器件中,基于氧化物的双极型RRAM器件以其优越的性能和更好的集成工艺兼容性,现已成为大规模集成的主流器件。
发明内容
本公开至少一实施例提供一种阻变存储器,该阻变存储器包括第一电极、第二电极以及所述第一电极和第二电极之间的阻变层,其中,所述第一电极和所述第二电极中的至少一个在靠近所述阻变层的一侧具有第一界面区域和第二界面区域,位于所述第一界面区域的电极材料的氧结合能力小于位于所述第二界面区域的电极材料的氧结合能力。
例如,本公开至少一实施例提供的阻变存储器中,所述第一界面区域至少部分围绕所述第二界面区域。
例如,本公开至少一实施例提供的阻变存储器中,用于所述第一界面区域的电极材料和用于所述第二界面区域的电极材料不同,且分别包括铪、钛、锆、镧、钽、铝、镍、钨、铜、金、钌、铂或其氮化物或其氧化物中的一种或多种。
例如,本公开至少一实施例提供的阻变存储器中,用于所述第二界面区域的电极材料包括金属A,用于所述第一界面区域的电极材料包括金属A的氧化物或者氮化物。
例如,本公开至少一实施例提供的阻变存储器中,用于所述第一界面区域的电极材料和用于所述第二界面区域的电极材料相同,但具有不同的氧结合能力。
例如,本公开至少一实施例提供的阻变存储器中,所述第二界面区域的面积小于等于所述第一电极的面积的50%。
例如,本公开至少一实施例提供的阻变存储器中,所述第一电极和所述第二电极中的至少一个在靠近所述阻变层的一侧还具有第三界面区域,所述第一界面区域至少部分围绕所述第二界面区域,所述第二界面区域至少部分围绕所述第三界面区域,所述位于所述第二界面区域的电极材料的氧结合能力小于位于所述第三界面区域的电极材料的氧结合能力。
本公开至少一实施例提供一种存储器件,该存储器件包括衬底、元件层以及本公开实施例提供的阻变存储器,元件层设置在所述衬底上,包括连接端以及第一绝缘层,其中,所述第一绝缘层设置在所述连接端的远离所述衬底的一侧,包括暴露所述连接端的第一开口,所述阻变存储器的所述第一电极或者第二电极通过所述第一开口与所述连接端电连接。
例如,本公开至少一实施例提供的阻变存储器中,所述第一电极设置在所述第一开口中,且在靠近所述阻变层的一侧具有第一界面区域和第二界面区域。
例如,本公开至少一实施例提供的阻变存储器中,所述第一电极的远离所述衬底的表面与所述第一绝缘层的远离所述衬底的表面齐平。
例如,本公开至少一实施例提供的阻变存储器中,在所述第一电极中,用于所述第一界面区域的电极材料填充于所述第一开口的底部以及侧壁,以使得用于所述第二界面区域的电极材料不与所述第一绝缘层的材料以及所述连接端接触。
例如,本公开至少一实施例提供的阻变存储器中,用于所述第一界面区域的电极材料的截面呈U形,用于所述第二界面区域的电极材料填充在所述U形的凹槽中。
本公开至少一实施例提供一种存储器件的制备方法,包括:提供衬底基板,其中,所述衬底基板包括衬底、元件层以及第一绝缘层,所述元件层设置在所述衬底上,包括连接端,所述第一绝缘层设置在所述连接端的远离所述衬底的一侧,在所述第一绝缘层中形成暴露所述连接端的第一开口,以及形成本公开实施例提供的阻变存储器,其中,所述阻变存储器的所述第一电极或者第二电极通过所述第一开口与所述连接端电连接。
例如,本公开至少一实施例提供的制备方法中,在所述第一开口中形成所述第一电极,以使所述第一电极与所述连接端电连接,其中,所述第一电极在靠近所述阻变层的一侧具有第一界面区域和第二界面区域。
例如,本公开至少一实施例提供的制备方法中,在所述第一开口中形成第一电极,包括:在所述第一绝缘层的远离所述衬底的一侧形成第一界面材料层,在所述第一界面材料层的远离所述衬底的一侧形成第二界面材料层,保留位于所述第一开口中的第一界面材料层和第二界面材料层的材料,去除所述第一界面材料层和第二界面材料层的位于其他位置的材料。
例如,本公开至少一实施例提供的制备方法中,采用机械抛光的方法去除所述第一界面材料层和第二界面材料层的位于其他位置的材料,以使得所述第一电极的远离所述衬底的表面与所述第一绝缘层的远离所述衬底的表面齐平。
例如,本公开至少一实施例提供的制备方法中,在所述第一开口中形成第一电极,包括:在所述第一绝缘层的远离所述衬底的一侧形成第一界面材料层,对所述第一界面材料层进行处理,以使得所述第一界面材料层的材料填充于所述第一开口的底部以及侧壁,并且所述第一界面材料层的远离所述衬底的表面与所述第一绝缘层的远离所述衬底的表面齐平,在所述第一界面材料层的远离所述衬底的一侧形成第二界面材料层,以及对所述第二界面材料层进行处理,以使得所述第二界面材料层的远离所述衬底的表面与所述第一绝缘层的远离所述衬底的表面齐平。
例如,本公开至少一实施例提供的制备方法中,在所述第一开口中形成第一电极,包括:在所述第一绝缘层的远离所述衬底的一侧形成第一界面材料层,对所述第一界面材料层进行处理,以使得所述第一界面材料层的材料填充于所述第一开口的底部以及侧壁,并且所述第一界面材料层的远离所述衬底的表面与所述第一绝缘层的远离所述衬底的表面齐平,对所述第一界面材料层的远离所述衬底的表面进行表面处理,以降低所述第一界面材料层的远离所述衬底的表面的氧结合能力,在所述第一界面材料层的远离所述衬底的一侧形成第二界面材料层,以及对所述第二界面材料层进行处理,以使得所述第二界面材料层的远离所述衬底的表面与所述第一绝缘层的远离所述衬底的表面齐平。
例如,本公开至少一实施例提供的制备方法中,所述表面处理包括掺杂N处理、掺杂O处理和氢气氛围退火处理中的至少一种。
例如,本公开至少一实施例提供的制备方法还包括:在所述第一电极的远离所述衬底的一侧形成阻变材料层,在所述阻变材料层的远离所述衬底的一侧形成第二电极材料层,以及对所述阻变材料层和所述第二电极材料层进行构图,以形成阻变层和第二电极。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例的附图作简单地介绍,显而易见地,下面描述中的附图仅仅涉及本公开的一些实施例,而非对本公开的限制。
图1为本公开至少一实施例提供的阻变存储器的截面示意图;
图2为本公开至少一实施例提供的阻变存储器未被施加电压时的截面示意图;
图3为本公开至少一实施例提供的阻变存储器被施加电压后的截面示意图;
图4为本公开至少一实施例提供的阻变存储器的第一电极的平面示意图;
图5为本公开至少一实施例提供的存储器件的截面示意图;以及
图6-图13为本公开至少一实施例提供的存储器件在制备过程中的截面示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
基于氧化物的双极型RRAM器件通常包括上电极、下电极以及上电极与下电极之间的阻变层,在该RRAM器件中,通常是基于阻变层中的导电细丝的状态来切换电阻状态的。
例如,对于初始制备完成的RRAM器件,由于阻变层中氧化物的绝缘特性,器件处于初始高电阻状态。对初始制备完成的RRAM器件施加一个较大的正向操作电压(上电极电势高于下电极电势),将阻变层中的氧化物进行软击穿(Soft Breakdown),这会在整个器件中形成若干以氧离子空位主导的导电通道,称之为导电细丝(Conductive Filament,CF)。对初始制备完成的器件施加较大正向操作电压的这个过程称之为电成型过程(Forming)。导电细丝的存在使得器件的电阻状态被切换到了低电阻状态。
对处于低电阻状态的器件施加一个合适的反向操作电压(上电极电势低于下电极电势),将会在反向电场和焦耳热的作用下将导电细丝熔断,使得阻变层内部不存在连通器件上下的导电细丝,从而器件被切换到高电阻状态。这个施加反向电压将器件从低电阻状态切换到高电阻状态的过程被称为复位过程(Reset)。
在非初始的高阻状态下,对RRAM器件施加一个合适的正向操作电压(通常小于Forming过程所需的电压),在电场的作用下,被熔断的导电细丝会重新从熔断点生长连接上下电极,从而将器件的电阻状态切换到低电阻状态。这个施加正向电压将器件从高电阻状态切换到低电阻状态的过程被称为设置过程(Set)。
通常来说,RRAM器件从初始高电阻状态切换到低电阻状态的Forming过程决定了导电细丝的形貌,然而受限于制备完成的器件内部缺陷状态的随机性和Forming过程的随机性,导电细丝在阵列级别的器件中存在显著的不一致性,这种导电细丝的随机特性导致的器件工作特性的均匀性差异问题阻碍了RRAM芯片的大规模应用。
因此,对RRAM器件进行可控的Forming操作对大规模的RRAM芯片至关重要。在一些实施例中,可以通过对制备晶圆的硅衬底进行特殊处理,制备出硅锥形点阵以使得后续制备的RRAM器件存在几何形状上的分布差异,进而使得Forming过程中形成的导电细丝更容易形成在硅锥尖端。在另一些实施例中,可以在梯形深坑里通过坑侧面的不平整度来构造RRAM器件的几何形状上的特殊点,进而使得RRAM器件Forming过程的导电细丝更容易形成在梯形深坑的侧面。然而,不论是通过锥形点阵还是梯形深坑,受限于工艺的复杂性和芯片量产制造机台的局限性,都不能集成在半导体工厂的集成工艺平台中,难以实现量产。
本公开至少一实施例提供一种阻变存储器和存储器件,该阻变存储器包括第一电极、第二电极以及第一电极和第二电极之间的阻变层,第一电极和所述第二电极中的至少一个在靠近阻变层的一侧具有第一界面区域和第二界面区域,位于第一界面区域的电极材料的氧结合能力小于位于第二界面区域的电极材料的氧结合能力。
由此,第一电极和所述第二电极中的至少一个形成为多界面电极,该多界面电极中,位于第一界面区域的电极材料的氧结合能力小于位于第二界面区域的电极材料的氧结合能力,进而可以迫使RRAM器件在Forming时形成的导电细丝更一致地形成在第二界面区域中,使得导电细丝的形成位置更集中且稳定,由此增强器件Forming及后续操作的一致性,增强器件的可靠性。
下面通过几个具体的实施例对本公开实施例提供的阻变存储器和存储器件进行说明。
本公开至少一实施例提供一种阻变存储器,图1示出了该阻变存储器的截面示意图,如图1所示,该阻变存储器包括第一电极10、第二电极20以及第一电极10和第二电极20之间的阻变层30。
第一电极10和第二电极20中的至少一个(图1中示出为第一电极10)在靠近阻变层30的一侧具有第一界面区域A和第二界面区域B,位于第一界面区域A的电极材料101的氧结合能力小于位于第二界面区域B的电极材料102的氧结合能力。
在本公开的实施例中,氧结合能力的大小可以根据材料与氧结合所需要的能量大小来判断,材料与氧结合所需要的能量越大,则该材料的氧结合能力越小;反之,材料与氧结合所需要的能量越小,则该材料的氧结合能力越大。
在本公开的实施例中,位于第一界面区域A的电极材料101的氧结合能力小于位于第二界面区域B的电极材料102的氧结合能力,此时,位于第一界面区域A的电极材料101与氧结合所需的能量大于位于第二界面区域B的电极材料102与氧结合所需的能量。
由此,在本公开的实施例中,由于第二界面区域B的电极材料102与氧更容易结合,使得导电细丝更容易集中形成于第二界面区域B,由此可以限制导电细丝的形成位置,极大地降低Forming过程中导电细丝形成的位置随机性,增强器件Forming及后续操作的一致性,从而增强器件的可靠性。
例如,图2示出了阻变存储器在Forming前阻变层30中氧离子301的分布图,图3示出了阻变存储器在Forming后阻变层30中氧离子301以及导电细丝302的分布图。结合图2和图3,阻变存储器在Forming前,阻变层30中氧离子301随机分布,在Forming后,由于位于第二界面区域B的电极材料102的氧结合能力更强,因此氧离子301更容易集中在第二界面区域B处,使得第二界面区域B附近的氧空位更多,使得导电细丝302更容易集中在第二界面区域B的位置,如图3所示。由此提高了阻变存储器Forming及后续操作的一致性,增强器件的可靠性。
例如,在一些实施例中,第一界面区域A至少部分围绕第二界面区域B。例如,第一界面区域A完全围绕第二界面区域B。由此第二界面区域B形成在第一电极10的中间部位,以便于导电细丝302集中形成在第一电极10的中间部位,位于中间部位的导电细丝302更稳定。
例如,在另一些实施例中,第二界面区域B也可以形成在第一电极10的边缘位置,此时,第一界面区域A部分围绕第二界面区域B,导电细丝302集中形成在第一电极10的边缘部位。例如,也可以根据期望导电细丝形成的位置来设置第二界面区域B的位置,从而使得导电细丝形成在期望的位置。
例如,在一些实施例中,用于第一界面区域A的电极材料101和用于第二界面区域B的电极材料102不同,且分别包括铪、钛、锆、镧、钽、铝、镍、钨、铜、金、钌、铂或上述各金属的氮化物或氧化物中的一种或多种。
例如,铪、钛、锆和镧的氧结合能力相近,钽和铝的氧结合能力相近,镍、钨、铜、金、钌和铂的氧结合能力相近,并且铪、钛、锆和镧的氧结合能力大于钽和铝的氧结合能力,钽和铝的氧结合能力大于镍、钨、铜、金、钌和铂的氧结合能力。
例如,在一些实施例中,用于第一界面区域A的电极材料101可以选自镍、钨、铜、金,钌和铂,此时,用于第二界面区域B的电极材料102可以选自铪、钛、锆、镧、钽和铝;或者,用于第一界面区域A的电极材料101可以选自钽和铝,用于第二界面区域B的电极材料102可以选自铪、钛、锆和镧。
例如,在一些实施例中,用于第二界面区域B的电极材料包括金属A,金属A可以选自铪、钛、锆、镧、钽、铝、镍、钨、铜、金、钌和铂,此时,用于第一界面区域A的电极材料包括金属A的氧化物或者氮化物。
例如,在一个示例中,用于第二界面区域B的电极材料包括金属钛,用于第一界面区域A的电极材料包括氮化钛。例如,在一个示例中,用于第二界面区域B的电极材料包括金属铪,用于第一界面区域A的电极材料包括氧化铪。例如,在一个示例中,用于第二界面区域B的电极材料包括金属锆,用于第一界面区域A的电极材料包括氧化锆。
例如,在另一些实施例中,用于第一界面区域A的电极材料101和用于第二界面区域B的电极材料102也可以相同,但具有不同的氧结合能力。例如,用于第一界面区域A的电极材料101可以在制备过程中被进行处理,以使其氧结合能力低于用于第二界面区域B的电极材料102;或者,用于第二界面区域B的电极材料102可以在制备过程中被进行处理,以使其氧结合能力高于用于第一界面区域A的电极材料101。
例如,在一个示例中,用于第一界面区域A的电极材料101和用于第二界面区域B的电极材料102均为金属A,金属A可以选自铪、钛、锆、镧、钽、铝、镍、钨、铜、金、钌和铂,但是用于第一界面区域A的电极材料101在制备过程中被掺杂了氧或者氮,从而被降低了与氧的结合能力,使其氧结合能力低于用于第二界面区域B的电极材料102。
例如,图4示出了第一电极101的平面示意图,在一些实施例中,第二界面区域B的面积小于等于第一电极10的面积的50%,例如小于40%,例如小于30%,例如小于20%,例如小于10%。由此,第二界面区域B占据了第一电极10的总界面面积的很小部分,由此有助于导电细丝形成在该小部分区域,从而使导电细丝的形成位置更集中且稳定。
例如,在一些实施例中,参考图1,第一电极10的总厚度为H,用于第二界面区域B的电极材料102的厚度为H1,H1=(0.25-0.50)H,例如H1=0.3H。此时,用于第二界面区域B的电极材料102总量较小,基本不会对Forming电压等产生影响,同时还能使导电细丝的形成位置更集中且稳定。
例如,在另一些实施例中,用于第二界面区域B的电极材料102的厚度H1也可以更厚,或者等于第一电极10的总厚度H,此时也同样可以实现使导电细丝的形成位置更集中且稳定的技术效果。
例如,图5示出了本公开至少一实施例提供的另一种阻变存储器的截面示意图,如图5所示,该实施例中,第一电极10和第二电极20中的至少一个在靠近阻变层30的一侧还具有第三界面区域C,第一界面区域A至少部分围绕第二界面区域B,第二界面区域B至少部分围绕第三界面区域C,位于第二界面区域B的电极材料的氧结合能力小于位于第三界面区域C的电极材料103的氧结合能力。也即,在该实施例中,第一界面区域A、第二界面区域B和第三界面区域C的电极材料的氧结合能力依次增大,从而导电细丝更容易集中形成在第三界面区域C处。
例如,在一些实施例中,第一界面区域A完全围绕第二界面区域B,第二界面区域B完全围绕第三界面区域C,从而促使导电细丝更容易集中形成第一电极10的中间部位。
例如,在其他实施例中,第一电极10和第二电极20中的至少一个还可以具有更多个界面区域,此时,越靠近中间位置的界面区域的电极材料的氧结合能力越大,以促使导电细丝更容易集中形成第一电极10的中间部位。
例如,在上述实施例中,是以第一电极10具有多个界面区域以形成多界面电极为例进行介绍的,在其他实施例中,也可以是第二电极20具有多个界面区域,或者第一电极10和第二电极20均具有多个界面区域,这里不再赘述,其设置方式可以参见上述实施例。
例如,在本公开的实施例中,第二电极20可以采用铪、钛、锆、镧、钽、铝、镍、钨、铜、金、钌、铂或各金属材料对应的氮化物,阻变层30可以采用铪、钛、锆、钽或铝的氧化物等。本公开的实施例对第二电极20和阻变层30的具体形式不做限定。
例如,在一些实施例中,阻变存储器还可以包括位于第一电极10与阻变层30之间和/或第二电极20与阻变层30之间的其他功能层,例如热增强层等,以提高阻变存储器的特性,本公开的实施例对阻变存储器的其他结构不做具体限定。
本公开至少一实施例提供一种存储器件,图5示出了该存储器件的截面示意图,如图5所示,该存储器件包括衬底110、元件层120以及本公开实施例提供的阻变存储器130。
元件层120设置在衬底110上,包括连接端121以及第一绝缘层122,第一绝缘层122设置在连接端121的远离衬底110的一侧,包括暴露连接端121的第一开口123,阻变存储器的第一电极10或者第二电极20通过第一开口123与连接端121电连接。
例如,在一些实施例中,元件层120可以包括晶体管,例如薄膜晶体管/场效应晶体管等元件,此时,存储器件可以实现为1T1R器件(包括一个晶体管和一个阻变存储器)。例如,晶体管包括栅极、源极和漏极等结构,连接端121可以是晶体管的源极或者漏极,或者也可以是用于将第一电极10或者第二电极20与源极或者漏极电连接的导电结构,例如金属电极等。
例如,在一些实施例中,元件层120可以包括多个晶体管,每个晶体管连接一个阻变存储器130,此时,存储器件为包括阵列排布的多个1T1R器件的阵列型存储器件。在该阵列型存储器件中,每个阻变存储器130的导电细丝的形成位置更集中且一致,从而可提高阵列型存储器件中阻变存储器的导电细丝形成的一致性和稳定性,提高存储器件的性能。
例如,在图5的实施例中,第一电极10设置在第一开口123中,且在靠近阻变层30的一侧具有第一界面区域A和第二界面区域B。
例如,如图5所示,第一电极10的远离衬底110的表面10A与第一绝缘层122的远离衬底110的表面122A齐平。由此,第一电极10完全设置在第一开口123中,在第一电极10的制备过程中,可以利用第一开口123本身的结构形成具有第一界面区域A和第二界面区域B的第一电极10。
例如,结合图1和图5所示,在第一电极10中,用于第一界面区域A的电极材料101填充于第一开口123的底部以及侧壁,以使得用于第二界面区域B的电极材料102不与第一绝缘层122的材料以及连接端121接触。由此,用于第二界面区域B的电极材料102只设置在第二界面区域B的界面处,实现促进导电细丝形成的效果。
例如,结合图1和图5所示,用于第一界面区域A的电极材料101的截面呈U形,用于第二界面区域B的电极材料102填充在U形的凹槽中,由此实现第一界面区域A完全围绕第二界面区域B的结构。
例如,在一些实施例中,存储器件还可以包括设置在阻变存储器130的远离衬底110一侧的导电层140、第二绝缘层141等结构,导电层140包括至少一层金属层,例如与阻变存储器130的第二电极20电连接,用于将第二电极20与其他器件进行连接,实现存储等功能。第二绝缘层141例如可以是由氧化硅、氮化硅或者氮氧化硅形成的无机绝缘层或者聚酰亚胺、树脂等形成的有机绝缘层。本公开的实施例对存储器件的其他结构不做限定。
本公开至少一实施例还提供一种存储器件的制备方法,该制备方法包括:提供衬底基板,该衬底基板包括衬底110、元件层120以及第一绝缘层122,元件层120设置在衬底110上,包括连接端121,第一绝缘层122设置在连接端121的远离所述衬底110的一侧;在第一绝缘层122中形成暴露连接端121的第一开口123;以及形成本公开实施例提供的阻变存储器,该阻变存储器的第一电极10或者第二电极20通过第一开口123与连接端121电连接,由此可以形成例如图5所示的存储器件。
下面,结合图6-图13对存储器件的制备方法进行详细介绍。
首先,如图6所示,提供衬底基板,该衬底基板包括衬底110、元件层120以及第一绝缘层122,元件层120设置在衬底110上,包括连接端121,第一绝缘层122设置在连接端121的远离衬底110的一侧。
例如,该衬底基板可以是市售的,元件层120可以包括晶体管等结构,以用于形成1T1R等存储单元或者存储器件。例如,晶体管包括栅极、源极和漏极等电极,连接端121可以是晶体管的源极或者漏极或者用于与源极或者漏极电连接的导电结构。
例如,衬底110可以是硅基板,连接端121可以是金属结构,第一绝缘层122可以是由氧化硅、氮化硅或者氮氧化硅形成的无机绝缘层或者聚酰亚胺、树脂等形成的有机绝缘层。
例如,如图7所示,可以采用构图工艺在第一绝缘层122中形成第一开口123。
例如,一次构图工艺可以包括光刻胶的形成、曝光、显影、刻蚀等过程,这里不再赘述。
之后,在第一开口123中形成第一电极10,以使第一电极10与连接端121电连接。该第一电极10在靠近阻变层30的一侧具有第一界面区域A和第二界面区域B。
例如,在一些实施例中,如图8A所示,在第一开口123中形成第一电极10包括:采用化学气相沉积(CVD)、原子层沉积(ALD)等沉积的方法或者溅射等方法,在第一绝缘层122的远离衬底110的一侧形成第一界面材料层104,如图8B所示,采用化学气相沉积(CVD)、原子层沉积(ALD)等沉积的方法或者溅射等方法,在第一界面材料层104的远离衬底110的一侧形成第二界面材料层105,之后,采用刻蚀和/或机械抛光,例如化学机械抛光(CMP)等方法,保留位于第一开口123中的第一界面材料层104和第二界面材料层105的材料,去除第一界面材料层104和第二界面材料层105的位于其他位置的材料,从而形成如图8B所示的第一电极10。
第一界面材料层104和第二界面材料层105的材料可以参见上述实施例中用于第一界面区域A的电极材料101和用于第二界面区域B的电极材料102,这里不再赘述。
例如,在一些实施例中,采用机械抛光的方法去除第一界面材料层104和第二界面材料层105的位于其他位置的材料,以使得第一电极10的远离衬底110的表面10A与第一绝缘层122的远离衬底110的表面122A齐平。
例如,在另一些实施例中,在第一开口123中形成第一电极10包括:如图9A所示,采用物理气相沉积(PVD)等沉积方法,在第一绝缘层122的远离衬底110的一侧形成第一界面材料层104,此时,由于材料或者沉积方法的不同,第一界面材料层104没有均匀地形成在第一绝缘层122上方,并且在第一开口124的位置具有孔洞1041,此时,可以对第一界面材料层104进行处理,例如刻蚀和/或机械抛光,以使得第一界面材料层104的材料填充于第一开口123的底部以及侧壁,如图9B所示,并且第一界面材料层104的远离衬底110的表面104A与第一绝缘层122的远离衬底110的表面122A齐平,之后,在第一界面材料层104的远离衬底110的一侧形成第二界面材料层,以及对第二界面材料层进行处理,例如刻蚀和/或机械抛光,以使得第二界面材料层的远离衬底110的表面105A与第一绝缘层122的远离衬底110的表面齐平,如图9C所示,形成第一电极10。
例如,在一个示例中,当第一界面材料层104采用氮化钛(TiN),并且采用物理气相沉积的方式形成时,可能会形成如图9A所示的结构。
例如,图8A-图8B和图9A-图9C的实施例可以用于第一界面材料层104和第二界面材料层105采用不同材料的情况。
例如,在再一些实施例中,对于第一界面材料层104和第二界面材料层105采用相同材料的情况,在第一开口123中形成第一电极10可以包括:如图10A所示,在第一绝缘层122的远离衬底110的一侧形成第一界面材料层,对第一界面材料层进行处理,以使得第一界面材料层的材料填充于第一开口123的底部以及侧壁,并且第一界面材料层104的远离衬底110的表面104A与第一绝缘层122的远离衬底110的表面122A齐平,在此过程中,对第一界面材料层进行处理的具体方式可以与图8A-图8B或者图9A-图9C的实施例相同,这里不再赘述。之后对第一界面材料层104的远离衬底110的表面104A进行表面处理,以降低第一界面材料层104的远离衬底110的表面104A的氧结合能力。
例如,对第一界面材料层104的远离衬底110的表面104A进行的表面处理包括掺杂N处理、掺杂O处理和氢气氛围退火处理中的至少一种。例如,在进行掺杂处理的过程中,可以采用仅暴露第一界面区域A的掩模板进行,从而准确的在第一界面区域A进行掺杂;或者,也可以采用形成第一开口124的掩模板进行掺杂,以在整个表面104A进行掺杂,并且避免再提供一个掩模板,从而节约成本。
之后,在第一界面材料层104的远离衬底110的一侧形成第二界面材料层105,以及对第二界面材料层105进行处理,以使得第二界面材料层105的远离衬底110的表面105A与第一绝缘层122的远离衬底110的表面122A齐平,如图10B所示。在此过程中,对第二界面材料层进行处理的具体方式可以与图8A-图8B或者图9A-图9C的实施例相同,这里不再赘述。
例如,在第一电极10形成还之后,制备方法还可以包括:如图11A所示,采用沉积或者溅射等方法,在第一电极10的远离衬底110的一侧形成阻变材料层301,采用沉积或者溅射等方法,在阻变材料层301的远离衬底110的一侧形成第二电极材料层201,如图11B所示,对阻变材料层301和第二电极材料层201进行构图,以形成阻变层30和第二电极20,由此形成了阻变存储器130。
阻变材料层301和第二电极材料层201的材料可以参见上述实施例中阻变层30和第二电极20的材料,这里不再赘述。
或者,在另一些实施例中,制备方法还可以包括:如图12A所示,采用沉积或者溅射等方法,在第一电极10的远离衬底110的一侧形成阻变材料层301,采用沉积或者溅射等方法,在阻变材料层301的远离衬底110的一侧形成第二电极材料层201,采用沉积或者溅射等方法,在第二电极材料层201的远离衬底110的一侧形成掩模材料层401,如图12B所示,对阻变材料层301、第二电极材料层201和掩模材料层401进行构图,以形成阻变层30、第二电极20和掩模层40,由此形成了阻变存储器130。
例如,掩模层40可以防止第二电极20在后续工艺中被过刻。
例如,在一些实施例中,掩模材料层401的材料可以包括氮化硅、氮氧化硅或者碳化硅等材料。
例如,再上述实施例中,形成阻变材料层301可以采用化学气相沉积、物理气相沉积、原子层沉积等沉积方法或者溅射等方法,形成第二电极材料层201或者掩模材料层401也可以采用化学气相沉积、物理气相沉积、原子层沉积等沉积方法或者溅射等方法,本公开的实施例对形成上述各材料层的方法不做具体限定。
例如,如图13所示,在阻变存储器130后,可以采用例如大马士革工艺在阻变存储器130上形成第二绝缘层141以及导电层140等其他结构。例如,大马士革工艺可以包括在阻变存储器130上形成第二绝缘材料层,然后在第二绝缘材料层中形成第二开口142和143,之后形成导电材料层,保留导电材料层的位于第二开口142的部分,去除导电材料层的位于其他位置的部分,从而形成导电层140。导电层140可以用于将阻变存储器130的第二电极20与其他器件连接。
例如,导电层140可以采用金属层,例如铜或钨等,从而具有良好的导电性。
例如,在另一些实施例中,当第一电极10还包括第三界面区域C时,也可以采用如上所述的方法形成第三界面区域C,这里不再赘述。
在本公开的实施例中,通过将第一电极和第二电极中的至少一个在靠近阻变层的一侧形成多界面,可以有效地限制阻变层中导电细丝形成的位置,降低导电细丝形成位置的随机性,改善阻变存储器的一致性,有利于利用阻变存储器构建可靠的大容量芯片。并且,该阻变存储器的工艺流程可以基于传统的半导体集成工艺,不需要增加额外的掩模板,只需要增加额外的材料和工艺处理。该工艺流程更简单,且制备得到的阻变存储器更可靠,并且可大规模量产。
还有以下几点需要说明:
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构,其他结构可参考通常设计。
(2)为了清晰起见,在用于描述本公开的实施例的附图中,层或区域的厚度被放大或缩小,即这些附图并非按照实际的比例绘制。可以理解,当诸如层、区域或基板之类的元件被称作位于另一元件“上”或“下”时,该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
(3)在不冲突的情况下,本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,本公开的保护范围应以权利要求的保护范围为准。

Claims (20)

1.一种阻变存储器,包括第一电极、第二电极以及所述第一电极和第二电极之间的阻变层,
其中,所述第一电极和所述第二电极中的至少一个在靠近所述阻变层的一侧具有第一界面区域和第二界面区域,位于所述第一界面区域的电极材料的氧结合能力小于位于所述第二界面区域的电极材料的氧结合能力。
2.根据权利要求1所述的阻变存储器,其中,所述第一界面区域至少部分围绕所述第二界面区域。
3.根据权利要求1或2所述的阻变存储器,其中,用于所述第一界面区域的电极材料和用于所述第二界面区域的电极材料不同,且分别包括铪、钛、锆、镧、钽、铝、镍、钨、铜、金、钌、铂或其氮化物或其氧化物中的一种或多种。
4.根据权利要求1或2所述的阻变存储器,其中,用于所述第二界面区域的电极材料包括金属A,用于所述第一界面区域的电极材料包括金属A的氧化物或者氮化物。
5.根据权利要求1或2所述的阻变存储器,其中,用于所述第一界面区域的电极材料和用于所述第二界面区域的电极材料相同,但具有不同的氧结合能力。
6.根据权利要求1或2所述的阻变存储器,其中,所述第二界面区域的面积小于等于所述第一电极的面积的50%。
7.根据权利要求1或2所述的阻变存储器,其中,所述第一电极和所述第二电极中的至少一个在靠近所述阻变层的一侧还具有第三界面区域,
所述第一界面区域至少部分围绕所述第二界面区域,所述第二界面区域至少部分围绕所述第三界面区域,所述位于所述第二界面区域的电极材料的氧结合能力小于位于所述第三界面区域的电极材料的氧结合能力。
8.一种存储器件,包括:
衬底,
元件层,设置在所述衬底上,包括连接端以及第一绝缘层,其中,所述第一绝缘层设置在所述连接端的远离所述衬底的一侧,包括暴露所述连接端的第一开口,
如权利要求1-7任一所述阻变存储器,
其中,所述阻变存储器的所述第一电极或者第二电极通过所述第一开口与所述连接端电连接。
9.根据权利要求8所述的阻变存储器,其中,所述第一电极设置在所述第一开口中,且在靠近所述阻变层的一侧具有第一界面区域和第二界面区域。
10.根据权利要求8或9所述的阻变存储器,其中,所述第一电极的远离所述衬底的表面与所述第一绝缘层的远离所述衬底的表面齐平。
11.根据权利要求8或9所述的阻变存储器,其中,在所述第一电极中,用于所述第一界面区域的电极材料填充于所述第一开口的底部以及侧壁,以使得用于所述第二界面区域的电极材料不与所述第一绝缘层的材料以及所述连接端接触。
12.根据权利要求11所述的阻变存储器,其中,用于所述第一界面区域的电极材料的截面呈U形,用于所述第二界面区域的电极材料填充在所述U形的凹槽中。
13.一种存储器件的制备方法,包括:
提供衬底基板,其中,所述衬底基板包括衬底、元件层以及第一绝缘层,所述元件层设置在所述衬底上,包括连接端,所述第一绝缘层设置在所述连接端的远离所述衬底的一侧,
在所述第一绝缘层中形成暴露所述连接端的第一开口,以及
形成如权利要求1-7任一所述阻变存储器,其中,所述阻变存储器的所述第一电极或者第二电极通过所述第一开口与所述连接端电连接。
14.根据权利要求13所述的制备方法,其中,在所述第一开口中形成所述第一电极,以使所述第一电极与所述连接端电连接,其中,所述第一电极在靠近所述阻变层的一侧具有第一界面区域和第二界面区域。
15.根据权利要求14所述的制备方法,其中,在所述第一开口中形成第一电极,包括:
在所述第一绝缘层的远离所述衬底的一侧形成第一界面材料层,
在所述第一界面材料层的远离所述衬底的一侧形成第二界面材料层,
保留位于所述第一开口中的第一界面材料层和第二界面材料层的材料,去除所述第一界面材料层和第二界面材料层的位于其他位置的材料。
16.根据权利要求15所述的制备方法,其中,采用机械抛光的方法去除所述第一界面材料层和第二界面材料层的位于其他位置的材料,以使得所述第一电极的远离所述衬底的表面与所述第一绝缘层的远离所述衬底的表面齐平。
17.根据权利要求14所述的制备方法,其中,在所述第一开口中形成第一电极,包括:
在所述第一绝缘层的远离所述衬底的一侧形成第一界面材料层,
对所述第一界面材料层进行处理,以使得所述第一界面材料层的材料填充于所述第一开口的底部以及侧壁,并且所述第一界面材料层的远离所述衬底的表面与所述第一绝缘层的远离所述衬底的表面齐平,
在所述第一界面材料层的远离所述衬底的一侧形成第二界面材料层,以及
对所述第二界面材料层进行处理,以使得所述第二界面材料层的远离所述衬底的表面与所述第一绝缘层的远离所述衬底的表面齐平。
18.根据权利要求14所述的制备方法,其中,在所述第一开口中形成第一电极,包括:
在所述第一绝缘层的远离所述衬底的一侧形成第一界面材料层,
对所述第一界面材料层进行处理,以使得所述第一界面材料层的材料填充于所述第一开口的底部以及侧壁,并且所述第一界面材料层的远离所述衬底的表面与所述第一绝缘层的远离所述衬底的表面齐平,
对所述第一界面材料层的远离所述衬底的表面进行表面处理,以降低所述第一界面材料层的远离所述衬底的表面的氧结合能力,
在所述第一界面材料层的远离所述衬底的一侧形成第二界面材料层,以及
对所述第二界面材料层进行处理,以使得所述第二界面材料层的远离所述衬底的表面与所述第一绝缘层的远离所述衬底的表面齐平。
19.根据权利要求18所述的制备方法,其中,所述表面处理包括掺杂N处理、掺杂O处理和氢气氛围退火处理中的至少一种。
20.根据权利要求14-19任一所述的制备方法,还包括:
在所述第一电极的远离所述衬底的一侧形成阻变材料层,
在所述阻变材料层的远离所述衬底的一侧形成第二电极材料层,以及
对所述阻变材料层和所述第二电极材料层进行构图,以形成阻变层和第二电极。
CN202311595478.9A 2023-11-27 2023-11-27 阻变存储器和存储器件 Pending CN117460401A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311595478.9A CN117460401A (zh) 2023-11-27 2023-11-27 阻变存储器和存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311595478.9A CN117460401A (zh) 2023-11-27 2023-11-27 阻变存储器和存储器件

Publications (1)

Publication Number Publication Date
CN117460401A true CN117460401A (zh) 2024-01-26

Family

ID=89596823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311595478.9A Pending CN117460401A (zh) 2023-11-27 2023-11-27 阻变存储器和存储器件

Country Status (1)

Country Link
CN (1) CN117460401A (zh)

Similar Documents

Publication Publication Date Title
US11094744B2 (en) Interconnect landing method for RRAM technology
US11631810B2 (en) Bottom electrode structure in memory device
US6951805B2 (en) Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
KR101052875B1 (ko) 저항성 램 소자의 제조방법
US20140091272A1 (en) Resistance variable memory structure and method of forming the same
US10103330B2 (en) Resistance variable memory structure
KR102244316B1 (ko) Rram 구조체
US20210151677A1 (en) Capped contact structure with variable adhesion layer thickness
US11653583B2 (en) Resistive random access memories and method for fabricating the same
TW202109767A (zh) 記憶胞、記憶體器件及用於形成記憶體器件的方法
CN111584711A (zh) 一种rram器件及形成rram器件的方法
TWI752717B (zh) 記憶體裝置、積體晶片與用於形成記憶體裝置的方法
CN117460401A (zh) 阻变存储器和存储器件
US20220393105A1 (en) Resistive random access memory (rram) cells and methods of construction
US20220085288A1 (en) Rram bottom electrode
CN117529219A (zh) 阻变存储器和存储器件
US8952351B1 (en) Programmable impedance memory elements with laterally extending cell structure
TWI785921B (zh) 可變電阻式記憶體及其製造方法
TWI836425B (zh) 積體晶片結構及其形成方法
US20230225228A1 (en) Resistive random access memory and method for manufacturing the same
TW202243298A (zh) 記憶體裝置及其形成方法
KR20230062346A (ko) 전도성 브리징 ram(cbram)의 직접 단락 누출을 완화하기 위한 확산 배리어
JP2023168319A (ja) 改良された耐久特性を提供するためのポストパターン化処理されたメモリ膜を有する抵抗変化型ランダムアクセスメモリ、及びその形成方法
CN112864185A (zh) 电桥式随机存取存储器及其制造方法
CN116848968A (zh) 电阻随机存取存储器(rram)单元和构造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination