CN117529219A

CN117529219A - 阻变存储器和存储器件

Info

Publication number: CN117529219A
Application number: CN202311591095.4A
Authority: CN
Inventors: 唐建石; 姜悦麟; 马呈翔; 黄怡龙; 郑千泽; 李世举; 吴华强; 贺晓东; 武咏琴; 卜伟海
Original assignee: North Ic Technology Innovation Center Beijing Co ltd; Tsinghua University
Current assignee: North Ic Technology Innovation Center Beijing Co ltd; Tsinghua University
Priority date: 2023-11-27
Filing date: 2023-11-27
Publication date: 2024-02-06

Abstract

一种阻变存储器和存储器件。该阻变存储器包括第一电极、第二电极以及第一电极和第二电极之间的阻变层，第一电极和第二电极中的至少一个包括第一区域和至少部分围绕第一区域的第二区域，第一区域的材料的功函数小于第二区域的材料的功函数。该阻变存储器中导电细丝更容易形成在第一区域处，从而使得导电细丝的形成位置更集中且稳定，可增强器件的一致性，进而增强器件的可靠性。

Description

阻变存储器和存储器件

技术领域

本公开的实施例涉及一种阻变存储器和存储器件。

背景技术

阻变存储器(Resistive Random Access Memory，RRAM)是一种以金属-电介质-金属(Metal-Insulator-Metal,MIM)结构为基础的器件，以其低编程电压、高读写速度、高耐久性能、材料和制备方法兼容先进逻辑工艺平台等优势被广泛认为是可以大规模量产应用的存储器器件。在诸多类型的RRAM器件中，基于氧化物的双极型RRAM器件以其优越的性能和更好的集成工艺兼容性，现已成为大规模集成的主流器件。

发明内容

本公开至少一实施例提供一种阻变存储器，该阻变存储器包括第一电极、第二电极以及所述第一电极和所述第二电极之间的阻变层，其中，所述第一电极和所述第二电极中的至少一个包括第一区域和至少部分围绕所述第一区域的第二区域，所述第一区域的材料的功函数小于所述第二区域的材料的功函数。

例如，本公开至少一实施例提供的阻变存储器中，所述第一区域为掺杂区域，所述掺杂区域包括第一本体材料以及掺杂元素，所述第二区域为非掺杂区域，所述非掺杂区域包括第二本体材料。

例如，本公开至少一实施例提供的阻变存储器中，所述掺杂元素包括Al、Hf、Ta、N和Ag中的至少一种。

例如，本公开至少一实施例提供的阻变存储器中，所述第一本体材料和所述第二本体材料相同。

例如，本公开至少一实施例提供的阻变存储器中，所述第二电极的面积大于所述第一电极的面积，所述第二电极包括所述第一区域和所述第二区域，所述第一区域的面积等于所述第一电极的面积。

本公开至少一实施例提供一种存储器件，该存储器件包括衬底、元件层和本公开实施例提供的阻变存储器，元件层设置在所述衬底上，包括连接端和第一绝缘层，其中，所述第一绝缘层设置在所述连接端的远离所述衬底的一侧，包括暴露所述连接端的第一开口，所述阻变存储器的所述第一电极或者第二电极通过所述第一开口与所述连接端电连接。

例如，本公开至少一实施例提供的阻变存储器中，所述第一电极设置在所述第一开口中，以与所述连接端电连接，所述阻变层设置在所述第一电极的远离所述衬底的一侧，所述第二电极设置在所述阻变层的远离所述衬底的一侧，且包括所述包括第一区域和所述第二区域。

例如，本公开至少一实施例提供的阻变存储器中，所述第一区域为掺杂区域，所述第二区域为非掺杂区域，所述掺杂区域在所述衬底上的正投影与所述第一开口在所述衬底上的正投影重叠。

本公开至少一实施例提供一种存储器件的制备方法，该制备方法包括：提供衬底基板，其中，所述衬底基板包括衬底、元件层以及第一绝缘层，所述元件层设置在所述衬底上，包括连接端，所述第一绝缘层设置在所述连接端的远离所述衬底的一侧，在所述第一绝缘层中形成暴露所述连接端的第一开口，以及形成本公开实施例提供的阻变存储器，其中，所述阻变存储器的所述第一电极或者第二电极通过所述第一开口与所述连接端电连接。

例如，本公开至少一实施例提供的制备方法中，形成所述阻变存储器，包括：在所述第一开口中形成所述第一电极，以使所述第一电极与所述连接端电连接，以及将所述第二电极形成为包括掺杂区域和非掺杂区域。

例如，本公开至少一实施例提供的制备方法中，在所述第一绝缘层中形成暴露所述连接端的第一开口以及在所述第一开口中形成所述第一电极，包括：利用第一掩模板对所述第一绝缘层进行构图，以形成所述第一开口，在所述第一绝缘层的远离所述衬底的一侧形成第一电极材料层，对所述第一电极材料层进行处理，保留所述第一电极材料层的位于所述第一开口的部分，去除所述第一电极材料层的位于其他位置的部分，以形成所述第一电极。

例如，本公开至少一实施例提供的制备方法中，将所述第二电极形成为包括掺杂区域和非掺杂区域，包括：在所述第一电极的远离所述衬底的一侧形成阻变材料层和第二电极材料层，以及利用所述第一掩模板对所述第二电极材料层进行掺杂，以使所述第二电极材料层包括掺杂区域和非掺杂区域，所述掺杂区域包括掺杂元素。

例如，本公开至少一实施例提供的制备方法中，利用所述第一掩模板对所述第二电极材料层进行掺杂，包括：在所述第二电极材料层的远离所述衬底的一侧形成保护层，利用所述第一掩模板对所述保护层进行构图，以在所述保护层中形成暴露所述第二电极材料层的第二开口，所述第二开口的面积等于所述第一开口的面积，通过所述第二开口对所述第二电极材料层进行掺杂。

例如，本公开至少一实施例提供的制备方法中，采用离子注入的方式进行所述掺杂，并且在所述掺杂后去除所述保护层。

例如，本公开至少一实施例提供的制备方法还包括：在所述第二电极材料层的远离所述衬底的一侧形成掩模材料层，对所述掩模材料层、所述第二电极材料层和所述阻变材料层进行构图，以形成掩模层、所述第二电极和所述阻变层。

例如，本公开至少一实施例提供的制备方法中，将所述第二电极形成为包括掺杂区域和非掺杂区域，包括：在所述第一电极的远离所述衬底的一侧形成阻变层和第二电极，利用所述第一掩模板对所述第二电极进行掺杂，以使所述第二电极包括掺杂区域和非掺杂区域，所述掺杂区域包括掺杂元素。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1为本公开至少一实施例提供的阻变存储器的截面示意图；

图2为本公开至少一实施例提供的另一种阻变存储器的的截面示意图；

图3为本公开至少一实施例提供的存储器件的截面示意图；以及

图4-图13为本公开至少一实施例提供的存储器件在制备过程中的截面示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

基于氧化物的双极型RRAM器件通常包括上电极、下电极以及上电极与下电极之间的阻变层，在该RRAM器件中，通常是基于阻变层中的导电细丝的状态来切换电阻状态的。

例如，对于初始制备完成的RRAM器件，由于阻变层中氧化物的绝缘特性，器件处于初始高电阻状态。对初始制备完成的RRAM器件施加一个较大的正向操作电压(上电极电势高于下电极电势)，将阻变层中的氧化物进行软击穿(Soft Breakdown)，这会在整个器件中形成若干以氧离子空位主导的导电通道，称之为导电细丝(Conductive Filament,CF)。对初始制备完成的器件施加较大正向操作电压的这个过程称之为电成型过程(Forming)。导电细丝的存在使得器件的电阻状态被切换到了低电阻状态。

对处于低电阻状态的器件施加一个合适的反向操作电压(上电极电势低于下电极电势)，将会在反向电场和焦耳热的作用下将导电细丝熔断，使得阻变层内部不存在连通器件上下的导电细丝，从而器件被切换到高电阻状态。这个施加反向电压将器件从低电阻状态切换到高电阻状态的过程被称为复位过程(Reset)。

在非初始的高阻状态下，对RRAM器件施加一个合适的正向操作电压(通常小于Forming过程所需的电压)，在电场的作用下，被熔断的导电细丝会重新从熔断点生长连接上下电极，从而将器件的电阻状态切换到低电阻状态。这个施加正向电压将器件从高电阻状态切换到低电阻状态的过程被称为设置过程(Set)。

通常来说，RRAM器件从初始高电阻状态切换到低电阻状态的Forming过程决定了导电细丝的形貌，然而受限于制备完成的器件内部缺陷状态的随机性和Forming过程的随机性，导电细丝在阵列级别的器件中存在显著的不一致性，这种导电细丝的随机特性导致的器件工作特性的均匀性差异问题阻碍了RRAM芯片的大规模应用。

在一些实施例中，通过在电极与阻变层之间加入修饰层，如金属纳米晶体层、量子点层、聚合物层等，可以在一定程度上改善导电细丝的形成稳定性，但是，在制备过程中，额外功能层的加入需要引入新的非标准工艺，对实际生产造成很大挑战；此外，不同层之间的电学性质差异以及界面效应等也存在潜在缺陷。

在另一些实施例中，通过控制电极的形貌，例如形成锥形电极，可以在一定程度上控制导电细丝的生长。但是，锥形电极在尖端容易积累热能，且热量难以排出，导致局部热量的增加，可能使导电细丝发生不可修复的断裂；并且锥形电极的表面形态也呈现随机性，无法保证制备产品的一致性和稳定性，难以实现量产。

本公开至少一实施例提供一种阻变存储器和存储器件。该阻变存储器包括第一电极、第二电极以及第一电极和第二电极之间的阻变层，第一电极和第二电极中的至少一个包括第一区域和至少部分围绕第一区域的第二区域，第一区域的材料的功函数小于第二区域的材料的功函数。

在本公开的实施例中，通过将第一电极和第二电极中的至少一个被设置为具有功函数不同的多个区域，可以使导电细丝更容易形成在功函数较小的第一区域处，从而使得导电细丝的形成位置更集中且稳定，提高导电细丝生长的有序性和可控性，由此可增强器件的一致性，进而增强器件的可靠性；另外，通过上述设置，还可以降低导电细丝的Forming电压；并且，上述结构的制备过程可以兼容原有的半导体工艺，制作工艺更简单，成本更低，容易实现量产。

下面通过几个具体的实施例对本公开实施例提供的阻变存储器和存储器件进行说明。

本公开至少一实施例提供一种阻变存储器，图1示出了该阻变存储器的截面示意图，如图1所示，该阻变存储器包括第一电极10、第二电极20以及第一电极10和第二电极20之间的阻变层30。

第一电极10和第二电极20中的至少一个(图1中示出为第二电极20)包括第一区域A和至少部分围绕第一区域A的第二区域B，第一区域A的材料的功函数小于第二区域B的材料的功函数。

在本公开的实施例中，第一电极10和第二电极20中的至少一个被设置为具有功函数不同的第一区域A和第二区域B，第一区域A的材料的功函数更低，因此氧空位更容易吸附在第一区域A，使得导电细丝更容易形成在第一区域处，从而使得导电细丝的形成位置更集中且稳定，可增强器件的一致性，进而增强器件的可靠性；另外，通过上述设置，还可以降低导电细丝的Forming电压。

例如，在一些实施例中，第二区域B可以完全围绕第一区域A。由此使得导电细丝更容易形成在第二电极20的中间部位，形成在中间部位的导电细丝更稳定。

例如，在另一些实施例中，第一区域A也可以形成在第二电极20的边缘位置，此时，第二区域B部分围绕第一区域A，导电细丝更容易集中形成在第二电极20的边缘部位。例如，也可以根据期望导电细丝形成的位置来设置第一区域A的位置，从而使得导电细丝形成在期望的位置。

例如，在一些实施例中，第一区域A为掺杂区域，该掺杂区域包括第一本体材料以及掺杂元素，第二区域B为非掺杂区域，非掺杂区域包括第二本体材料，不包括掺杂元素。由此，在阻变存储器的制备过程中，可以通过在第一区域A进行掺杂，实现降低第一区域A的功函数的效果。

例如，在一些示例中，第一本体材料和第二本体材料相同，也即第二电极20整体采用同一材料形成，但是第一区域A通过额外的掺杂，以具有更低的功函数。

例如，在一些示例中，第一区域A的掺杂元素可以包括Al、Hf、Ta、N和Ag中的至少一种。

例如，在一些实施例中，第一本体材料和第二本体材料可以采用单质电极材料(如Cu、Pt、Ag等)、硅基电极材料(n型或p型Si)、合金电极材料(如Cu-Ti、Cu-Te、Pt-Al等)、氧化物电极材料(如ZnO等)、氮化物电极材料(如TiN、TaN等)等材料，通过在第一区域A的第一本体材料中掺杂上述掺杂元素，有助于导电细丝形成在第一区域A。

例如，在一些示例中，第一本体材料和第二本体材料可以采用氮化钛，第一区域A的掺杂元素采用Al，此时，可以显著降低第一区域A的功函数，以助于导电细丝集中形成在第一区域A。

例如，图2示出了本公开至少一实施例提供的另一阻变存储器的截面示意图，如图2所示，在一些实施例中，第二电极20的面积大于第一电极10的面积，第二电极20包括第一区域A和第二区域B，第一区域A的面积等于第一电极10的面积。由此，在阻变存储器的制备过程中，可以采用形成第一电极10的掩模板对第二电极20的第一区域A进行掺杂，从而不用额外增加掩模板，就可以实现第二电极20的制备。

例如，在图2的实施例中，第一电极10的直径可以约为50nm-100nm，例如60nm、70nm、80nm、90nm或者100nm等，第二电极20的直径可以约为110nm-150nm，例如110nm、120nm、130nm、140nm或者150nm等。例如，在一个示例中，第一电极10的直径可以为约70nm，第二电极20的直径可以约为130nm，此时，第二电极20中对应于第一电极10的区域被形成为掺杂区域，从而也具有约70nm的直径，以促使导电细丝形成该掺杂区域。

例如，第一电极10和第二电极20的平面形状可以为圆形、多边形或者其变形形状(例如由于工艺误差使得其平面形状偏离标准形状)，此时，上述直径可以是该平面形状的直径或者对角线的长度。

例如，在图2的实施例中，阻变存储器还可以包括衬底40(例如硅衬底)，第一绝缘层50等结构，以助于第一电极10和第二电极20的形成，如图2所示，通过在第二电极20中形成第一区域A和第二区域B，导电细丝301更容易形成在第一区域A处，从而使导电细丝的形成位置更集中且稳定，可增强器件的一致性，进而增强器件的可靠性。

例如，在其他实施例中，第一电极10和第二电极20中的至少一个还可以具有更多个区域，例如第一区域、第二区域和第三区域，此时，第二区域至少部分围绕第一区域，第一区域至少部分围绕第三区域，第二区域、第一区域和第三区域的功函数依次减小，也即越靠近中间位置的区域的材料的功函数越小，由此促使导电细丝更容易集中形成第二电极20的中间部位。

例如，在上述实施例中，是以第二电极20具有功函数不同的多个区域为例进行介绍的，在其他实施例中，也可以是第一电极10具有功函数不同的多个区域，或者第一电极10和第二电极20均具有功函数不同的多个区域，这里不再赘述，其设置方式可以参见上述实施例。

例如，在本公开的实施例中，第一电极10的材料可以采用单质电极材料(如Cu、Pt、Ag等)、硅基电极材料(n型或p型Si)、合金电极材料(如Cu-Ti、Cu-Te、Pt-Al等)、氧化物电极材料(如ZnO等)、氮化物电极材料(如TiN、TaN等)等材料，阻变层30可以采用金属氧化物材料，例如HfOx、TiOx、AlOx、TaOx、ZnO、NiO、Zn₂TiO₄、MnOx、MgO或ZrO2等。本公开的实施例对第一电极10和阻变层30的具体形式不做限定。

例如，在一些实施例中，阻变存储器还可以包括位于第一电极10与阻变层30之间和/或第二电极20与阻变层30之间的其他功能层，例如热增强层(例如材料为Ta)/修饰层等，以提高阻变存储器的特性，本公开的实施例对阻变存储器的其他结构不做具体限定。

本公开至少一实施例还提供一种存储器件，图3示出了该存储器件的截面示意图，如图3所示，该存储器件包括衬底110、元件层120和本公开实施例提供的阻变存储器。

如图3所示，元件层120设置在衬底110上，包括连接端121和第一绝缘层122，第一绝缘层122设置在连接端121的远离衬底110的一侧，包括暴露连接端121的第一开口123，阻变存储器的第一电极10或者第二电极20通过第一开口123与连接端121电连接。第一绝缘层122例如可以是由氧化硅、氮化硅或者氮氧化硅形成的无机绝缘层或者聚酰亚胺、树脂等形成的有机绝缘层。

例如，在一些实施例中，元件层120可以包括晶体管，例如薄膜晶体管/场效应晶体管等元件，此时，存储器件可以实现为1T1R器件(包括一个晶体管和一个阻变存储器)。例如，晶体管包括栅极、源极和漏极等结构，连接端121可以是晶体管的源极或者漏极，或者也可以是用于将第一电极10或者第二电极20与源极或者漏极电连接的导电结构，例如金属电极等。

例如，在一些实施例中，元件层120可以包括多个晶体管，每个晶体管连接一个阻变存储器，此时，存储器件为包括阵列排布的多个1T1R器件的阵列型存储器件。在该阵列型存储器件中，每个阻变存储器的导电细丝的形成位置更集中且一致，从而可提高阵列型存储器件中阻变存储器的导电细丝形成的一致性和稳定性，提高存储器件的性能。

例如，在图3的实施例中，第一电极10设置在第一开口123中，以与连接端121电连接，阻变层30设置在第一电极10的远离衬底110的一侧，第二电极20设置在阻变层30的远离衬底110的一侧，且包括第一区域A和第二区域B。

例如，如图3所示，第一电极10的远离衬底110的表面与第一绝缘层122的远离衬底110的表面齐平。由此，第一电极10完全设置在第一开口123中，此时，第一电极10的大小与第一开口123的大小相同，在制备过程中，可以通过控制第一开口123的结构来控制第一电极10的形成结构。

例如，第一区域A为掺杂区域，第二区域B为非掺杂区域，掺杂区域在衬底110上的正投影与第一开口123在衬底110上的正投影重叠，例如基本完全重叠，也即掺杂区域在衬底110上的正投影的大小与轮廓和第一开口123在衬底110上的正投影的大小与轮廓基本相同。由此，在制备过程中，第一区域A可以通过采用形成第一开口123的掩模板进行掺杂工艺而形成，从而简化制备工艺，降低制备成本。

例如，在一些实施例中，如图3所示，存储器件还可以包括设置在阻变存储器的远离衬底110一侧的第二绝缘层130、连接件131、第三绝缘层140和导电层141等结构，导电层141包括至少一层金属层，通过连接件131与阻变存储器130的第二电极20电连接，用于将第二电极20与其他器件进行连接，实现存储等功能。例如，导电层141和连接件131可以采用铜、钨、铝等金属材料，第二绝缘层130和第三绝缘层140例如可以是由氧化硅、氮化硅或者氮氧化硅形成的无机绝缘层或者聚酰亚胺、树脂等形成的有机绝缘层。本公开的实施例对存储器件的其他结构不做限定。

本公开至少一实施例提供一种存储器件的制备方法，该制备方法包括：提供衬底基板，该衬底基板包括衬底110、元件层120以及第一绝缘层122，元件层120设置在衬底110上，包括连接端121，第一绝缘层122设置在连接端121的远离衬底110的一侧，在第一绝缘层122中形成暴露连接端121的第一开口123，以及形成本公开实施例提供的阻变存储器，该阻变存储器的第一电极10或者第二电极20通过第一开口123与连接端121电连接，由此可以形成例如图3所示的存储器件。

下面，结合图4-图13对存储器件的制备方法进行详细介绍。

首先，如图4所示，提供衬底基板，该衬底基板包括衬底110、元件层120以及第一绝缘层122等结构，元件层120设置在衬底110上，包括连接端121，第一绝缘层122设置在连接端121的远离衬底110的一侧。

例如，该衬底基板可以是市售的，元件层120可以包括晶体管等结构，以用于形成1T1R等存储单元或者存储器件。例如，晶体管包括栅极、源极和漏极等电极，连接端121可以是晶体管的源极或者漏极或者用于与源极或者漏极电连接的导电结构。

例如，衬底110可以是硅基板，连接端121可以是金属结构，第一绝缘层122可以是由氧化硅、氮化硅或者氮氧化硅形成的无机绝缘层或者聚酰亚胺、树脂等形成的有机绝缘层。

例如，如图5所示，可以利用第一掩模板50对第一绝缘层122进行构图，以形成第一开口123。第一掩模板50可以包括光透过率不同的区域51和区域52。

例如，一次构图工艺可以包括在第一绝缘层122上形成光刻胶、通过第一掩模板50对光刻胶进行曝光，之后对光刻胶进行显影，以形成光刻胶图案，之后利用光刻胶图案对第一绝缘层122进行刻蚀等过程。根据光刻胶特性的不同，例如为正性光刻胶或者负性光刻胶，在第一掩模板50中，区域51的透光率大于或者小于区域52的光透过率，以使得对光刻胶进行显影后，对应于第一开口123的区域被去除。

之后，在第一开口123中形成第一电极10，以使第一电极10与连接端121电连接。

例如，在第一开口123中形成第一电极10包括：采用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)等沉积方法或者溅射等方法，在第一绝缘层122的远离衬底110的一侧形成第一电极材料层，对第一电极材料层进行处理，例如进行刻蚀和/或机械抛光(例如化学机械抛光CMP)，保留第一电极材料层的位于第一开口123的部分，去除第一电极10材料层的位于其他位置的部分，以形成第一电极10，如图6所示。

之后，在第一电极10的远离衬底110的一侧形成阻变层30和第二电极20，并且将第二电极20形成为包括掺杂区域和非掺杂区域。

例如，如图7所示，可以采用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)等沉积方法或者溅射等方法，在第一电极10的远离衬底110的一侧形成阻变材料层30A和第二电极材料层20A，然后，如图8所示，利用第一掩模板50对第二电极材料层20A进行掺杂，以使第二电极材料层20A包括掺杂区域A和非掺杂区域B，掺杂区域A包括掺杂元素。由此，用于形成第一电极10的第一掩模板50被复用，不用额外增加新的掩模板，从而简化制备工艺，降低制备成本。

例如，第一电极材料层的材料、阻变材料层30A的材料和第二电极材料层20A的材料可以参见上述实施例中第一电极10、阻变层30和第二电极20的第一本体材料和第二本体材料，这里不再赘述。例如，在一个示例中，第一电极材料层的材料采用TiN，阻变层30的材料采用HfOx，第二电极20的第一本体材料和第二本体材料采用TiN。

例如，在一些实施例中，阻变层30与第一电极10之间和/或阻变层30和第二电极20之间还具有热增强层等其他功能层，此时，在上述步骤中还可以包括形成热增强材料层等功能材料层，例如热增强材料层的材料可以采用Ta。热增强层等其他功能层的形成方式例如与阻变层30的形成方式基本相同，并且与阻变层30采用同一构图工艺进行构图，这里不再赘述。

例如，如图9A-图9F所示，利用第一掩模板50对第二电极材料层20A进行掺杂包括如下步骤。

例如，如图9A所示，采用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)等沉积方法或者溅射等方法，在第二电极材料层20A的远离衬底110的一侧形成保护层20B，采用涂覆等方法，在保护层20B的远离衬底110的一侧形成光刻胶材料层20C，如图9B所示，利用第一掩模板50对保护层20B进行构图，例如利用第一掩模板50先对光刻胶材料层20C进行构图，例如曝光，之后显影，以在光刻胶材料层20C中形成对应于第一电极10的开口20D，如图9C所示，之后，如图9D所示，利用光刻胶材料层20C为掩模，采用湿刻蚀或者干刻蚀等方法，对保护层20B进行刻蚀，以在保护层20B中形成暴露第二电极材料层20A的第二开口20E，第二开口20E的面积基本等于第一开口123的面积，之后，如图9E所示，采用灰化和/或机械抛光等方法，去除光刻胶材料层20C，并通过保护层20B中的第二开口20E对第二电极材料层20A进行掺杂，形成如图9F所示的第二电极材料层20A。

例如，可以采用离子注入等方式进行掺杂，例如掺杂Al，并且在掺杂后，进行退火，采用机械抛光(例如化学机械抛光CMP)等方法，去除保护层20B，如图9F所示。

例如，在一些实施例中，保护层20B可以采用氧化硅、Si₃N₄、Al或者多晶硅等材料。

例如，在一些实施例中，如图10所示，在掺杂之后，制备方法还可以包括：采用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)等沉积方法或者溅射等方法，在第二电极材料层20A的远离衬底110的一侧形成掩模材料层60A，之后，对掩模材料层60A、第二电极材料层20A和阻变材料层30A进行构图，以形成掩模层60、第二电极20和阻变层30，如图11所示。

例如，一次构图工艺包括光刻胶的形成、曝光、显影和刻蚀等步骤，这里不再赘述。

例如，掩模材料层60A的材料可以为氮化硅、氮氧化硅或者碳化硅等。

例如，在另一些实施例中，将第二电极20形成为包括掺杂区域和非掺杂区域也可以采用其他方式，例如，如图12所示，采用构图工艺，在第一电极10的远离衬底110的一侧形成阻变层30和第二电极20，之后，如图13所示，利用第一掩模板50对第二电极20进行掺杂，以使第二电极20包括掺杂区域A和非掺杂区域B，掺杂区域A包括掺杂元素。例如，在掺杂完成后，还可以采用构图工艺在第二电极20的远离衬底110的一侧形成掩模层60，以保护第二电极20，防止第二电极20在后续制备过程中被过刻。

例如，参考图3，在阻变存储器形成后，还可以采用大马士革工艺等，在阻变存储器形的远离衬底110的一侧形成第二绝缘层130、连接件131、第三绝缘层140和导电层141等结构，导电层141包括至少一层金属层，通过连接件131与阻变存储器130的第二电极20电连接，用于将第二电极20与其他器件进行连接，实现存储等功能。

本公开的实施例对存储器件的其他结构及其制备过程不做具体限定，具体可以参考相关技术。

在本公开的实施例中，通过将第一电极和第二电极中的至少一个设置为具有功函数不同的多个区域，可以使导电细丝更容易形成在功函数较小的区域处，从而使得导电细丝的形成位置更集中且稳定，提高导电细丝生长的有序性和可控性，由此可增强器件的一致性，进而增强器件的可靠性；另外，通过上述设置，还可以降低导电细丝的Forming电压；此外，上述结构不会增加新的功能层，结构更简单，并且，上述结构还可以与常规的半导体工艺兼容，作为后道工艺可以以简单、低成本的方法形成，不会引入新的工艺/工艺参数，工艺匹配度高，可以整合进原有制作工艺，从而可实现量产，并且所制备的产品也具有更好的一致性和稳定性。

还有以下几点需要说明：

(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。

(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以权利要求的保护范围为准。

Claims

1.一种阻变存储器，包括第一电极、第二电极以及所述第一电极和所述第二电极之间的阻变层，

其中，所述第一电极和所述第二电极中的至少一个包括第一区域和至少部分围绕所述第一区域的第二区域，所述第一区域的材料的功函数小于所述第二区域的材料的功函数。

2.根据权利要求1所述的阻变存储器，其中，所述第一区域为掺杂区域，所述掺杂区域包括第一本体材料以及掺杂元素，

所述第二区域为非掺杂区域，所述非掺杂区域包括第二本体材料。

3.根据权利要求2所述的阻变存储器，其中，所述掺杂元素包括Al、Hf、Ta、N和Ag中的至少一种。

4.根据权利要求2所述的阻变存储器，其中，所述第一本体材料和所述第二本体材料相同。

5.根据权利要求1或2所述的阻变存储器，其中，所述第二电极的面积大于所述第一电极的面积，

所述第二电极包括所述第一区域和所述第二区域，所述第一区域的面积等于所述第一电极的面积。

6.一种存储器件，包括：

衬底，

元件层，设置在所述衬底上，包括连接端和第一绝缘层，其中，所述第一绝缘层设置在所述连接端的远离所述衬底的一侧，包括暴露所述连接端的第一开口，

如权利要求1-5任一所述阻变存储器，

其中，所述阻变存储器的所述第一电极或者第二电极通过所述第一开口与所述连接端电连接。

7.根据权利要求6所述的阻变存储器，其中，所述第一电极设置在所述第一开口中，以与所述连接端电连接，

所述阻变层设置在所述第一电极的远离所述衬底的一侧，

所述第二电极设置在所述阻变层的远离所述衬底的一侧，且包括所述包括第一区域和所述第二区域。

8.根据权利要求6或7所述的阻变存储器，其中，所述第一区域为掺杂区域，所述第二区域为非掺杂区域，所述掺杂区域在所述衬底上的正投影与所述第一开口在所述衬底上的正投影重叠。

9.一种存储器件的制备方法，包括：

提供衬底基板，其中，所述衬底基板包括衬底、元件层以及第一绝缘层，所述元件层设置在所述衬底上，包括连接端，所述第一绝缘层设置在所述连接端的远离所述衬底的一侧，

在所述第一绝缘层中形成暴露所述连接端的第一开口，以及

形成如权利要求1-4任一所述阻变存储器，其中，所述阻变存储器的所述第一电极或者第二电极通过所述第一开口与所述连接端电连接。

10.根据权利要求9所述的制备方法，其中，形成所述阻变存储器，包括：

在所述第一开口中形成所述第一电极，以使所述第一电极与所述连接端电连接，以及

将所述第二电极形成为包括掺杂区域和非掺杂区域。

11.根据权利要求10所述的制备方法，其中，在所述第一绝缘层中形成暴露所述连接端的第一开口以及在所述第一开口中形成所述第一电极，包括：

利用第一掩模板对所述第一绝缘层进行构图，以形成所述第一开口，

在所述第一绝缘层的远离所述衬底的一侧形成第一电极材料层，

对所述第一电极材料层进行处理，保留所述第一电极材料层的位于所述第一开口的部分，去除所述第一电极材料层的位于其他位置的部分，以形成所述第一电极。

12.根据权利要求11所述的制备方法，其中，将所述第二电极形成为包括掺杂区域和非掺杂区域，包括：

在所述第一电极的远离所述衬底的一侧形成阻变材料层和第二电极材料层，以及

利用所述第一掩模板对所述第二电极材料层进行掺杂，以使所述第二电极材料层包括掺杂区域和非掺杂区域，所述掺杂区域包括掺杂元素。

13.根据权利要求12所述的制备方法，其中，利用所述第一掩模板对所述第二电极材料层进行掺杂，包括：

在所述第二电极材料层的远离所述衬底的一侧形成保护层，

利用所述第一掩模板对所述保护层进行构图，以在所述保护层中形成暴露所述第二电极材料层的第二开口，所述第二开口的面积等于所述第一开口的面积，

通过所述第二开口对所述第二电极材料层进行掺杂。

14.根据权利要求13所述的制备方法，其中，采用离子注入的方式进行所述掺杂，并且在所述掺杂后去除所述保护层。

15.根据权利要求13所述的制备方法，还包括：

在所述第二电极材料层的远离所述衬底的一侧形成掩模材料层，

对所述掩模材料层、所述第二电极材料层和所述阻变材料层进行构图，以形成掩模层、所述第二电极和所述阻变层。

16.根据权利要求11所述的制备方法，其中，将所述第二电极形成为包括掺杂区域和非掺杂区域，包括：

在所述第一电极的远离所述衬底的一侧形成阻变层和第二电极，

利用所述第一掩模板对所述第二电极进行掺杂，以使所述第二电极包括掺杂区域和非掺杂区域，所述掺杂区域包括掺杂元素。