JP6027452B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6027452B2
JP6027452B2 JP2013018754A JP2013018754A JP6027452B2 JP 6027452 B2 JP6027452 B2 JP 6027452B2 JP 2013018754 A JP2013018754 A JP 2013018754A JP 2013018754 A JP2013018754 A JP 2013018754A JP 6027452 B2 JP6027452 B2 JP 6027452B2
Authority
JP
Japan
Prior art keywords
metal
film
bonding pad
semiconductor device
metal plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013018754A
Other languages
English (en)
Other versions
JP2014150190A (ja
Inventor
山本　祐広
祐広 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013018754A priority Critical patent/JP6027452B2/ja
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to KR1020157020908A priority patent/KR102145168B1/ko
Priority to EP14746692.4A priority patent/EP2953159A4/en
Priority to PCT/JP2014/050192 priority patent/WO2014119348A1/ja
Priority to US14/762,497 priority patent/US9412710B2/en
Priority to CN201480007251.0A priority patent/CN104969334B/zh
Priority to TW103101421A priority patent/TWI604581B/zh
Publication of JP2014150190A publication Critical patent/JP2014150190A/ja
Application granted granted Critical
Publication of JP6027452B2 publication Critical patent/JP6027452B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05088—Shape of the additional element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、ボンディングパッドを有する半導体装置に関する。
ボンディングパッドを有する従来の半導体装置について説明する。図１３は、従来の半導体装置を示す断面図である。
ボンディングパッド付近の断面において、第一金属膜１３２は、層間絶縁膜１３１の上に設けられ、層間絶縁膜１３３が、第一金属膜１３２を覆うように設けられる。既知のフォトリソグラフィーおよびエッチングもしくはＣＭＰ技術により、金属プラグ１３４は、第一金属膜１３２の上に配置形成される。第二金属膜１３５は、金属プラグ１３４を介して第一金属膜１３２と接続するように、且つ第一金属膜１３２の上方に設けられる。保護膜１３６は、第二金属膜１３５の上に開口部を有する。また、保護膜１３６は、保護膜１３６の開口部以外で第二金属膜１３５を覆う。
ここで、金属プラグ１３４は埋め込みタングステンプラグを使用しており、金属プラグの径はプロセスルール上形成できる最小径に近いサイズで統一されており、第二の金属膜１３５の表面は平坦である。（例えば、特許文献１参照）
特開２００４−２２１４３０号公報
しかしながら、従来の技術では、プローブ針２００あるいはボンディングボール３００を形成するためのワイヤーボンディングの衝撃で発生した応力により、第二金属膜１３５及び第一金属膜１３２が歪んでしまうと、ボンディングパッド下方向に応力が集中し、層間絶縁膜１３３にクラック１３７が入ってしまう危険性がある。
本発明は、上記課題に鑑みてなされたもので、ボンディングパッドの下の絶縁膜にクラックが入ることをより防止できる半導体装置を提供することを目的とする。
本発明は、上記課題を解決するため、以下の手段を用いた。
まず、ボンディングパッドを有する半導体装置において、第一層間絶縁膜上の第一金属膜と、前記第一金属膜上の第二層間絶縁膜と、前記第二層間絶縁膜を貫通して形成された金属プラグと、前記第二層間絶縁膜上に前記金属プラグを介して電気的に接続して設けられた第二金属膜と、を備え、前記金属プラグは大径の第一金属プラグと小径の第二金属プラグからなり、前記第一金属プラグ直上の前記第二金属膜の表面には凹部があることを特徴とする半導体装置とした。
また、前記第一金属プラグは、高融点金属膜と前記第二金属膜からなり、第二金属プラグは高融点金属膜のみからなり、前記第二金属プラグ直上の前記第二金属膜の表面は平坦であることを特徴とする半導体装置とした。
また、前記第二金属プラグが前記ボンディングパッド領域外に配置されていることを特徴とする半導体装置とした。
また、前記第二金属プラグが前記ボンディングパッド領域内に配置されていることを特徴とする半導体装置とした。
また、前記第一金属プラグと前記第二金属プラグとが、前記ボンディングパッド領域内で交互に配置されていることを特徴とする半導体装置とした。
また、前記金属プラグは、同心円状に配置されていることを特徴とする半導体装置とした。
また、前記金属プラグは、ボンディングパッドの角部方向を除き、同心円状に配置されていることを特徴とする半導体装置とした。
また、前記金属プラグは、うずまき状に配置されていることを特徴とする半導体装置とした。
また、前記金属プラグは、前記ボンディングパッドの中央部に円形配置され、さらに、その外側にうずまき状に配置されていることを特徴とする半導体装置とした。
そして、前記金属プラグは、複数の金属プラグを集合して台形の領域としたものがボンディングパッドの四辺に沿って４つ配置されていることを特徴とする半導体装置とした。
上記手段を用いることにより、ボンディングパッド表面に加えられた応力が、第二金属膜の凹部への移動により分散され、これによりボンディングパッド下の絶縁膜にクラックが入ることが防止できる。
本発明の半導体装置を示す平面図と断面図である。 本発明の半導体装置のプローブテスト工程、ワイヤーボンディング工程における断面図である。 本発明の半導体装置を示す平面図である。 本発明の半導体装置を示す平面図である。 本発明の半導体装置を示す平面図である。 本発明の半導体装置を示す平面図である。 本発明の半導体装置を示す平面図である。 本発明の半導体装置を示す平面図である。 本発明の半導体装置を示す平面図である。 本発明の半導体装置を示す平面図である。 本発明の半導体装置を示す平面図である。 本発明の半導体装置を示す平面図である。 従来の半導体装置のプローブテスト工程、ワイヤーボンディング工程における断面図である。
以下、本発明の実施形態を、図面を参照して説明する。
まず、ボンディングパッドを有する半導体装置の基本構造について説明する。図１は、本発明の半導体装置を示す平面図と断面図である。
図１（ａ）はボンディングパッドの平面図である。保護膜１６を開口した領域には矩形の第二金属膜１５が露出しており、その裏面には小径金属プラグ１４ａと、それよりも断面直径が大きい大径金属プラグ１４ｂが碁盤の目のような正格子の交点を交互に占めるように配置されている。なお、小径金属プラグ１４ａの径はプロセスルール上形成できる最小径に近いサイズである。なお、ボンディングパッド領域外は小径金属プラグ１４ａのみで第二金属膜１５と同層の金属配線と下層の金属配線が電気的に接続されている。
図１（ｂ）はボンディングパッドの断面図である。半導体基板上に設けられた第一層間絶縁膜１１上に矩形の第一金属膜１２が設けられ、第一金属膜１２を覆うように第二層間絶縁膜１３が設けられ、第一金属膜１２上の第二層間絶縁膜１３には第一金属膜１２に達するビアホールが設けられている。ビアホールは大径ビアホールと小径ビアホールの２種が混在し、小径ビアホールには、高融点金属からなるバリアメタル膜とタングステン膜とを充填した小径金属プラグ１４ａが形成され、大径ビアホールにはバリアメタル膜とタングステン膜と第二金属膜１５とを充填した大径金属プラグ１４ｂが形成される。第一金属膜１２の上方には第二層間絶縁膜１３を介して第二金属膜１５が設けられ、第一金属膜１２と第二金属膜１５は大径金属プラグ１４ａと小径金属プラグ１４ｂを介して電気的に接続されている。図からも明らかなように、第二金属膜１５の下面は平坦ではなく、大径ビアホールの中心の窪みに第二金属膜１５が入り込むように成膜されるため、第二金属膜１５表面も平坦ではなく、大径ビアホールの上方、すなわち大径金属プラグ１４ｂの上方に凹部を有する形状となる。そして、第二金属膜１５の端面や側面を覆うように保護膜１６が設けられ、第二金属膜１５の端面以外の保護膜１６を除去して開口領域１８を有する構成である。ここで、第一金属膜成膜以降の製造方法について説明する。第二層間絶縁膜１３にフォトリソグラフィー技術とエッチング技術を用いて大径ビアホールと小径ビアホールを形成した後、ＰＶＤ法でチタン系バリアメタル膜を成膜し、次いで、ＣＶＤ法でタングステン膜を成膜する。このとき、タングステン膜は小径ビアホールを完全充填し、大径ビアホールを部分充填する程度の膜厚で成膜する。小径ビアホールの直径をバリアメタル膜の膜厚とタングステン膜の膜厚との和の２倍よりも小さく、大径ビアホールの直径をバリアメタル膜の膜厚とタングステン膜の膜厚との和の２倍よりも大きくすることで上記のような完全充填、部分充填という成膜が可能となる。次いで、第二層間絶縁膜１３上のタングステン膜をエッチバック法またはＣＭＰ法で除去する。エッチバック法やＣＭＰ法で余分なタングステン膜を除去した後は、いずれの方法でも小径ビアホールはバリアメタル膜とタングステン膜で完全充填され、大径ビアホールは部分充填され、大径ビアホールの中心部には空孔が存在する。このような状態で第二金属膜１５をＰＶＤ法で成膜すると大径ビアホール内に第二金属膜１５は入り込み、その表面に凹部を形成する。次いで、第二金属膜１５と第二層間絶縁膜１３の表面に窒化シリコンなどからなる保護膜１６を成膜し、第二金属膜１５の一部を開口してボンディングパッド（開口領域）１８を形成する。また、図１（ｂ）はエッチバック法を利用した場合の形状であって、大径ビアホールの内壁にタングステンのサイドウォールが形成され、そのサイドウォールの中に第二金属膜１５が充填されている。第二金属膜１５の底面は第一金属膜１２の上面と直接接触する構造である。ＣＭＰ法の場合は大径ビアホール内のタングステン膜が除去されないので第二金属膜１５と第一金属膜１２はタングステン膜とバリアメタル膜を介して電気的に接続する構造である。このようなボンディングパッド構造とすることで、ボンディングパッド直下の半導体素子が損傷を受けずに済むことになる。
次に、本発明の半導体装置に対し、プローブテストまたはワイヤーボンディングを行ったときの応力の分散について説明する。
図２（ａ）は、本発明の半導体装置にプローブ針２００が第二金属膜１５に接触している状態を図示したものである。プローブ針２００はボンディングパッドとの電気的接触を高めるためにある程度の加重をかけて第二金属膜１５の表面を滑らせるが、本発明の半導体装置では表面に凹部があり、この凹部にプローブ針２００の先端が嵌まり込んで停止する。この領域に加えられた応力は直下の大径金属プラグ１４ｂを伝播して第一金属膜１２に分散することになる。したがって、第二層間絶縁膜１３に過度の応力が加わりクラックが生じることを防止できる。
図２（ｂ）は、本発明の半導体装置にボンディングボール３００を接合させた状態を図示したものである。ワイヤーボンディング工程において、金ワイヤーの先端に形成した金ボールを第二金属膜１５に押し付けると、凸部の金属膜は凹部に移動することで応力の緩和を行う。すなわち、第二金属膜１５表面に対し略垂直に加えられた力や超音波振動による衝撃は横方向に分散し、さらには大径金属プラグ１４ｂを介して第一金属膜１２に分散することで第二層間絶縁膜１３に対する衝撃を和らげ、クラック防止を果たすことなる。
図３から図１２には、様々な変形例を示した。
［変形例１］図３（ａ）は、ボンディングパッドに大径金属プラグ１４ｂのみを配置した半導体装置の平面図である。図１（ａ）では、小径金属プラグ１４ａと、それよりも断面直径が大きい大径金属プラグ１４ｂが正格子の交点を交互に占めるように配置したが、本変形例ではすべての交点を大径金属プラグ１４ｂで占める配置とした。このような構成とすることでボンディングパッド領域内の凹部の数が多くなり、応力緩和力が増え、ボンディングパッド下への衝撃を、より減少することができる。図３（ｂ）も大径金属プラグ１４ｂのみを配置した半導体装置の平面図である。図３（ａ）との違いは、奇数行の大径金属プラグ１４ｂと偶数行の大径金属プラグ１４ｂがずれて配置されている点である。言い換えれば、大径金属プラグ１４ｂは千鳥状に配置された形状となっている。このように、ボンディングパッド領域は大径金属プラグ１４ｂのみが配置されているが、ボンディングパッド領域外は第二金属膜１５と同層の金属配線と下層の金属配線とが小径金属プラグ１４ａのみで電気的に接続されている。
［変形例２］図４は同心円状に、大径金属プラグ１４ｂと小径金属プラグ１４ａを交互に配置しても良い。また、図５に示すように、大径金属プラグ１４ｂのみを配置しても良い。図５に示す実施例のほうが図４に示す実施例よりも大径金属プラグ１４ｂの数が多く、応力緩和されやすい。
［変形例３］図４では金属プラグを同心円状に配置していたが、図６に示すように、金属プラグを、ボンディングパッドの角部を除き、４つに分割して円形に配置しても良い。大径金属プラグ１４ｂと小径金属プラグ１４ａを混在させたものを図６に示し、大径金属プラグ１４ｂのみを配置したものを図７に示した。
［変形例４］図４では金属プラグを同心円状に配置していたが、図８に示すように、金属プラグの配置レイアウトを、うずまき状に配置しても良い。大径金属プラグ１４ｂと小径金属プラグ１４ａを混在させたものを図８に示し、大径金属プラグ１４ｂのみを配置したものを図９に示した。なお、うずまきの方向は右巻きでも左巻きでも良い。
［変形例５］図１０に示すように、ボンディングパッドの中央部に大径金属プラグ１４ｂを円形配置し、さらに、その外側にうずまき状に配置しても良い。この場合も右巻き、左巻きのどちらでも構わない。
［変形例６］図１１および図１２では、複数の金属プラグが集合して台形の領域としたものをボンディングパッドの四辺に沿って、４つの台形の領域を配置した。図１１では小径金属プラグ１４ａを交互に配置し、図１２では大径金属プラグ１４ｂのみを配置した。このような構成とすることで、ボンディングの超音波振動発生方向の衝撃による第二金属膜の変形移動の応力が凹部の影響で緩和されやすくなり、且つプローブの侵入方向衝撃の応力も緩和されやすくなる。
１１ 第一層間絶縁膜
１３ 第二層間絶縁膜
１２ 第一金属膜
１４ａ 大径金属プラグ
１４ｂ 小径金属プラグ
１５ 第二金属膜
１６ 保護膜
１７ 凹部
１８ ボンディングパッド（開口領域）
１３１ 第一層間絶縁膜
１３３ 第二層間絶縁膜
１３２ 第一金属膜
１３４ 小径金属プラグ
１３５ 第二金属膜
１３６ 保護膜
１３７ クラック
２００ プローブ針
３００ ボンディングボール

Claims (7)

  1. ボンディングパッドを有する半導体装置であって、
    第一層間絶縁膜上の第一金属膜と、
    前記第一金属膜上の第二層間絶縁膜と、
    前記第二層間絶縁膜を貫通して形成された金属プラグと、
    前記第二層間絶縁膜上に前記金属プラグを介して電気的に接続して設けられた第二金属膜からなる前記ボンディングパッドと、
    を備え、
    前記金属プラグは大径の第一金属プラグを含み、前記第一金属プラグに前記第二金属膜が入り込むことで、前記第一金属プラグ直上の前記ボンディングパッドの表面には凹部が形成されており、前記金属プラグは、前記ボンディングパッドの角部方向を除き、前記ボンディングパッド領域内で同心円状に配置されていることを特徴とする半導体装置。
  2. ボンディングパッドを有する半導体装置であって、
    第一層間絶縁膜上の第一金属膜と、
    前記第一金属膜上の第二層間絶縁膜と、
    前記第二層間絶縁膜を貫通して形成された金属プラグと、
    前記第二層間絶縁膜上に前記金属プラグを介して電気的に接続して設けられた第二金属膜からなる前記ボンディングパッドと、
    を備え、
    前記金属プラグは大径の第一金属プラグを含み、前記第一金属プラグに前記第二金属膜が入り込むことで、前記第一金属プラグ直上の前記ボンディングパッドの表面には凹部が形成されており、前記金属プラグは、前記ボンディングパッドの中央部に円形配置され、さらに、その外側にうずまき状に配置されていることを特徴とする半導体装置。
  3. ボンディングパッドを有する半導体装置であって、
    第一層間絶縁膜上の第一金属膜と、
    前記第一金属膜上の第二層間絶縁膜と、
    前記第二層間絶縁膜を貫通して形成された金属プラグと、
    前記第二層間絶縁膜上に前記金属プラグを介して電気的に接続して設けられた第二金属膜からなる前記ボンディングパッドと、
    を備え、
    前記金属プラグは大径の第一金属プラグを含み、前記第一金属プラグに前記第二金属膜が入り込むことで、前記第一金属プラグ直上の前記ボンディングパッドの表面には凹部が形成されており、前記金属プラグは、前記金属プラグを複数集合して台形の領域としたものが、前記ボンディングパッド領域内で、前記ボンディングパッドの四辺に沿って４つ配置されていることを特徴とする半導体装置。
  4. 前記金属プラグは、さらに、前記第一金属プラグよりも径の小さい小径の第二金属プラグを含んでいることを特徴とする請求項１乃至３の何れか1項に記載の半導体装置。
  5. 前記第一金属プラグは、高融点金属膜と前記第二金属膜からなり、第二金属プラグは高融点金属膜のみからなり、前記第二金属プラグ直上の前記第二金属膜の表面は平坦であることを特徴とする請求項４記載の半導体装置。
  6. 前記第二金属プラグが前記ボンディングパッド領域外に配置されていることを特徴とする請求項４あるいは５に記載の半導体装置。
  7. 前記第一金属プラグと前記第二金属プラグとが、前記ボンディングパッド領域内で交互に配置されていることを特徴とする請求項４乃至６のいずれか1項に記載の半導体装置。
JP2013018754A 2013-02-01 2013-02-01 半導体装置 Expired - Fee Related JP6027452B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013018754A JP6027452B2 (ja) 2013-02-01 2013-02-01 半導体装置
EP14746692.4A EP2953159A4 (en) 2013-02-01 2014-01-09 SEMICONDUCTOR COMPONENT
PCT/JP2014/050192 WO2014119348A1 (ja) 2013-02-01 2014-01-09 半導体装置
US14/762,497 US9412710B2 (en) 2013-02-01 2014-01-09 Semiconductor device
KR1020157020908A KR102145168B1 (ko) 2013-02-01 2014-01-09 반도체 장치
CN201480007251.0A CN104969334B (zh) 2013-02-01 2014-01-09 半导体装置
TW103101421A TWI604581B (zh) 2013-02-01 2014-01-15 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013018754A JP6027452B2 (ja) 2013-02-01 2013-02-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2014150190A JP2014150190A (ja) 2014-08-21
JP6027452B2 true JP6027452B2 (ja) 2016-11-16

Family

ID=51262063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013018754A Expired - Fee Related JP6027452B2 (ja) 2013-02-01 2013-02-01 半導体装置

Country Status (7)

Country Link
US (1) US9412710B2 (ja)
EP (1) EP2953159A4 (ja)
JP (1) JP6027452B2 (ja)
KR (1) KR102145168B1 (ja)
CN (1) CN104969334B (ja)
TW (1) TWI604581B (ja)
WO (1) WO2014119348A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489582B (zh) * 2015-12-29 2018-09-28 苏州晶方半导体科技股份有限公司 半导体芯片及其形成方法
US20190074258A1 (en) * 2015-12-29 2019-03-07 China Wafer Level Csp Co., Ltd. Solder pad, semiconductor chip comprising solder pad, and forming method therefor
CN108666287B (zh) * 2017-04-01 2020-07-28 中芯国际集成电路制造(北京)有限公司 一种焊盘结构
CN109422234B (zh) * 2017-09-01 2021-04-09 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
CN111863787B (zh) * 2019-04-29 2022-05-24 群创光电股份有限公司 电子装置
CN110310920A (zh) * 2019-07-03 2019-10-08 上海华虹宏力半导体制造有限公司 半导体器件及其制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
US6300688B1 (en) * 1994-12-07 2001-10-09 Quicklogic Corporation Bond pad having vias usable with antifuse process technology
US5665996A (en) * 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
US6110816A (en) * 1999-03-05 2000-08-29 Taiwan Semiconductor Manufacturing Company Method for improving bondability for deep-submicron integrated circuit package
JP2002118268A (ja) * 2000-10-10 2002-04-19 Matsushita Electric Ind Co Ltd 半導体素子および半導体素子への結線方法
KR100437460B1 (ko) * 2001-12-03 2004-06-23 삼성전자주식회사 본딩패드들을 갖는 반도체소자 및 그 제조방법
JP2003347351A (ja) * 2002-05-29 2003-12-05 Mitsubishi Electric Corp 半導体装置
JP3970150B2 (ja) * 2002-10-16 2007-09-05 三洋電機株式会社 ボンディングパッド及びその形成方法
JP4092214B2 (ja) 2003-01-16 2008-05-28 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2005116562A (ja) * 2003-10-02 2005-04-28 Renesas Technology Corp 半導体装置
JP4674522B2 (ja) * 2004-11-11 2011-04-20 株式会社デンソー 半導体装置
KR20080067129A (ko) * 2007-01-15 2008-07-18 삼성전자주식회사 다층 패드를 갖는 반도체 소자
JP5329068B2 (ja) * 2007-10-22 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置
JP5205066B2 (ja) * 2008-01-18 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2012195328A (ja) * 2011-03-15 2012-10-11 Panasonic Corp 半導体装置およびその製造方法
US8994181B2 (en) * 2011-08-18 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure to reduce bond pad corrosion

Also Published As

Publication number Publication date
JP2014150190A (ja) 2014-08-21
CN104969334B (zh) 2017-06-16
EP2953159A1 (en) 2015-12-09
US9412710B2 (en) 2016-08-09
EP2953159A4 (en) 2016-11-09
TW201438167A (zh) 2014-10-01
KR102145168B1 (ko) 2020-08-18
CN104969334A (zh) 2015-10-07
WO2014119348A1 (ja) 2014-08-07
TWI604581B (zh) 2017-11-01
KR20150112990A (ko) 2015-10-07
US20150357297A1 (en) 2015-12-10

Similar Documents

Publication Publication Date Title
JP6027452B2 (ja) 半導体装置
JP4671814B2 (ja) 半導体装置
US7863705B2 (en) Semiconductor device having a bonding pad structure including an annular contact
JP2008258258A (ja) 半導体装置
JP6035520B2 (ja) 半導体装置およびその製造方法
JP2005243907A (ja) 半導体装置
JP6008603B2 (ja) 半導体装置
JP5772926B2 (ja) 半導体装置
TW200822330A (en) Bonding pad structure and method for forming thereof
JP6309907B2 (ja) 半導体装置
JP6571414B2 (ja) 半導体装置
JP2008085126A (ja) 半導体装置及びその製造方法
US8878370B2 (en) Bond pad structure
JP2014027076A (ja) 半導体装置
CN109422234A (zh) 测试结构及其制造方法
US10340229B2 (en) Semiconductor device with superior crack resistivity in the metallization system
JP6435562B2 (ja) 半導体装置および半導体装置の製造方法
JP5485132B2 (ja) 半導体装置
JP5726989B2 (ja) 半導体装置
JP2007242644A (ja) 半導体装置及びその製造方法
JP2011040669A (ja) 半導体装置
JP2007214335A (ja) 半導体装置
JP2010192618A (ja) 半導体装置及びその製造方法
JP2010153635A (ja) 半導体装置及びその製造方法
JP2017130615A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151204

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161014

R150 Certificate of patent or registration of utility model

Ref document number: 6027452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees