JP3970150B2 - ボンディングパッド及びその形成方法 - Google Patents
ボンディングパッド及びその形成方法 Download PDFInfo
- Publication number
- JP3970150B2 JP3970150B2 JP2002301989A JP2002301989A JP3970150B2 JP 3970150 B2 JP3970150 B2 JP 3970150B2 JP 2002301989 A JP2002301989 A JP 2002301989A JP 2002301989 A JP2002301989 A JP 2002301989A JP 3970150 B2 JP3970150 B2 JP 3970150B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- forming
- insulating layer
- metal layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05096—Uniform arrangement, i.e. array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
【０００１】
【発明の属する技術分野】
本発明は、多層メタルから成るボンディングパッド及びその形成方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路の高集積化のために多層メタル配線が広く用いられている。図５は、２層メタル配線の半導体集積回路のボンディングパッド構造を示す断面図である。半導体基板１００の表面には、内部回路（不図示）に接続された第１のＡｌ層１０１が形成されている。また、第１のＡｌ層１０１上にはシリコン窒化膜やＳｉＯ２膜等の絶縁膜１０２が形成され、この絶縁層１０２にビア１０３が形成され、この開口部１０３を介して上層の第２のＡｌ層１０４と下層の第１のＡｌ層１０１とが電気的に接続されている。そして、ビア１０３で露出された第２のＡｌ層１０４の表面に、ボンディングマシンにより、Ａｕ等から成るボンディングワイヤー（不図示）が圧着される。
【０００３】
図５では、絶縁層１０２に１つのビア１０３が形成されているが、以下の特許文献１には、絶縁層に複数のビアを形成して、これらの複数のビアを介して上層と下層の金属層を電気的に接続する技術が記載されている。
【０００４】
【特許文献１】
特開昭６１−５９８５５号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、図５に示した構造では、第２のＡｌ層１０４の表面がほぼ平坦（ビア１０３のエッジ部を除く）であるために、ボンディングワイヤーとの密着性が悪く、接触不良が生じる場合があった。また、絶縁層に形成される大きなビアを１つ形成した構造では、ビア１０３のエッジ部で第２のＡｌ層１０４の段差が大きくなり、第２のＡｌ層１０４のパターニングが難しくなる。これは段差があるために、レジスト露光時に焦点深度の差が生じるためである。図５には２層メタルのボンディングパッド構造を示したが３層メタル以上のボンディングパッド構造では更に上層のメタルの段差が大きくなり、メタルのパターニングが益々難しくなる。
【０００６】
【課題を解決するための手段】
そこで本発明は、下層の金属層上に絶縁層を形成し、この絶縁層にビアを形成し、このビアの上部に凹部が形成されるようにビアの深さの途中まで金属を埋め込み、上層の金属層を形成して、上層の配線層と下層の配線層とをビアに埋め込まれた金属を通して電気的に接続するようにした。
【０００７】
本発明によれば、ビアに埋め込まれた金属には凹部があるので、このビア上に形成された上層の金属層にはこの凹部を反映して凹部が形成される。これにより、
上層の金属層の表面には凹凸が形成され、この上層の金属層にボンディングを行えば、ボンディングワイヤーの密着性が向上する。
【０００８】
そして、そのようなビアを複数設けることで、ビアに埋め込まれた金属の凹部の面積が増加して、上層の金属層の凹凸が増加するため、その表面積が増大し、ボンディングワイヤーの密着性は更に向上する。
【０００９】
また、ビアを複数設ける代わりに、そのようなビアをストライプパターンに形成しても、同様に凹部の面積が増加して、上層の金属層の凹凸が増加するため、ボンディングワイヤーの密着性は更に向上する。
【００１０】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照しながら詳細に説明する。図１は第１の実施形態に係るボンディングパッドを説明する図であり、図１（Ａ）は平面図であり、図１（Ｂ）は図１（Ａ）のＸ−Ｘ線に沿った断面図である。
【００１１】
例えばＳｉ基板等の半導体基板１上に第１の金属層２が形成されている。この第１の金属層２は、半導体基板１上に形成された半導体集積回路の内部回路（不図示）、例えば入力回路や出力回路に接続されている。図１（Ｂ）において第１の金属層２は半導体基板１上に直接形成されているが、通常はシリコン酸化層等の絶縁層上に形成される。
【００１２】
この第１の金属層２上には複数の第１のビア４を有する第１の絶縁層３が形成され、この複数の第１のビア４に高融点金属、例えばタングステン（Ｗ）５が埋め込まれている。このタングステン５がビア４の深さの途中まで埋め込まれ、タングステン５は第１のビア４の上部に凹部５ａを有している。
【００１３】
そして、第１の絶縁層３上には第２の金属層６が形成されている。この第２の金属層６はスパッタで形成され、タングステン５の凹部５ａを反映して、表面に凹部６ａが形成されている。
【００１４】
更に、この第２の金属層６上には複数のビア８を有する第２の絶縁層７が形成され、この複数の第２のビア８に高融点金属、例えばタングステン（Ｗ）９が埋め込まれている。このタングステン９が第２のビア８の深さの途中まで埋め込まれ、タングステン９は第２のビア８の上部に凹部９ａを有している。
【００１５】
そして、第２の絶縁層７上には第３の金属層１０が形成されている。この第３の金属層１０はスパッタで形成され、タングステン６，９の凹部６ａ，９ａを反映して、凹部１０ａを有している。更に、最上層の第３の絶縁層１０が形成されている。この第３の絶縁層１１には、第３の金属層１０を露出するための開口部１２が設けられている。
【００１６】
このように、第３の絶縁層１１の開口部１２によって露出された第３の金属層１０の表面には凹凸が形成されるため、その表面積が増大し、この第３の金属層１０の表面に圧着されボンディングワイヤーの密着性が向上する。
【００１７】
次に、図１に示したボンディングパッドの形成方法について図２、図３を参照しながら説明する。
【００１８】
まず、図２（Ａ）に示すように、半導体基板１上にＡｌ、Ａｌ−Ｓｉ合金、Ａｌ−Ｓｉ−Ｃｕ合金等の金属をスパッタし、これを選択的にエッチングすることにより第１の金属層２を形成する。第１の金属層２の厚さは例えば１μｍ程度である。そして、ＣＶＤ法によりＳｉＯ２のような絶縁物を全面に例えば、８００ｎｍの厚さに堆積し、第１の絶縁層３を形成する。
【００１９】
次に図２（Ｂ）に示すように、ドライエッチング法を用いて第１の絶縁層３に複数の第１のビア４を形成する。ここで、第１のビア４の開口径はデザインルールによるが、例えば０．５μｍである。
【００２０】
次に図２（Ｃ）に示すように、ＣＶＤ法によりタングステン５を全面に堆積させる。すると、複数の第１のビア４はタングステン５によって埋め込まれる。ここで、複数の第１のビア４内に埋め込まれたタングステン５にはその上面に凹部５ａが形成される。
【００２１】
そして、図２（Ｄ）に示すように、全面に堆積されたタングステン５を第１の絶縁層３の表面までエッチバックすることにより、複数の第１のビア４内にのみタングステン５を残存させる。このエッチバックに用いられるエッチングガスは例えばＳＦ６ガスとＡｒガスの混合ガスである。
【００２２】
ここで、堆積時に複数の第１のビア４内のタングステン５の上面には凹部が形成されているので、この形状が上層に反映される。この結果、タングステン５はビア４の深さの途中まで埋め込まれ、タングステン５は第１のビア４の上部に、その上面に凹部５ａを有することになる。そして、更にエッチバックを続け、オーバーエッチすることでさらに凹部５ａの深さを大きくできる。
【００２３】
ここで、第１のビア４の開口径が０．５μｍ、第１の絶縁層３の厚さが８００ｎｍの場合には、タングステン５の凹部５ａの深さ（第１の絶縁層３の表面から凹部５ａの最も窪んだ部分までの距離ｈ１）は１００ｎｍ〜２００ｎｍとなる。
【００２４】
次に図３（Ａ）に示すように、Ａｌ、Ａｌ−Ｓｉ合金、Ａｌ−Ｓｉ−Ｃｕ合金等の金属をスパッタし、これを選択的にエッチングすることにより第２の金属層６を形成する。第２の金属層６の厚さは例えば１μｍ程度である。第２の金属層６の表面には、タングステン５の凹部５ａを反映して、凹部６ａが形成されている。
【００２５】
そして、図３（Ｂ）に示すように、ＣＶＤ法によりＳｉＯ２のような絶縁物を全面に例えば、８００ｎｍの厚さに堆積し、第２の絶縁層７を形成する。その後、第２の絶縁層に複数の第２のビア８を形成し、上記と同様の方法（タングステンの全面ＣＶＤ＋タングステンのエッチバック）により、この複数の第２のビア８にタングステン９を、第２のビア８の深さの途中まで埋め込む。こうして、タングステン９は第２のビア８の上部に、その上面に凹部９ａを有するように加工される。
【００２６】
ここで、第２のビア８の開口径が０．５μｍ、第２の絶縁層７の厚さが８００ｎｍの場合には、タングステン９の凹部９ａの深さ（第２の絶縁層７の表面から凹部９ａの最も窪んだ部分までの距離ｈ２）は１００ｎｍ〜２００ｎｍとなる。
【００２７】
次に図３（Ｃ）に示すように、Ａｌ、Ａｌ−Ｓｉ合金、Ａｌ−Ｓｉ−Ｃｕ合金等の金属をスパッタし、これを選択的にエッチングすることにより最上層の第３の金属層１０を形成する。この第３の金属層１０は、タングステン６，９の凹部６ａ，９ａを反映して、その表面に多数の凹部１０ａを有している。
【００２８】
そして、図１（Ｂ）に示すように、全面にシリコン窒化膜等をＣＶＤ法により堆積し、このシリコン窒化膜を選択的にエッチングすることにより、第３の金属層１０を露出するための開口部１２を有する第３の絶縁層１１を形成する。
【００２９】
このように、第３の絶縁層１１の開口部１２によって露出された第３の金属層１０の表面には多数の凹凸が形成されるため、その表面積が増大し、この第３の金属層１０の表面に圧着されボンディングワイヤーの密着性が向上する。
【００３０】
また、本実施形態において、第１のビア４と第２のビア８の数を増やすことにより、第３の金属層１０の表面には、より多くの凹凸が形成され、その分ボンディングワイヤーの密着性が向上し、しかも第２の金属層６、第３の金属層１０を平坦化することができる。
【００３１】
また、図１のように、第１のビア４と第２のビア８の形成位置をずらすことで、第３の金属層１０の表面には、タングステン６の凹部６ａとタングステン９の凹部９ａを反映した多くの凹凸が形成され、ボンディングワイヤーの密着性が更に向上する。
【００３２】
なお、本実施形態では、３層メタルのボンディングパッドを例として説明したが、同様の構造を繰り返し積み上げることで４層以上の多層メタルのボンディングパッドについても形成することができる。また、２層メタルのボンディングパッドについても同様に適用できる。この場合は、第１の金属層２、第１の絶縁層３、第１のビア４、タングステン５、第２の金属層６を上記と同様に形成し、最上層の絶縁層（不図示）を形成し、この絶縁層に第２の金属層６を露出するための開口部（不図示）を形成すればよい。
【００３３】
また、本実施形態では、第１の絶縁層３に形成された第１のビア４にタングステン５を第１のビア４の深さの途中まで埋め込み、タングステン５の上面に凹部５ａを形成しているが、本発明は、この第１のビア４については、タングステン５を第１のビア４を完全に充填するように埋め込み、タングステン５の上面が平坦になっているものも含む。つまり、第２の絶縁層７に形成された第２のビア８に、埋め込まれたタングステン９がその上面に凹部９ａを有していれば、その凹部９ａを反映して最上層の第３の金属層１０に凹凸は形成される。この点は、以下に説明する第２の実施形態についても同様である。
【００３４】
次に、本発明の第２の実施形態について図面を参照しながら詳細に説明する。図４は第２の実施形態に係るボンディングパッドを説明する図であり、図４（Ａ）は平面図であり、図４（Ｂ）は図４（Ａ）のＸ−Ｘ線に沿った断面図である。
【００３５】
本実施形態では、第１のビア４、第２のビア８のパターン形状に特徴がある。すなわち、第１のビア４は図４（Ａ）に示すように、１つのストライプパターンの形状を呈している。また、第２のビア８も、１つのストライプパターンの形状を呈している。これらの第１のビア４と第２のビア８は、平面的に見ると、互いにずらして配置されている。
【００３６】
本実施形態においても、第１の実施形態と同様に、例えば第２のビア８については、タングステン９が第２のビア８の深さの途中まで埋め込まれ、タングステン９の上面には凹部９ａが形成されている。このため、最上層の第３の金属層９の表面には多数の凹凸が形成される。特に、本実施形態によれば、ビアをストライプパターン形状にしたので、第１の実施形態に比して、タングステン５の凹部５ａ、タングステン９の凹部９の深さｈ１，ｈ２がより深くなる。これは、タングステン５，９をＣＶＤ法により堆積する際に、ストライプパターンのビアが比較的埋まりにくいためである。このため、最上層の第３の金属層９の表面にはより大きな凹凸が形成され、その表面積がより増大し、ボンディングワイヤーの密着性をより高めることが可能になる。
【００３７】
【発明の効果】
本発明によれば、ビアの深さの途中まで金属を埋め込み、その上部に凹部を形成するようにしたので、このビア上に形成された上層の金属層にはこの凹部を反映して凹部が形成される。これにより、上層の金属層の表面には凹凸が形成され、その表面積が増大するので、この上層の金属層にボンディングを行えば、ボンディングワイヤーの密着性が向上する。そして、ビアを複数設けることで、金属層を平坦化し、金属層のパターニングに伴う問題を解消することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るボンディングパッド及びその形成方法を説明する図である。
【図２】本発明の第１の実施形態に係るボンディングパッドの形成方法を説明する断面図である。
【図３】本発明の第１の実施形態に係るボンディングパッドの形成方法を説明する断面図である。
【図４】本発明の第２の実施形態に係るボンディングパッド及びその形成方法を説明する図である。
【図５】従来例のボンディングパッドを説明する断面図である。
【発明の属する技術分野】
本発明は、多層メタルから成るボンディングパッド及びその形成方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路の高集積化のために多層メタル配線が広く用いられている。図５は、２層メタル配線の半導体集積回路のボンディングパッド構造を示す断面図である。半導体基板１００の表面には、内部回路（不図示）に接続された第１のＡｌ層１０１が形成されている。また、第１のＡｌ層１０１上にはシリコン窒化膜やＳｉＯ２膜等の絶縁膜１０２が形成され、この絶縁層１０２にビア１０３が形成され、この開口部１０３を介して上層の第２のＡｌ層１０４と下層の第１のＡｌ層１０１とが電気的に接続されている。そして、ビア１０３で露出された第２のＡｌ層１０４の表面に、ボンディングマシンにより、Ａｕ等から成るボンディングワイヤー（不図示）が圧着される。
【０００３】
図５では、絶縁層１０２に１つのビア１０３が形成されているが、以下の特許文献１には、絶縁層に複数のビアを形成して、これらの複数のビアを介して上層と下層の金属層を電気的に接続する技術が記載されている。
【０００４】
【特許文献１】
特開昭６１−５９８５５号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、図５に示した構造では、第２のＡｌ層１０４の表面がほぼ平坦（ビア１０３のエッジ部を除く）であるために、ボンディングワイヤーとの密着性が悪く、接触不良が生じる場合があった。また、絶縁層に形成される大きなビアを１つ形成した構造では、ビア１０３のエッジ部で第２のＡｌ層１０４の段差が大きくなり、第２のＡｌ層１０４のパターニングが難しくなる。これは段差があるために、レジスト露光時に焦点深度の差が生じるためである。図５には２層メタルのボンディングパッド構造を示したが３層メタル以上のボンディングパッド構造では更に上層のメタルの段差が大きくなり、メタルのパターニングが益々難しくなる。
【０００６】
【課題を解決するための手段】
そこで本発明は、下層の金属層上に絶縁層を形成し、この絶縁層にビアを形成し、このビアの上部に凹部が形成されるようにビアの深さの途中まで金属を埋め込み、上層の金属層を形成して、上層の配線層と下層の配線層とをビアに埋め込まれた金属を通して電気的に接続するようにした。
【０００７】
本発明によれば、ビアに埋め込まれた金属には凹部があるので、このビア上に形成された上層の金属層にはこの凹部を反映して凹部が形成される。これにより、
上層の金属層の表面には凹凸が形成され、この上層の金属層にボンディングを行えば、ボンディングワイヤーの密着性が向上する。
【０００８】
そして、そのようなビアを複数設けることで、ビアに埋め込まれた金属の凹部の面積が増加して、上層の金属層の凹凸が増加するため、その表面積が増大し、ボンディングワイヤーの密着性は更に向上する。
【０００９】
また、ビアを複数設ける代わりに、そのようなビアをストライプパターンに形成しても、同様に凹部の面積が増加して、上層の金属層の凹凸が増加するため、ボンディングワイヤーの密着性は更に向上する。
【００１０】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照しながら詳細に説明する。図１は第１の実施形態に係るボンディングパッドを説明する図であり、図１（Ａ）は平面図であり、図１（Ｂ）は図１（Ａ）のＸ−Ｘ線に沿った断面図である。
【００１１】
例えばＳｉ基板等の半導体基板１上に第１の金属層２が形成されている。この第１の金属層２は、半導体基板１上に形成された半導体集積回路の内部回路（不図示）、例えば入力回路や出力回路に接続されている。図１（Ｂ）において第１の金属層２は半導体基板１上に直接形成されているが、通常はシリコン酸化層等の絶縁層上に形成される。
【００１２】
この第１の金属層２上には複数の第１のビア４を有する第１の絶縁層３が形成され、この複数の第１のビア４に高融点金属、例えばタングステン（Ｗ）５が埋め込まれている。このタングステン５がビア４の深さの途中まで埋め込まれ、タングステン５は第１のビア４の上部に凹部５ａを有している。
【００１３】
そして、第１の絶縁層３上には第２の金属層６が形成されている。この第２の金属層６はスパッタで形成され、タングステン５の凹部５ａを反映して、表面に凹部６ａが形成されている。
【００１４】
更に、この第２の金属層６上には複数のビア８を有する第２の絶縁層７が形成され、この複数の第２のビア８に高融点金属、例えばタングステン（Ｗ）９が埋め込まれている。このタングステン９が第２のビア８の深さの途中まで埋め込まれ、タングステン９は第２のビア８の上部に凹部９ａを有している。
【００１５】
そして、第２の絶縁層７上には第３の金属層１０が形成されている。この第３の金属層１０はスパッタで形成され、タングステン６，９の凹部６ａ，９ａを反映して、凹部１０ａを有している。更に、最上層の第３の絶縁層１０が形成されている。この第３の絶縁層１１には、第３の金属層１０を露出するための開口部１２が設けられている。
【００１６】
このように、第３の絶縁層１１の開口部１２によって露出された第３の金属層１０の表面には凹凸が形成されるため、その表面積が増大し、この第３の金属層１０の表面に圧着されボンディングワイヤーの密着性が向上する。
【００１７】
次に、図１に示したボンディングパッドの形成方法について図２、図３を参照しながら説明する。
【００１８】
まず、図２（Ａ）に示すように、半導体基板１上にＡｌ、Ａｌ−Ｓｉ合金、Ａｌ−Ｓｉ−Ｃｕ合金等の金属をスパッタし、これを選択的にエッチングすることにより第１の金属層２を形成する。第１の金属層２の厚さは例えば１μｍ程度である。そして、ＣＶＤ法によりＳｉＯ２のような絶縁物を全面に例えば、８００ｎｍの厚さに堆積し、第１の絶縁層３を形成する。
【００１９】
次に図２（Ｂ）に示すように、ドライエッチング法を用いて第１の絶縁層３に複数の第１のビア４を形成する。ここで、第１のビア４の開口径はデザインルールによるが、例えば０．５μｍである。
【００２０】
次に図２（Ｃ）に示すように、ＣＶＤ法によりタングステン５を全面に堆積させる。すると、複数の第１のビア４はタングステン５によって埋め込まれる。ここで、複数の第１のビア４内に埋め込まれたタングステン５にはその上面に凹部５ａが形成される。
【００２１】
そして、図２（Ｄ）に示すように、全面に堆積されたタングステン５を第１の絶縁層３の表面までエッチバックすることにより、複数の第１のビア４内にのみタングステン５を残存させる。このエッチバックに用いられるエッチングガスは例えばＳＦ６ガスとＡｒガスの混合ガスである。
【００２２】
ここで、堆積時に複数の第１のビア４内のタングステン５の上面には凹部が形成されているので、この形状が上層に反映される。この結果、タングステン５はビア４の深さの途中まで埋め込まれ、タングステン５は第１のビア４の上部に、その上面に凹部５ａを有することになる。そして、更にエッチバックを続け、オーバーエッチすることでさらに凹部５ａの深さを大きくできる。
【００２３】
ここで、第１のビア４の開口径が０．５μｍ、第１の絶縁層３の厚さが８００ｎｍの場合には、タングステン５の凹部５ａの深さ（第１の絶縁層３の表面から凹部５ａの最も窪んだ部分までの距離ｈ１）は１００ｎｍ〜２００ｎｍとなる。
【００２４】
次に図３（Ａ）に示すように、Ａｌ、Ａｌ−Ｓｉ合金、Ａｌ−Ｓｉ−Ｃｕ合金等の金属をスパッタし、これを選択的にエッチングすることにより第２の金属層６を形成する。第２の金属層６の厚さは例えば１μｍ程度である。第２の金属層６の表面には、タングステン５の凹部５ａを反映して、凹部６ａが形成されている。
【００２５】
そして、図３（Ｂ）に示すように、ＣＶＤ法によりＳｉＯ２のような絶縁物を全面に例えば、８００ｎｍの厚さに堆積し、第２の絶縁層７を形成する。その後、第２の絶縁層に複数の第２のビア８を形成し、上記と同様の方法（タングステンの全面ＣＶＤ＋タングステンのエッチバック）により、この複数の第２のビア８にタングステン９を、第２のビア８の深さの途中まで埋め込む。こうして、タングステン９は第２のビア８の上部に、その上面に凹部９ａを有するように加工される。
【００２６】
ここで、第２のビア８の開口径が０．５μｍ、第２の絶縁層７の厚さが８００ｎｍの場合には、タングステン９の凹部９ａの深さ（第２の絶縁層７の表面から凹部９ａの最も窪んだ部分までの距離ｈ２）は１００ｎｍ〜２００ｎｍとなる。
【００２７】
次に図３（Ｃ）に示すように、Ａｌ、Ａｌ−Ｓｉ合金、Ａｌ−Ｓｉ−Ｃｕ合金等の金属をスパッタし、これを選択的にエッチングすることにより最上層の第３の金属層１０を形成する。この第３の金属層１０は、タングステン６，９の凹部６ａ，９ａを反映して、その表面に多数の凹部１０ａを有している。
【００２８】
そして、図１（Ｂ）に示すように、全面にシリコン窒化膜等をＣＶＤ法により堆積し、このシリコン窒化膜を選択的にエッチングすることにより、第３の金属層１０を露出するための開口部１２を有する第３の絶縁層１１を形成する。
【００２９】
このように、第３の絶縁層１１の開口部１２によって露出された第３の金属層１０の表面には多数の凹凸が形成されるため、その表面積が増大し、この第３の金属層１０の表面に圧着されボンディングワイヤーの密着性が向上する。
【００３０】
また、本実施形態において、第１のビア４と第２のビア８の数を増やすことにより、第３の金属層１０の表面には、より多くの凹凸が形成され、その分ボンディングワイヤーの密着性が向上し、しかも第２の金属層６、第３の金属層１０を平坦化することができる。
【００３１】
また、図１のように、第１のビア４と第２のビア８の形成位置をずらすことで、第３の金属層１０の表面には、タングステン６の凹部６ａとタングステン９の凹部９ａを反映した多くの凹凸が形成され、ボンディングワイヤーの密着性が更に向上する。
【００３２】
なお、本実施形態では、３層メタルのボンディングパッドを例として説明したが、同様の構造を繰り返し積み上げることで４層以上の多層メタルのボンディングパッドについても形成することができる。また、２層メタルのボンディングパッドについても同様に適用できる。この場合は、第１の金属層２、第１の絶縁層３、第１のビア４、タングステン５、第２の金属層６を上記と同様に形成し、最上層の絶縁層（不図示）を形成し、この絶縁層に第２の金属層６を露出するための開口部（不図示）を形成すればよい。
【００３３】
また、本実施形態では、第１の絶縁層３に形成された第１のビア４にタングステン５を第１のビア４の深さの途中まで埋め込み、タングステン５の上面に凹部５ａを形成しているが、本発明は、この第１のビア４については、タングステン５を第１のビア４を完全に充填するように埋め込み、タングステン５の上面が平坦になっているものも含む。つまり、第２の絶縁層７に形成された第２のビア８に、埋め込まれたタングステン９がその上面に凹部９ａを有していれば、その凹部９ａを反映して最上層の第３の金属層１０に凹凸は形成される。この点は、以下に説明する第２の実施形態についても同様である。
【００３４】
次に、本発明の第２の実施形態について図面を参照しながら詳細に説明する。図４は第２の実施形態に係るボンディングパッドを説明する図であり、図４（Ａ）は平面図であり、図４（Ｂ）は図４（Ａ）のＸ−Ｘ線に沿った断面図である。
【００３５】
本実施形態では、第１のビア４、第２のビア８のパターン形状に特徴がある。すなわち、第１のビア４は図４（Ａ）に示すように、１つのストライプパターンの形状を呈している。また、第２のビア８も、１つのストライプパターンの形状を呈している。これらの第１のビア４と第２のビア８は、平面的に見ると、互いにずらして配置されている。
【００３６】
本実施形態においても、第１の実施形態と同様に、例えば第２のビア８については、タングステン９が第２のビア８の深さの途中まで埋め込まれ、タングステン９の上面には凹部９ａが形成されている。このため、最上層の第３の金属層９の表面には多数の凹凸が形成される。特に、本実施形態によれば、ビアをストライプパターン形状にしたので、第１の実施形態に比して、タングステン５の凹部５ａ、タングステン９の凹部９の深さｈ１，ｈ２がより深くなる。これは、タングステン５，９をＣＶＤ法により堆積する際に、ストライプパターンのビアが比較的埋まりにくいためである。このため、最上層の第３の金属層９の表面にはより大きな凹凸が形成され、その表面積がより増大し、ボンディングワイヤーの密着性をより高めることが可能になる。
【００３７】
【発明の効果】
本発明によれば、ビアの深さの途中まで金属を埋め込み、その上部に凹部を形成するようにしたので、このビア上に形成された上層の金属層にはこの凹部を反映して凹部が形成される。これにより、上層の金属層の表面には凹凸が形成され、その表面積が増大するので、この上層の金属層にボンディングを行えば、ボンディングワイヤーの密着性が向上する。そして、ビアを複数設けることで、金属層を平坦化し、金属層のパターニングに伴う問題を解消することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るボンディングパッド及びその形成方法を説明する図である。
【図２】本発明の第１の実施形態に係るボンディングパッドの形成方法を説明する断面図である。
【図３】本発明の第１の実施形態に係るボンディングパッドの形成方法を説明する断面図である。
【図４】本発明の第２の実施形態に係るボンディングパッド及びその形成方法を説明する図である。
【図５】従来例のボンディングパッドを説明する断面図である。
Claims (16)
- 基板上に複数の金属層と複数の絶縁層が交互に積層され、
前記絶縁層に形成されたビアに埋め込まれた金属を通して前記金属層と前記絶縁層とが電気的に接続され、かつ最上層の金属層上に、この金属層を露出する開口部を有した最上層の絶縁層を有するボンディングパッドであって、前記金属は前記ビアの上部に凹部を有するように前記ビアの深さの途中まで埋め込まれ、前記最上層の金属層の表面が前記金属の凹部を反映して、凹凸を有することを特徴とするボンディングパッド。 - 前記絶縁層は複数のビアを有することをすることを特徴とする請求項１記載のボンディングパッド。
- 前記絶縁層はストライプパターンのビアを有することを特徴とする請求項１記載のボンディングパッド。
- 基板上に第１の金属層を形成する工程と、
前記第１の金属層上に第１の絶縁層を形成する工程と、
前記第１の絶縁層にビアを形成し、このビアを通して前記第１の金属層を露出する工程と、
前記ビアの上部に凹部が形成されるようにこのビアの深さの途中まで金属を埋め込む工程と、
前記第１の絶縁層上に第２の金属層を形成し、この第２の金属層を前記ビアに埋め込まれた金属を介して前記第１の金属層と電気的に接続する工程と、
前記第２の金属層を露出する開口部を有する第２の絶縁層を形成する工程と、を具備することを特徴とするボンディングパッドの形成方法。 - 前記第１の絶縁層に複数のビアを形成することを特徴とする請求項４記載のボンディングパッドの形成方法。
- 前記第１の絶縁層にストライプパターンのビアを形成することを特徴とする請求項４記載のボンディングパッドの形成方法。
- 前記ビアの上部に凹部が形成されるように金属を埋め込む工程は、前記ビアが形成された第１の絶縁層上に高融点金属層をＣＶＤ法により形成する工程と、この高融点金属層をエッチバックする工程とを含むことを特徴とする請求項４記載のボンディングパッドの形成方法。
- 基板上に第１の金属層を形成する工程と、
前記第１の金属層上に第１の絶縁層を形成する工程と、
前記第１の絶縁層にビアを形成し、これらの第１のビアを通して前記第１の金属層を露出する工程と、
前記第１のビアの上部に凹部が形成されるように金属をこの第１のビアの深さの途中まで埋め込む工程と、
前記第１の絶縁層上に第２の金属層を形成し、この第２の金属層を前記第１のビアに埋め込まれた金属を介して前記第１の金属層と電気的に接続する工程と、
前記第２の金属層上に第２の絶縁層を形成する工程と、
前記第２の絶縁層に第２のビアを形成し、これらの第２のビアを通して前記第２の金属層を露出する工程と、
前記第２のビアの上部に凹部が形成されるように金属を第２のビアの深さの途中まで埋め込む工程と、
前記第２の絶縁層上に第３の金属層を形成し、この第３の金属層を前記第２のビアに埋め込まれた金属を介して前記第２の金属層と電気的に接続する工程と、
前記第３の金属を露出する開口部を有する第３の絶縁層を形成する工程と、
を具備することを特徴とするボンディングパッドの形成方法。 - 前記第１の絶縁層に複数の第１のビアを形成し、前記第２の絶縁層に複数の第２のビアを形成することを特徴とする請求項８記載のボンディングパッドの形成方法。
- 前記第１の絶縁層にストライプパターンの第１のビアを形成し、前記第２の絶縁層にストライプパターンの第２のビアを形成することを特徴とする請求項８記載のボンディングパッドの形成方法。
- 前記第１のビアの上部に凹部が形成されるように金属をこの第２のビアの深さの途中まで埋め込む工程は、前記第１のビアが形成された第１の絶縁層上に高融点金属層をＣＶＤ法により形成する工程と、この高融点金属層をエッチバックする工程とを含むことを特徴とする請求項８記載のボンディングパッドの形成方法。
- 前記第２のビアの上部に凹部が形成されるように金属をこの第２のビアの深さの途中まで埋め込む工程は、前記第２のビアが形成された第２の絶縁層上に高融点金属層をＣＶＤ法により形成する工程と、この高融点金属層をエッチバックする工程とを含むことを特徴とする請求項８記載のボンディングパッドの形成方法。
- 基板上に金属層と絶縁層とを交互にそれぞれ複数の層に積層し、それぞれの絶縁層にビアを形成して、最上層の金属層上に、この金属層を露出する開口部を有した最上層の絶縁層を形成するボンディングパッドの形成方法であって、前記ビアの上部に凹部が形成されるように金属をこのビアの深さの途中まで埋め込む工程を含み、このビアに埋め込まれた金属を通して金属層間を電気的に接続したことを特徴とするボンディングパッドの形成方法。
- 前記絶縁層のそれぞれに複数のビアを形成することを特徴とする請求項１３記載のボンディングパッドの形成方法。
- 前記絶縁層のそれぞれに、ストライプパターンのビアを形成することを特徴とする請求項１３記載のボンディングパッドの形成方法。
- 前記ビアの上部に凹部が形成されるように金属をこのビアの深さの途中まで埋め込む工程は、前記ビアが形成された絶縁層上に高融点金属層をＣＶＤ法により形成する工程と、この高融点金属層をエッチバックする工程とを含むことを特徴とする請求項１３記載のボンディングパッドの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002301989A JP3970150B2 (ja) | 2002-10-16 | 2002-10-16 | ボンディングパッド及びその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002301989A JP3970150B2 (ja) | 2002-10-16 | 2002-10-16 | ボンディングパッド及びその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004140093A JP2004140093A (ja) | 2004-05-13 |
| JP3970150B2 true JP3970150B2 (ja) | 2007-09-05 |
Family
ID=32450192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002301989A Expired - Fee Related JP3970150B2 (ja) | 2002-10-16 | 2002-10-16 | ボンディングパッド及びその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3970150B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4873517B2 (ja) * | 2004-10-28 | 2012-02-08 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| KR100772015B1 (ko) | 2005-03-15 | 2007-10-31 | 삼성전자주식회사 | 본딩 패드 구조 및 그 형성방법 |
| KR100746824B1 (ko) | 2005-12-16 | 2007-08-06 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패드 구조 및 그 형성 방법 |
| JP4750586B2 (ja) * | 2006-02-28 | 2011-08-17 | 住友電工デバイス・イノベーション株式会社 | 半導体装置および電子装置並びにその製造方法 |
| US8912657B2 (en) | 2006-11-08 | 2014-12-16 | Rohm Co., Ltd. | Semiconductor device |
| JP2008124271A (ja) * | 2006-11-13 | 2008-05-29 | Rohm Co Ltd | 半導体装置 |
| US8173539B1 (en) * | 2011-04-12 | 2012-05-08 | Nanya Technology Corporation | Method for fabricating metal redistribution layer |
| JP6027452B2 (ja) * | 2013-02-01 | 2016-11-16 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
| JP6221074B2 (ja) | 2013-03-22 | 2017-11-01 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| JP2016096296A (ja) * | 2014-11-17 | 2016-05-26 | シチズンホールディングス株式会社 | 半導体装置及びその製造方法 |
-
2002
- 2002-10-16 JP JP2002301989A patent/JP3970150B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004140093A (ja) | 2004-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100277810B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20030007228A (ko) | 반도체장치 및 그 제조방법 | |
| JP3970150B2 (ja) | ボンディングパッド及びその形成方法 | |
| JP4309608B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| JP4338614B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004158679A (ja) | ボンディングパッド及びその形成方法 | |
| JPH10199925A (ja) | 半導体装置及びその製造方法 | |
| JP4001115B2 (ja) | 半導体装置及びその製造方法 | |
| JP3544464B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0817918A (ja) | 半導体装置及びその製造方法 | |
| JP2004079924A (ja) | 半導体装置 | |
| JP2011134885A (ja) | 半導体装置およびその製造方法 | |
| KR20030088847A (ko) | 반도체장치 및 그 제조방법 | |
| JP2021068836A (ja) | 半導体装置およびその製造方法 | |
| JP2006041552A (ja) | 半導体装置及びその製造方法 | |
| JP2007027234A (ja) | 半導体装置及びその製造方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JP4483116B2 (ja) | 半導体装置の製造方法 | |
| JPH10321623A (ja) | 半導体装置及びその製造方法 | |
| JP2003309120A (ja) | 半導体装置 | |
| JPH0415926A (ja) | 半導体装置の製造方法 | |
| JP3575126B2 (ja) | 多層配線形成法 | |
| JP2839007B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004022694A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051006 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070605 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |