KR100772015B1 - 본딩 패드 구조 및 그 형성방법 - Google Patents

본딩 패드 구조 및 그 형성방법 Download PDF

Info

Publication number
KR100772015B1
KR100772015B1 KR1020060024039A KR20060024039A KR100772015B1 KR 100772015 B1 KR100772015 B1 KR 100772015B1 KR 1020060024039 A KR1020060024039 A KR 1020060024039A KR 20060024039 A KR20060024039 A KR 20060024039A KR 100772015 B1 KR100772015 B1 KR 100772015B1
Authority
KR
South Korea
Prior art keywords
conductive
insulating film
pattern
insulating layer
conductive pad
Prior art date
Application number
KR1020060024039A
Other languages
English (en)
Other versions
KR20060100275A (ko
Inventor
최자영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/327,327 external-priority patent/US20060207790A1/en
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20060100275A publication Critical patent/KR20060100275A/ko
Application granted granted Critical
Publication of KR100772015B1 publication Critical patent/KR100772015B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05094—Disposition of the additional element of a plurality of vias at the center of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 따른 본딩 패드 구조들은 연관된 주요한 도전막 패턴의 가장자리에 의해 정의되는 영역 내부에 제공된 하나 또는 그 이상의 절연막 패턴들 및/또는 도전 비아 패턴들을 포함한다. 이러한 패턴들은 상기 본딩 패드 구조의 연속하는 층간에 일정한 방법으로 오프셋되어, 기계적 및/또는 열적 스트레스에 대한 상기 본딩 패드 구조의 저항력이 증가된다. 상기 본딩 패드 구조들의 접착력이 향상되어, 상기 본딩 패드 구조에 결합되는 다양한 도전막들 및 절연막들의 분리, 갈라짐, 벗겨짐의 빈도가 그 정도가 완화된다.

Description

본딩 패드 구조 및 그 형성방법 {Bonding pad structure and Method of forming the same}
도 1은 반도체 장치를 제조하기 위하여 사용되는 전형적인 본딩 패드 구조의 단면도이다.
도 2a는 본 발명의 바람직한 실시예에 따른 본딩 패드의 제N 금속 패드와 제N 비아 패턴의 평면도이고, 도 2b는 도 2a의 비아 패턴에 대한 부분 확대도이다.
도 3은 본 발명의 바람직한 실시예에 따른 본딩 패드의 제N+1 금속 패드와 제N+1 비아 패턴의 평면도이다.
도 4는 도 2 및 도 3에 각각 도시된 제N 및 제N+1 금속 패드들과 제N 및 제N+1 비아 패턴들이 모두 도시된, 본 발명의 실시예에 따른 본딩 패드 구조의 A-A' 라인을 따라 취해진 단면도이다.
도 5a 및 5B는 각각 인접하는 금속 패드의 복수의 슬롯들이 실질적으로 수직한 방향으로 배치된 제N 및 제N+1 금속 패드에 대한 실시예의 평면도이다.
도 6a는 일반적으로 수평축을 따라 상호간에 오프셋되어 각자의 영역과 오버랩된 영역을 갖도록 된, 인접하는 비아 어레이들의 오프셋 정렬에 대한 실시예의 평면도이다.
도 6b는 일반적으로 대각선 방향의 축을 따라 상호간에 오프셋되어 각자의 영역과 오버랩된 영역을 갖도록 된, 인접하는 비아 어레이들의 오프셋 정렬에 대한 실시예의 평면도이다.
도 7a 내지 7C는 연속적인 금속 패드들 또는 다른 도전 물질들 사이의 콘택을 형성하기 위하여 사용되는 비아 패턴들에 대한 다양한 실시예들의 평면도이다.
도 8은 본 발명의 실시예에 따른 본딩 패드 구조의 단면도이다.
도 9는 본 발명의 실시예에 따른 본딩 패드 구조에 따른 것으로, 넓게 형성된 비아 패턴을 갖는 최종 금속 패드 또는 위에 위치한 금속 패드의 단면도이다.
도 10은 본 발명의 실시예에 따른 본딩 패드 구조의 단면도이다.
도 11은 보다 복잡한 슬롯 구조와 오프셋 비아 어레이들을 갖는 본 발명의 실시예에 따른 본딩 패드 구조의 평면도이다.
도 12는 보다 복잡한 슬롯 구조와 오프셋 비아 어레이들을 갖는 본 발명의 다른 실시예에 따른 본딩 패드 구조의 평면도이다.
도 13a 내지 도 13d는 다양한 개방된 슬롯과 폐쇄된 슬롯 구조를 갖는 본 발명에 따른 본딩 패드 구조들 각각에서 도전 패턴막들의 다양한 실시예들의 평면도이다.
도 14a 내지 도 14d는 도 13a 내지 도 13d에 도시된 각각의 도전 패턴막들 두 층이 적층되되, 상호간에 회전적으로 오프셋되어 상기 도전 패턴들에 제공된 개구부들 사이에 다양한 수직 오버랩이 정의되는, 다양한 실시예들에 대한 평면도이다.
본 발명은 반도체 장치들을 위한 특정한 구조의 배치와 제조에 관한 것으로, 보다 상세하게는 가령 본딩 패드들과 같은 특정한 다층 도전 구조의 배치와 제조에 관한 것이다.
집적회로들을 제조함에 있어서, 본딩 패드들은 일반적으로 집적된 내부 회로와 외부 회로 사이를 전기적으로 연결하는데 사용된다. 절연막들에 형성된 본딩 패드들과 금속 플러그들에 의해, 상기 외부 회로는 상기 집적된 내부 회로가 전기적으로 연결될 수 있다.
도 1은 일반적인 본딩 패드 구조의 단면을 도시하고 있다. 일반적인 본딩 패드 구조는 복수의 금속 패드들(2a-2d), 상기 금속 패드들 사이에 형성된 복수의 층간 절연막들(3a-3d) 및 인접하는 금속 패드들 사이에 개재된 층간 절연막을 통하여 상기 인접하는 금속 패드들이 전기적으로 연결되도록 사용되는 복수의 독립적인 콘택 플러그들(4a-4c)을 포함한다.
도 1에 도시된 일반적인 본딩 패드 구조들은, 예컨대 기계적 및/또는 열적 스트레스로 인한 재료의 분리 및/또는 갈라짐을 포함하는 일정한 제한과 문제점에 노출된다. 즉, 도전 배선과 금속 패드 사이의 계면 및/또는 금속 패드와 인접한 층간 절연막 사이의 계면에서 또는 상기 계면을 따른 재료의 분리 및/또는 갈라짐이 발생된다. 또한 이러한 일반 구조를 제조하는 과정들은 예컨대 디싱을 포함하는 일정한 제한과 문제점에 노출된다. 상기 디싱은, 금속이 절연막에 둘러싸인 경우와 같이 단단한 재질에 둘러싸인 약한 재질의 중심 영역으로부터 재질이 과도하게 제거되어 오목한 표면을 갖는 영역이 생겨 재질의 바람직하지 못하게 얇아지는 것을 나타낸다.
이러한 단점을 가지는 본딩 패드들의 구조를 변경하기 위한 다양한 구조들이 제안되었다. 예컨대, 제1 금속층과 제2 금속층이 복수의 도전 플러그들이 형성된 절연막에 의해 분리되는 본딩 패드들이 있다. 또는 견고하거나 슬롯이 생긴 시트로 구성된 제1 지지층 상이나 슬롯이 생기거나 바둑판 배열을 갖도록 구성된 제2 지지층 상에 번갈아가면서 놓여진 캐핑층을 갖는 본딩 패드 구조가 제안된 바 있다. 위와 같은 제안 구조들은 상기 제1 및 제2 지지층들은 서로 다른층에 속하는 슬롯들에 수직하나 전체 구조의 주요한 에지들에 대해 평행하지 않은 복수의 슬롯들을 갖는 본딩 패드 구조를 제공한다.
본 발명은 상기한 사정을 감안한 것으로, 본 발명이 이루고자 하는 기술적 과제는 기계적/열적 스트레스에 대한 저항력이 향상되고 동작 특성 및/또는 신뢰성이 보다 향상될 수 있는 본딩 패드 구조 및 그 형성방법을 제공하는데 있다.
본 발명의 제1 실시예에 따른 본딩 패드 구조들은, 제1 절연막; 상기 제1 절연막에 형성되고 상기 제1 절연막의 연장된 부분을 둘러싸는 제1 도전 패턴; 상기 제1 도전 패드 패턴상에 형성된 제2 절연막; 상기 제2 절연막을 관통하여 형성된 제1 배열 구조를 갖고 상기 제1 도전 패드 패턴과 전기적으로 연결된 제1 복수의 도전 비아들; 상기 제1 복수의 도전 비아들과 전기적으로 연결되고 상기 제2 절연막에 형성되며 상기 제2 절연막의 연장된 부분을 둘러싸는 제2 도전 패드 패턴; 상기 제2 도전 패드 패턴상에 형성된 제3 절연막; 상기 제3 절연막을 관통하여 형성된 제2 배열 구조를 갖고 상기 제2 도전 패드 패턴과 전기적으로 연결된 제2 복수의 도전 비아들; 및 상기 제2 복수의 도전 비아들과 전기적으로 연결되며 상기 제3 절연막에 형성된 제3 도전 패드 패턴을 포함한다.
본 발명의 제1 실시예에 따른 본딩 패드 구조들은, 예컨대 상기 제1 도전 패드 패턴이 복수의 상기 제1 절연막이 연장된 부분들을 둘러싸고, 그리고/또는 상기 제2 도전 패드 패턴이 복수의 상기 제2 절연막이 연장된 부분들을 둘러싸도록 변형될 수 있다. 본 발명의 제1 실시예에 따른 본딩 패드 구조들은 상기 제1 절연막의 연장된 부분이 개방된 배열 구조를 갖도록, 즉 상기 도전 패드 패턴에 의해서 완전히 둘러싸여 지지 않고, 그리고/또는 상기 제2 절연막의 연장된 부분이 개방된 배열 구조를 갖도록 추가적으로 변형될 수 있다. 유사하게, 상기 제1 절연막의 연장된 부분은 밀폐된 배열 구조를 갖도록, 즉 상기 도전 패드 패턴에 의해 완전히 둘러싸여 지고, 그리고/또는 상기 제2 절연막의 연장된 부분이 밀폐된 배열 구조를 갖도록 구성될 수 있다.
본 발명의 제1 실시예에 따른 본딩 패드 구조는, 예컨대 상기 제1 절연막의 연장된 부분(들)이 상기 제1 도전 패드 구조의 둘레에 의해 정의되는 면적의 단지 10% 정도를 포함하고, 그리고/또는 상기 제2 절연막의 연장된 부분이 상기 제2 도전 패드 구조의 둘레에 의해 정의되는 면적의 단지 10% 정도를 나타내도록 추가적 으로 변형될 수 있다.
본 발명이 속하는 분야의 통상의 업자라면 용이하게 파악할 수 있듯이, 상기 연관된 패턴들은 상기 도전 패드 구조들의 표면 면적과 상기 절연막들의 연관된 연장 부분들 사이에 실질적으로 어떠한 바람직한 비율이든지 나타내도록 할 수 있다. 예컨대, 상기 절연막의 면적은 전체 면적의 15%, 20%, 25% 또는 50% 정도 까지를 포함할 수 있다. 본 발명이 속하는 분야의 통상의 업자라면 용이하게 파악할 수 있듯이, 상기 절연막의 상대적 면적이 감소될수록, 상기 절연막 부분이 제공하는 장점은 감소하며 CMP와 같은 공정 절차들에서 상기 본딩 패드 구조를 제조하는 과정에서의 손상 가능성이 증가된다. 본 발명이 속하는 분야의 통상의 업자라면 용이하게 파악할 수 있듯이, 상기 절연막 부분들의 상대적인 면적이 증가되면 전체 구조의 저항이 증가되며 인접하는 도전 패드 패턴들 사이에 비아 연결부들을 형성하기 위한 면적이 감소된다.
본 발명의 제1 실시예에 따른 본딩 패드 구조들은 상기 제1 및 제2 절연막들의 연장된 부분(들)이 상호 보완적인 패턴으로 배치되도록 더 변형될 수 있다. 예컨대, 상기 제1 및 제2 연장된 절연 부분들에 의해, 상기 제1 연장된 절연 부분에 관련된 경도축과 상기 제2 연장된 절연 부분에 관련된 경도축이 상기 절연 부분들의 두 세트들 사이에 회전적으로, 축적으로, 측면적으로 및/또는 방사상의 오프셋을 정의할 수 있다. 예컨대, 90도의 회전적인 오프셋 θ, 즉 유사하게 배열된 제1 및 제2 연장된 절연 부분들 사이의 실질적으로 수직인 배치는 연속적인 패턴들간에 수직으로 중첩되는 것을 감소시켜 그 결과구조의 힘을 증가시킨다.
여기서 사용된 회전적인 오프셋(offset)이란 용어는, 이동되는 패턴과 레퍼런스 패턴이 일반적으로 동일축을 갖는지 여부와 상관없이, 한 패턴이 다른 패턴에 비하여 한 축에 대해 회전된 상태를 나타낸다. 여기서 사용된 축적인 및 측면적인 오프셋이란 용어는, 레퍼런스 패턴에 대하여 어느 한 축을 따라 이동되는 패턴이 시프팅(shifting)된 것을 나타낸다. 시프팅시, 이동되는 패턴의 x와 y의 크기와 같은 크기, x와 y의 크기 비와 같은 종횡비의 변화는 없다. 여기서 사용된 방사상의 오프셋이란 용어는, 특히 한 중심점에 대해 대칭인 패턴들과 관련하여 방사상의 선을 따라 이동되는 패턴의 상대적인 부분들이 시프팅되는 것을 나타낸다. 시프팅시, 이동되는 패턴의 크기는 변화되나 종횡비의 변화는 없다.
본 발명의 제1 실시예에 따른 상기 본딩 패드 구조는 제2 절연막의 연장된 부분에 비해서 실질적으로 평행하고 측면적으로 오프셋된 방향을 갖는 제1 절연막의 연장된 부분을 포함한다. 상기 본딩 패드 구조들을 제조하는데 사용되는 이러한 일련의 패턴들 사이의 오프셋 배치는, 제2 복수의 도전 비아들에 대하여 오프셋된 방향을 갖도록 배열된 제1 복수의 도전 비아들까지 확장된다. 본 발명이 속하는 분야의 통상의 업자라면 용이하게 파악할 수 있듯이, 상기 연관된 패턴들은 일련의 도전 비아들 사이의 수직으로 오버랩되는 정도가 실질적으로 어떠한 바람직한 범위도 가질 수 있다. 예컨대, 연속적인 비아 패턴들 사이에서 대략 90%의 정도로 오버랩될 수 있다. 본 발명이 속하는 분야의 통상의 업자라면 용이하게 파악할 수 있듯이, 연속적인 도전 비아 패턴들의 연속적인 비아 표면 면적들 사이의 이러한 수직 오버랩 정도는 상기 상대적인 패턴층들을 조절하여 바람직하게 변경될 수 있으며, 예컨대 75%, 50%, 25%, 10%, 10% 이하나 전혀 오버랩이 안되는 경우등이 있을 수 있다.
본 발명의 제1 실시예에 따른 본딩 패드 구조는 이전 및/또는 이후의 도전 비아 패턴들에 대하여 실질적으로 평행하고 측면적으로 오프셋되는 방향으로 배치된 제1 및/또는 제2 절연막들의 연장된 부분들을 포함할 수 있다. 여기서 상기 비아 패턴들은 상기 절연막들의 연장된 부분들 중 서로 인접하는 것들 사이의 영역에 배치되며, 이와 같은 배치로 상기 비아 패턴들과 상기 절연막 패턴들 사이에 수직적으로 오버랩되는 것은 거의 없거나 전혀 없게 된다. 상기 절연막 패턴들 및/또는 상기 비아 패턴들은 "메쉬"나 "바스켓" 패턴을 형성하도록 배열될 수 있다. 즉, 유사하거나 비유사한 재질의 연속적인 패턴들은 위에서 봤을 때, 회전적으로(예컨대 90도) 오프셋 되고/되거나 축적으로(전형적으로는 x축이나 y축을 따라) 오프셋되어, 예컨대 도 6a나 도 2a와 도 3의 오버레이에서 도시되어 있듯이 상기 연속적인 패턴들간에 수직적으로 중첩되는 면적이 상대적으로 작은 패턴을 형성한다.
본 발명의 다른 실시예에 따른 본딩 패드 구조는, 제1 절연막; 상기 제1 절연막에 형성되고 상기 제1 절연막의 연장된 부분을 둘러싸는 제1 도전 패턴; 상기 제1 도전 패드 패턴상에 형성된 제2 절연막; 상기 제2 절연막을 관통하여 형성된 제1 배열 구조를 갖고 상기 제1 도전 패드 패턴과 전기적으로 연결된 제1 복수의 도전 비아들; 상기 제1 복수의 도전 비아들과 전기적으로 연결되며 상기 제2 절연막에 형성된 제2 도전 패드 패턴; 및 상기 제2 도전 패드 패턴상에 형성되고 상기 제2 도전 패드 패턴 상부면의 대부분을 노출하는 패시베이션 패턴을 포함한다.
본 발명의 제1 실시예와 마찬가지로, 본 실시예는 상기 제1 도전 패드 패턴이 복수의 상기 제1 절연막의 연장된 부분들을 둘러싸도록 배치되게 변형될 수 있다. 상기 도전 패드 패턴은 상기 절연막에서 하나 또는 그 이상의 개방 및/또는 폐쇄된 배열 구조를 갖도록 배치될 수 있다. 본 실시예의 본딩 패드 구조는 본 발명의 제1 실시예에 따른 본딩 패드 구조의 상측에서 노출되는 하나 또는 그 이상의 개선 구조가 결합될 수 있다.
본 발명은 또한 본 발명에 따른 본딩 패드 구조들을 형성하는데 필요한 단계들이 결합된 웨이퍼 제조 과정의 실시예들을 포함한다. 본 발명의 제1 실시예에 따른 본딩 패드 구조 제조방법은, 제1 절연막을 형성하고; 상기 제1 절연막의 부분들을 제거하여 상기 제1 절연막의 연장된 부분을 둘러싸는 제1 리세스된 도전 패드 영역을 형성하고; 제1 도전 물질막을 증착하고; 상기 제1 도전 물질막의 윗부분을 제거하여 상기 제1 절연막이 연장된 부분을 둘러싸는 제1 도전 패드를 형성하고; 제2 절연막을 형성하고; 상기 제2 절연막의 제1 부분들을 제거하여 제1 배열 구조를 갖는 제1 복수의 비아 개구부들을 형성하고; 상기 제2 절연막의 제2 부분을 제거하여 상기 제2 절연막의 연장된 부분을 둘러싸는 제2 리세스된 도전 패드 영역을 형성하고; 제2 도전 물질막을 증착하고; 상기 제2 도전 물질막의 윗부분을 제거하여 상기 제2 절연막의 연장된 부분을 둘러싸는 제2 도전 패드를 형성하고 제1 복수의 도전 비아들이 상기 제1 및 제2 도전 패드들 사이에서 전기적으로 연결되도록 하고; 제3 절연막을 형성하고; 상기 제3 절연막의 제1 부분들을 제거하여 제2 복수의 비아 개구부들을 형성하고; 상기 제3 절연막의 제2 부분을 제거하여 제3 리세스 된 도전 패드 영역을 형성하고; 제3 도전 물질막을 증착하고; 상기 제3 도전 물질막의 윗부분을 제거하여 제3 도전 패드를 형성하고 제2 복수의 도전 비아들이 상기 제2 및 제3 도전 패드들 사이에서 전기적으로 연결되도록 하는 단계들을 포함한다.
위와 같은 본 발명에 따른 방법의 실시예는, 예컨대 상기 제2 복수의 도전 비아들이 상기 제1 배열 구조를 가지며 상기 제2 복수의 도전 비아들이 상기 제1 복수의 도전 비아들에 대해서 회전적으로, 방사상으로 및/또는 측면적으로 오프셋되어 제1 및 제2 도전 비아 패턴들 사이에 수직적으로 오버랩되는 것이 감소된다. 본 발명에 따른 본딩 패드 구조들의 실시예들에 대해 앞서 설명된 것과 마찬가지로, 상기 제1 절연막의 연장된 부분은 상기 제2 절연막의 연장된 부분이나 연속적인 절연막 또는 다른 레퍼런스막으로부터 회전적으로 오프셋될 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 살펴보기로 한다. 첨부 도면들은 하기에 상세하게 설명된 본 발명의 바람직한 실시예들이 보다 용이하게 이해되도록 제공되는 것이며, 이러한 도면들에 의해 본 발명이 부당하게 제한적으로 해석되어서는 안된다. 특히, 도면들에 도시된 다양한 구성 요소들의 상대적인 간격, 위치, 크기, 범위 등은 정밀한 것은 아니며 과장되거나 축소되거나 또는 보다 잘 이해되도록 다소 변형된 것이다.
본 발명에 속하는 분야에서 통상의 지식을 가진 업자라면, 여러가지 변형되어 적용될 수 있는 구조들이 도면수를 줄이기 위해 생략되었음을 용이하게 파악할 수 있을 것이다. 상기 통상의 지식을 가진 업자라면, 본 발명의 실시예들과 관련하여 설명되거나 도시된 다양한 중간 절차들 중 어떤 것은 선택적으로 그리고 독립적 으로 본 발명의 기술적 범위를 벗어나지 않는 범위내에서 반도체 장치를 제조하는데 유용한 다른 방법에 적용될 수 있음을 용이하게 파악할 수 있을 것이다.
본 발명은 종래의 본딩 패드 구조들의 문제점을 해소하는, 비아 패턴들과 슬롯이 생긴 금속 패드들이 결합된 본딩 패드 구조들과 이러한 구조들을 제조하는 방법을 제공한다.
도 2에 도시된 바와 같이, 금속 패드(120)는 기판(100)상에 형성된다. 상기 금속 패드는 적어도 하나의 슬롯(130), 상기 금속 패드가 형성된 금속층을 관통하여 적어도 부분적으로 형성된 연장된 개구부을 포함하며, 제1 절연막이 상기 제1(또는 제N) 금속 패드를 덮도록 형성된다. 도시된 바와 같이, 상기 금속 패드(120)에 형성된 개구부는 하나의 연장된 슬롯(130)이지만, 본 발명이 속하는 분야의 통상의 지식을 가진 업자라면 상기 개구부는 상기 금속 패드의 가장자리가 이루는 범위안에서 노출된 다양한 배열 구조를 갖는 절연 영역으로 적용될 수 있음을 알 수 있다.
여기서 사용된, N과 제N 은 장치 제조 과정에서 N+1이나 제N+1 층이나 구조의 이전에 형성되어 아래에 배치된 층이나 구조를 나타내는 대체가능한 변수이다. 예컨대 제N 층이 제2 층이라면, 제N+1 층은 제3 층이 된다. 기준이 되는 N층의 위에 있는 층이나 아래에 있는 층은 N에 양의 값을 더하거나 빼서 용이하게 나타낼 수 있다.
본 발명에 따른 본딩 패드 구조에서 형성된 각 도전 "막"은 적어도 하나의 인접한 도전막으로부터 대응되는 절연막에 의해 분리되며, 상기 절연막을 관통하여 인접하는 도전막들을 전기적으로 연결하는 도전 비아들이 제공됨을 파악할 수 있다. 상기 도전 비아들의 수나 크기 및 사용 재질은 상기 도전 비아들이 전체 저항(Ω)에 미치는 영향과 전체 본딩 패드 구조에 따라 흐를 수 있는 전체 전류에 따라 결정된다. 유사하게, 보다 큰 금속 패드들의 두께, 재질, 크기는 또한 본 발명에 따른 본딩 패드 구조의 전체 저항에 영향을 미친다.
일련의 제1 비아 개구부들(140)은 상기 층간 절연막을 관통하여 형성되어, 상기 금속 패드(120)의 표면의 부분들을 노출한다. 이러한 제1 비아 개구부들은 하나 또는 그 이상의 도전 물질들로, 예컨대 알루미늄과 구리 및 그 합금, 티타늄, 탄탈륨과 텅스텐과 그 질화물과 같은 다른 금속들로 이루어진 그룹으로부터 선택된 적어도 하나의 도전 물질들로 채워져서 상기 제1 금속 패드에 대해 전기적인 콘택을 형성한다. 상기 도전 및 절연 재질들은 식각 및/또는 화학 기계적 연마(CMP)와 같은 적어도 하나의 공정이 진행되어 추가적인 공정에 적합한 상대적으로 매끄럽고 평탄한 표면을 갖게된다.
반도체 장치를 제조함에 있어서 사용되는 특정한 절차에 따라, 제2 금속막이 상기 평탄화한 표면에 증착되어, 상기 제1 비아 개구부들에 채워진 상기 도전 물질(들)의 상부면과 전기적으로 연결될 수 있다. 이러한 막은, 예컨대 통상적인 포토리소그라피와 습식 및/또는 건식 식각 공정을 이용하여 패터닝되고 식각되어, 제2 금속 패드가 형성된다. 상기 제2 금속 패드는 상기 제2 금속 패드에서 연장된 적어도 하나의 슬롯(230)을 포함할 수 있다.
선택적으로 다마신 공정이 적용될 수 있으며, 상기 다마신 공정에 의하면 다 른 절연막이 증착되고 패터닝되고 식각되어 상기 제1 비아 개구부들에 제공된 도전 물질들상의 영역들을 포함한 소정의 영역이 개방된다. 제2 금속막이 상기 개방 영역들과 상기 절연막의 나머지 부분들 상에 증착되고, 예컨대 CMP와 같은 공정이 진행된다. 상기한 공정으로 상기 슬롯과 상기 절연막의 식각되지 않은 부분들 상의 영역과 같이 상기 개구부가 정의된 범위가 아닌 영역의 상기 금속막의 부분들이 제거되어, 제2 금속 패드(220)가 형성된다.
제1 및 제2 금속막들 모두는 단일 금속이나 금속 합금으로 형성될 수도 있으나, 상기 금속막들 중 하나 또는 그 이상은 하나 또는 그 이상의 장벽막이 제공되도록 화학적으로 안정한 금속들, 실리사이드 또는 도전성의 질화물들이 결합될 수 있다. 유사하게, 상기 관련된 요소들에 대한 배열 구조와 특정한 반도체 장치에서 전류 및 전압에 대한 수요에 따라, 하나 또는 그 이상의 금속막들은 일련의 고온 동작에서 저항이 증가될 수 있도록 가령 질화탄탈륨(TaN), 질화티타늄(TiN), 질화텅스텐(WN)과 같은 도전성 물질들로 대체되거나 함께 결합되어 사용될 수 있다. 그러나, 대부분의 경우에 알루미늄, 알루미늄 합금, 구리 및/또는 구리 합금은 적어도 매우 높은 도전막 레벨을 갖는다. 그러나, 구리와 구리 합금 사용시에는, 가령 금속과 질화금속이 조합된 Ta/TaN과 같은 장벽막을 사용함이 대체로 바람직하다.
상기 제2 금속에 형성된 슬롯들(230)과 상기 제2(제 N+1)금속 패드와 겹쳐지는 상기 절연막에 형성된 비아 개구부(240)들의 특정한 패턴은 소정 방법으로 오프셋되어, 예컨대, 상기 제1 금속 패드와 관련된 상기 슬롯들(130)과 비아 개구부들(140)들에 대해 한 축을 따라 시프트되거나 대칭적이거나 서로 보완적인 구조를 갖 는다. 본 발명의 속하는 분야의 통상의 지식을 가진 업자라면 용이하게 파악할 수 있듯이, 상기 제1 및 제2 금속 패드들에 관한 구조들의 상대적인 배열 구조에 따라 소정 정도의 오버랩을 갖는 것을 포함하여 다양한 범위의 구조들이 사용될 수 있다.
일단 상기 제2(제 N+1)의 금속 패드(220)가 형성되면, 또 다른 층간절연막이 상기 제2 금속 패드(220)상에 형성된다. 일련의 제2 비아 개구부(240)들이 상기 층간절연막을 관통하여 형성되어, 상기 금속 패드(220) 표면의 부분들을 노출시킨다. 상기 제2 비아 개구부들은 하나 또는 그 이상의 도전 물질들로, 예컨대 알루미늄과 구리 및 그 합금들, 티타늄, 탄탈륨과 텅스텐과 그 질화물과 같은 다른 금속들로 이루어진 그룹으로부터 선택된 적어도 하나의 도전 물질들로 채워져서 상기 제2 금속 패드에 대해 전기적인 콘택을 형성한다. 상기 도전 및 절연 재질들은 식각 및/또는 화학 기계적 연마(CMP)와 같은 적어도 하나의 공정이 진행되어 추가적인 공정에 적합한 상대적으로 매끄럽고 평탄한 표면을 갖게된다.
반도체 장치를 제조함에 있어서 사용되는 특정한 절차에 따라, 제3 금속막이 상기 평탄화한 표면에 증착되어, 상기 제2 비아 개구부들에 채워진 상기 도전 물질(들)의 상부면과 전기적으로 연결될 수 있다. 이러한 막은, 예컨대 통상적인 포토리소그라피와 습식 및/또는 건식 식각 공정을 이용하여 패터닝되고 식각되어, 제3 금속 패드가 형성된다.
선택적으로 다마신 공정이 적용될 수 있으며, 상기 다마신 공정에 의하면 다른 절연막이 증착되고 패터닝되고 식각되어 상기 제1 비아 개구부들에 제공된 도전 물질들상의 영역들을 포함한 소정의 영역이 개방된다. 본 발명이 속하는 분야의 통상의 업자라면 용이하게 파악할 수 있듯이, 금속 패드상에 절연막과 하부에 위치한 도전체에 대해 전기적으로 연결시키는 비아들을 형성하는 일련의 기본 공정이 반복되어, 원하는 만큼 제N+2, 제N+3 막들이 형성될 수 있다.
예컨대 제3(또는 최종) 금속막을 포함하는 하나 또는 그 이상의 금속막들이 상기 개방 영역들과 상기 절연막의 남아있는 부분들에 증착되고, CMP와 같은 공정이 진행되어 상기 개구부가 정의된 영역의 범위에 속하지 않는 상기 금속막의 부분들이 제거되어 제3 금속 패드(350)가 형성된다. 만약 상기 제3 금속 패드(350)가 본딩 패드 구조에서 최종 금속막이라면, 가장자리 영역이 질화물이나 다른 적절한 재질의 패시베이션막으로 보호되어, 본딩 패드 구조에 대한 오염 및/또는 기계적 손상이 방지될 수 있다.
도 2b는 도 2a에 도시된 상기 본딩 패드 구조에서 상기 제1 금속 패드(120)의 표면을 가로질러 제공된 상기 비아 어레이들(140) 가운데 어느 하나의 부분 확대도이다. 도 2b에 도시된 바와 같이, 상기 비아 어레이는 수평 세그먼트들(150)과 수직 세그먼트들(160) 및 상기 수평 및 수직 세그먼트들이 상호간에 접근하여 개방되지 않은 영역(170)들을 포함한다. 본 발명이 속하는 분야에서 통상의 지식을 가진 업자라면 용이하게 파악할 수 있듯이, 상기 수평 및 수직의 세그먼트들은 도 2b의 방향에 맞추어 편의상 단순하게 사용된 것이며, 반드시 상기 레퍼런스 구조의 실제 물리적인 방향과 상호 관련성을 가질 필요는 없다.
도 3은 본 발명의 예시적인 실시예에 따른 본딩 패드 구조의 제조에서 사용 될 수 있는 N+1 금속 패드와 N+1 비아 패턴의 평면도이다.도 3에 도시된 바와 같이, 제N+1 금속 패드(220)는 적어도 부분적으로 상기 금속 패드를 통하여 연장된 복수의 슬롯들(230)과 상기 슬롯들 사이에 배치된 복수의 비아 어레이들(240)을 포함한다.
도 4는 도 2a와 도 3에 도시된 제N 및 제N+1 금속 패드들과 비아 어레이들이 결합된 본 발명에 따른 본딩 패드 구조의 예시적인 실시예의 단면도이다. 도 4에 도시된 바와 같이, 제N 금속 패드(120)는 상기 기판(100)상에 형성된다. 제조상 사용되는 특정 공정에 따라서, 상기 "슬롯들(130)"은 상기 금속막의 증착 전에 패터닝되고 식각된 절연막의 잔여 부분들로 이루어질 수 있다. 상기 위에 놓여진 금속막의 윗부분들은 적절한 식각과 CMP 공정에 의해 제거되어 상기 절연 물질막의 표면을 노출시키고 상기 금속 패드 내부에 형성된 "슬롯들(130)"이 정의된다.
선택적으로, 상기 금속막이 증착되고 패터닝되고 식각되어 상기 금속 패드의 가장자리가 정의되고 상기 금속 패드(120)의 가장자리 내부에 속하는 영역의 일부가 제거되면서 개방되어 "슬롯들(130)"이 형성된다. 이러한 개구부들 또는 슬롯들(130)은 후속의 층간 절연 물질을 증착하는 과정에서 절연 물질로 채워질 수 있다.
상기 슬롯들이 어떠한 방식으로 형성되는지 여부와 상관없이, 상기 슬롯들은 절연 물질로 된 영역들을 형성하며, 일반적으로 이러한 영역들은 그 주위를 둘러싸는 금속에 비해 더욱 단단하여 후속의 CMP 공정동안 상기 금속 패드(120)의 디싱을 줄이거나 발생되지 않게 한다. 상기 절연 물질의 초과분은 CMP 공정에서 제거되어 후속의 공정에 적합한 실질적으로 평평한 표면이 형성된다.
층간 절연막이 상기 금속 패드(120)의 상부면상에 증착되거나 또는 다른 방법으로 형성되며, 단일한 패턴 또는 하나 또는 그 이상의 반복되는 패턴으로 배치된 상기 복수의 비아들(140)이 형성되어 아래에 위치한 금속 패드 표면의 일부분들을 노출시킨다. 이러한 비아들은 하나 또는 그 이상의 도전 물질들로, 예컨대 알루미늄과 구리 및 그 합금들, 티타늄, 탄탈륨과 텅스텐과 그 질화물과 같은 다른 금속들로 이루어진 그룹으로부터 선택된 하나 또는 그 이상의 도전 물질들로 채워져서 상기 금속 패드(120)에 대해 전기적인 콘택을 형성한다. 하나 이상의 도전 물질이 사용될 때, 가령 질화탄탈륨(TaN)과 같은 질화금속 박막이 상기 비아들의 벽에 형성된 후 탄탈륨(Ta)과 같은 금속막이 추가될 수 있으며, 경우에 따라 구리(Cu) 또는 알루미늄(Al)과 같이 상이한 도전 물질로 된 상이한 막이 사용될 수 있다. 상기 절연 물질과 도전 물질은 식각 및/또는 CMP 공정과 같은 하나 또는 그 이상의 공정이 적용되어, 추가적인 공정에 적합한 상대적으로 매끄럽고 평탄한 표면을 갖게된다.
도 4에 도시된 바와 같이, 제N+1 금속 패드(220)는 제N 비아 어레이들(140)상에 형성된 층간절연막의 상부면에 형성된다. 제조시 사용되는 특정 공정에 따라서는, 슬롯들(230)(도 4에서 미도시)은, 앞서 살핀 슬롯(130)들과 마찬가지로, 상기 금속막의 증착에 앞서 상기 절연 물질막이 패터닝되고 식각되어 남는 부분으로 이루어지거나, 상기 금속 패드(220)에 형성되며 후속의 다음 층간 절연 물질의 증착 과정동안 절연 물질로 채워지는 개구부로 이루어질 수 있다.
추가적으로, 상기 슬롯들(130,230)은 서로 대응되거나 보완적인 형태로 배열 되어 상기 이층의 슬롯들이 수직하게 적층되어 있는 영역들을 줄이거나 제거할 수 있다. 도 5a 및 도 5b에 도시된 바와 같이 슬롯들(130,230)의 패턴들이 서로 번갈아가면서 배치되고, 상기 비아 어레이들(140,240)이 하기에 설명한 대로 배치되면, 그에 따른 본딩 패드 구조의 전체 기계적 강도는 향상된다. 상기 슬롯들이 어떻게 형성되는지와 상관없이, 상기 슬롯들은 절연 물질로 된 영역을 형성하여 후속의 CMP 공정동안 상기 금속 패드(220)의 디싱을 줄이거나 제거한다.
층간 절연막이 상기 금속 패드(220)의 상부면상에 증착되거나 또는 다른 방법으로 형성되며, 단일한 패턴 또는 하나 또는 그 이상의 반복되는 패턴으로 배치된 제N+1 복수의 비아들(240)이 형성되어 아래에 위치한 금속 패드 표면의 일부분들을 노출시킨다. 제N+1 비아들(240)은 도 7a 내지 도 7c에 도시된 바와 같이, 제N 비아들(140)과 서로 대응하거나 상보적인 패턴으로 배치되고, 비아 어레이들에 있어서 서로 번갈아가거나 일련의 연속된 층들은 도 6a, 6B, 11,12에 도시된 바와 같이, 방사상 및/또는 축상의 방향으로 오프셋될 수 있다. 이러한 비아들(240)은 하나 또는 그 이상의 도전 물질들로, 예컨대 알루미늄과 구리 및 그 합금들, 티타늄, 탄탈륨과 텅스텐과 그 질화물과 같은 다른 금속들로 이루어진 그룹으로부터 선택된 하나 또는 그 이상의 도전 물질들로 채워져서 상기 금속 패드(220)에 대해 전기적인 콘택을 형성한다. 상기 절연 물질과 도전 물질은 식각 및/또는 CMP 공정과 같은 하나 또는 그 이상의 공정이 적용되어, 추가적인 공정에 적합한 상대적으로 매끄럽고 평탄한 표면을 갖게된다.
현재 설명하는 경우에서 제3 패드에 해당되는, 제N+2 금속 패드(350)가 제 N+1 절연막상과 비아 어레이(들)(240)상에 형성되어 본딩 패드 구조에서 외부의 접촉되는 면을 제공할 수 있다. 보호 코팅 또는 패시베이션막이 증착되고 패터닝되고 식각되어 상기 금속 패드(350)의 주변 부분들로 신장하는 보호 물질 패턴(395)이 형성되어 전형적인 본딩 패드 구조가 완성된다. 상기 본딩 패드 구조는 세 개의 분리된 금속 패드들을 갖는 것으로 설명되었지만, 본 발명의 속하는 분야의 통상의 지식을 가진 자라면, 도 8에 도시된 바와 같이, 추가적인 금속 패드들(320), 비아 어레이들(340) 및 절연막들(390)이 사용되어 변형된 본딩 패드 구조가 완성될 수 있다.
두 개의 인접하는 금속 패드들, 특히 도 9에 도시된 바와 같이 외부로 노출된 금속 패드(350)와 그 바로 아래의 금속 패드간을 전기적으로 연결하기 위해 사용되는 구조들과 관련하여, 상기 비아 어레이들은 단일한 큰 도전체(340')로 대체될 수 있다. 이 구조의 한 장점은 비아 어레이들을 사용하는 경우에 비해 금속 패드(350)와 그 바로 아래의 금속 패드간에 저항이 감소되고, 단일 라인들에 비해 고정 또는 레일 전압 라인들, 즉 Vgg와 Vss,간의 고전류 연결 구조에 적합하다.
도 10에 도시된 바와 같이, 본 발명의 다른 실시예들은 더 적은 층들로 이루어진다. 도 10에 도시된 바와 같이, 층간 절연막(400)이 기판(100)상에 형성된다. 상기 층간 절연막의 윗부분은 패터닝되고 식각되어 리세스가 형성되고, 상기 리세스에 금속 또는 다른 도전 물질(410)이, 예컨대 다마신 공정을 사용하여 증착될 수 있다. 다마신 공정에서, 한 층의 도전 물질막이 증착되고 그 윗부분이 제거되어 이전에 형성된 리세스에 도전 물질의 고립된 영역들이 남게 된다. 물론, 앞서 살핀 바와 같이, 상기 도전 물질은 패터닝되고 제2 층간 절연막(450)이 증착되어 상기 도전 물질(미도시)을 분리시킬 수 있다.
일단 더 낮게 위치하거나 또는 제1 도전 물질 패턴(410)이 형성되면, 제2 층간 절연막(450)이 상기 도전 패턴과 상기 제1 층간 절연 물질(420)이 확장된 부분들이 노출된 표면들상에 형성되며, 여기서 상기 제1 층간 절연 물질은 상기 제1 도전 물질 패턴에 형성된 "슬롯들"을 채운다. 제2 층간 절연막(450)이 패터닝되고 식각되어 복수의 비아 개구부들이 형성되고, 상기 복수의 비아 개구부들은 하나 또는 그 이상의 충분한 도전성을 갖는 도전 물질들, 예컨대 금속들, 금속 실리사이드들 및/또는 질화금속들로 채워져서 도전 비아들(430)이 형성된다. 상기 도전 비아들은 본 명세서에서 설명되었거나 첨부된 도면들에서 도시된 다양한 패턴들을 포함하는 다양한 범위의 배열 구조와 패턴으로 형성될 수 있으며, 그에 따라 충분한 도전 표면적(그리고 이에 대응되는 전류 용량)이 제공될 수 있다.
제2 층간 절연막(450)은 또한 패터닝되고 식각되어 상기 도전 비아들(430) 위에 보다 크고 보다 얕은 개구부가 형성될 수 있다. 제2 또는 보다 위에 위치하는 통상적으로 금속이나 금속 합금인, 도전 물질막이 상기 패터닝된 제2 층간 절연막(450)과 그 윗부분의 제거된 부분들상에 형성되어, 상기 도전 비아들(430)을 통하여 상기 제1 또는 보다 낮게 위치하는 도전 물질 패턴(410)과 전기적으로 연결되는 제2 또는 보다 높게 위치하는 도전 물질 패턴(440)이 형성된다. 질화패턴과 같은 보호 패턴(460)이 상기 제2 층간절연막(450)의 노출된 표면 부분들상에 형성되고 상기 제2 도전 물질 패턴(440)의 가장자리 부분들에 오버랩되어 기계적 손상 및/또 는 오염의 위험을 감소시킨다. 본 발명이 속하는 분야에서 통상의 지식을 가진 자가 용이하게 파악할 수 있듯이, 추가적인 도전 물질 패턴들(미도시)이 상기 층간 절연막(400,450)에 결합되어, 상기 본딩 패드 구조들이 외부 회로에 연결될 수 있다.
도 11에 도시된 바와 같이, 절연 물질로 채워지는 개구부들(130)이 형성된 도전 패드(120)의 위나 아래에 배치되는, 상기 도전 비아 패턴들(140,240)은 상호간에 수직적으로 일부가 오버랩되게 오프셋된다. 도 11에 도시된 바와 같이, 상기 두 개의 패턴들간의 오프셋은 단일축에 대한 것이나, 방사상이나 또는 보다 복잡한 오프셋(미도시)들이 사용될 수도 있다. 도 12에 도시된 바와 같이, 상기 개구부들(130)은 복합적이고 상기 도전 패드(120)에 분리된 영역들을 정의하도록 할 수 있으며, 상기 분리된 영역들은 이에 대응되는 비아 구조들(140,240)과 정렬된다. 도 11 및 도 12에 도시된 바와 같이, 상기 두 개의 비아 패턴들(140,240)은 상호간에 한 방향 이상으로 오프셋되어, 수직적으로 오버랩되는 영역(245)의 크기를 줄인다.
도 13a 내지 도 13d는 하나 또는 그 이상의 슬롯들 및/또는 개구부(130)들이 제공된 다양한 도전 패턴들(120)을 도시하고 있다. 상기 하나 또는 그 이상의 슬롯들 및/또는 개구부들(130)은, 예컨대 가공성 및/또는 신뢰성이 향상되는 방식으로 절연 물질이 본딩 패드 구조로 결합되도록 작용한다. 도 14a 및 도 14d는 대응되는 개구부들(130a,130b)을 갖는 두 개의 동일한 패턴들(120a,120b)의 단순 회전(도 14a 내지 14C는 90도인 경우이고 도 14d는 45도인 경우)으로부터 오버랩되는 영역들을 도시하고 있다. 도 14a 내지 도 14d에 도시된 바와 같이, 상기 개구부들이 오 버랩(135)되는 영역들이 정의되어 대응되는 절연 및/또는 비아 구조들간에 수직으로 중첩될 수 있는 바람직한 범위를 제공한다.
본 발명이 속하는 분야에서 통상의 지식을 가진 업자라면 용이하게 파악할 수 있듯이, 상기 금속 패드들은 알려진 다양한 방법들과 재질들을 사용하여 제조될 수 있다. 구리가 주요한 도체로 사용될 때, 예컨대 이중 다마신 공정이 상기 금속 패드(들)과 비아(들)을 형성하는데 사용될 수 있다. 상기 구리막의 증착에 앞서, Ta, TaN, 또는 이들의 결합된 장벽층(미도시)이 상기 패드 개구부들 및/또는 비아 개구부들에 형성될 수 있다. 반대로, 알루미늄 및/또는 알루미늄 합금, 예컨대 알루미늄과 실리콘이 주요한 도체로 사용될 때, 상기 비아들은 알루미늄이나 텅스텐과 같은 다른 금속으로 채워질 수 있다.
본 발명은 바람직한 실시예를 살펴보면서 설명되었다. 그러나, 본 발명의 범위가 설명된 실시예들에 한정되는 것은 아니다. 오히려, 본 발명은 다양한 변형들과 유사한 구조들을 포함하는 것으로 이해되어야 한다. 따라서 특허청구범위는 모든 변형들과 유사한 구조들을 포함하는 것으로 넓게 해석되어야 할 것이다.
본 발명에 따른 본딩 패드 구조들은 제조 및 조립 과정이나 최종 반도체 장치의 사용에서 발생되는 기계적 및/또는 열적 스트레스에 대한 저항력이 증가된다.
본 발명에 따른 본딩 패드 구조들은 본딩 패드 구조에 결합되는 다양한 도전막들이나 절연막들의 분리, 갈라짐, 벗겨짐에 대한 저항력이 증가된다.
본 발명에 따른 본딩 패드 구조들은 본딩 패드 구조의 제조에 따른 제작성을 향상시킨다. 예컨대, 디싱에 대한 단점 보완 및/또는 본딩 패드 구조의 제조에 서 보다 넓은 범위의 도전성이나 절연성 물질이 사용될 수 있으며, 그 결과 동작 특성 및/또는 신뢰성이 보다 향상된다.

Claims (24)

  1. 제1 절연막;
    상기 제1 절연막에 형성되고 상기 제1 절연막의 연장된 부분을 둘러싸는 제1 도전 패드 패턴;
    상기 제1 도전 패드 패턴상에 형성된 제2 절연막;
    상기 제2 절연막을 관통하여 형성된 제1 배열 구조를 갖고 상기 제1 도전 패드 패턴과 전기적으로 연결된 제1 복수의 도전 비아들;
    상기 제1 복수의 도전 비아들과 전기적으로 연결되고 상기 제2 절연막에 형성되며 상기 제2 절연막의 연장된 부분을 둘러싸는 제2 도전 패드 패턴;
    상기 제2 도전 패드 패턴상에 형성된 제3 절연막;
    상기 제3 절연막을 관통하여 형성된 제2 배열 구조를 갖고 상기 제2 도전 패드 패턴과 전기적으로 연결된 제2 복수의 도전 비아들; 및
    상기 제2 복수의 도전 비아들과 전기적으로 연결되며 상기 제3 절연막에 형성된 제3 도전 패드 패턴을 포함하는 본딩 패드 구조.
  2. 제 1항에 있어서,
    상기 제1 배열 구조와 상기 제2 배열 구조는 실질적으로 동일한 본딩 패드 구조.
  3. 제 1항에 있어서,
    상기 제1 도전 패드 패턴은 상기 제1 절연막의 복수의 연장된 부분을 둘러싸고, 상기 제2 도전 패드 패턴은 상기 제2 절연막의 복수의 연장된 부분을 둘러싸는 본딩 패드 구조.
  4. 제 1항에 있어서,
    상기 제1 절연막의 연장된 부분은 개방된 배열 구조를 갖고, 상기 제2 절연막의 연장된 부분은 개방된 배열 구조를 갖는 본딩 패드 구조.
  5. 제 1항에 있어서,
    상기 제1 절연막의 연장된 부분은 상기 제1 도전 패드 구조의 둘레에 의해 정의되는 면적의 15% 정도를 나타내며, 상기 제2 절연막의 연장된 부분은 상기 제2 도전 패드 구조의 둘레에 의해 정의되는 면적의 15% 정도를 나타내는 본딩 패드 구조.
  6. 제 1항에 있어서,
    상기 제1 절연막의 연장된 부분은 상기 제2 절연막의 연장된 부분에 대하여 실질적으로 수직인 방향을 갖도록 배치된 본딩 패드 구조.
  7. 제 1항에 있어서,
    상기 제1 절연막의 연장된 부분은 상기 제2 절연막의 연장된 부분에 대하여 실질적으로 수직이고 측면적으로 오프셋되는 방향으로 배치된 본딩 패드 구조.
  8. 제 1항에 있어서,
    상기 제1 복수의 도전 비아들은 상기 제2 복수의 도전 비아들에 대하여 측면적으로 오프셋되는 방향으로 배치된 본딩 패드 구조.
  9. 제 8항에 있어서,
    상기 제1 복수의 도전 비아들은 상기 제2 복수의 도전 비아들에 대하여 측면적으로 오프셋되는 방향으로 배치되어 90% 이하에서 수직으로 중첩되는 본딩 패드 구조.
  10. 제 8항에 있어서,
    상기 제1 복수의 도전 비아들은 상기 제2 복수의 도전 비아들에 대하여 측면적으로 오프셋되는 방향으로 배치되어 50% 이하에서 수직으로 중첩되는 본딩 패드 구조.
  11. 제 8항에 있어서,
    상기 제1 복수의 도전 비아들은 상기 제2 복수의 도전 비아들에 대하여 측면적으로 오프셋되는 방향으로 배치되어 10% 이하에서 수직으로 중첩되는 본딩 패드 구조.
  12. 제 3항에 있어서,
    상기 제1 복수의 도전 비아들은 상기 제1 절연막이 연장된 부분들 중 서로 인접하는 부분들 사이에서 상기 제1 도전 패드 패턴과 접촉되도록 배치되고,
    상기 제2 복수의 도전 비아들은 상기 제2 절연막의 연장된 부분들 중 서로 인접하는 부분들 사이에서 상기 제2 도전 패드 패턴과 접촉되도록 배치된 본딩 패드 구조.
  13. 제 12항에 있어서,
    상기 제1 복수의 도전 비아들은 메시 패턴으로 배치되고, 그리고
    상기 제2 복수의 도전 비아들은 메시 패턴으로 상기 제2 절연막의 연장된 부분들 중 서로 인접하는 부분들 사이에서 상기 제2 도전 패드 패턴과 접촉되도록 배치된 본딩 패드 구조.
  14. 제1 절연막;
    상기 제1 절연막에 형성되고 상기 제1 절연막의 연장된 부분을 둘러싸는 제1 도전 패드 패턴;
    상기 제1 도전 패드 패턴상에 형성된 제2 절연막;
    상기 제2 절연막을 관통하여 형성된 제1 배열 구조를 갖고 상기 제1 도전 패드 패턴과 전기적으로 연결된 제1 복수의 도전 비아들;
    상기 제1 복수의 도전 비아들과 전기적으로 연결되며 상기 제2 절연막에 형성된 제2 도전 패드 패턴; 및
    상기 제2 도전 패드 패턴상에 형성되고 상기 제2 도전 패드 패턴 상부면의 대부분을 노출하는 패시베이션 패턴을 포함하되, 상기 제1 절연막의 연장된 부분의 상부면 및 상기 제1 도전 패드 패턴의 상부면은 하나의 평탄화된 면을 이루는 본딩 패드 구조.
  15. 제 14항에 있어서,
    상기 제1 도전 패드 패턴은 복수의 상기 제1 절연막이 연장된 부분들을 둘러싸는 본딩 패드 구조.
  16. 제 14항에 있어서,
    상기 제1 절연막이 연장된 부분은 개방된 배열 구조를 갖는 본딩 패드 구조.
  17. 제 15항에 있어서,
    상기 제1 절연막이 연장된 부분은 개방된 배열 구조를 갖는 본딩 패드 구조.
  18. 제 14항에 있어서,
    상기 제1 절연막의 연장된 부분은 상기 제1 도전 패드 구조의 둘레에 의해 정의되는 면적의 15% 정도를 나타내는 본딩 패드 구조.
  19. 제 15항에 있어서,
    상기 제1 절연막의 연장된 부분은 상기 제1 도전 패드 구조의 둘레에 의해 정의되는 면적의 15% 정도를 나타내는 본딩 패드 구조.
  20. 제1 절연막을 형성하고;
    상기 제1 절연막의 부분들을 제거하여 상기 제1 절연막의 연장된 부분을 둘러싸는 제1 리세스된 도전 패드 영역을 형성하고;
    제1 도전 물질막을 증착하고;
    상기 제1 도전 물질막의 윗부분을 제거하여 상기 제1 절연막이 연장된 부분을 둘러싸는 제1 도전 패드를 형성하고;
    제2 절연막을 형성하고;
    상기 제2 절연막의 제1 부분들을 제거하여 제1 배열 구조를 갖는 제1 복수의 비아 개구부들을 형성하고;
    상기 제2 절연막의 제2 부분을 제거하여 상기 제2 절연막의 연장된 부분을 둘러싸는 제2 리세스된 도전 패드 영역을 형성하고;
    제2 도전 물질막을 증착하고;
    상기 제2 도전 물질막의 윗부분을 제거하여 상기 제2 절연막의 연장된 부분을 둘러싸는 제2 도전 패드를 형성하고 제1 복수의 도전 비아들이 상기 제1 및 제2 도전 패드들 사이에서 전기적으로 연결되도록 하고;
    제3 절연막을 형성하고;
    상기 제3 절연막의 제1 부분들을 제거하여 제2 복수의 비아 개구부들을 형성하고;
    상기 제3 절연막의 제2 부분을 제거하여 제3 리세스된 도전 패드 영역을 형성하고;
    제3 도전 물질막을 증착하고;
    상기 제3 도전 물질막의 윗부분을 제거하여 제3 도전 패드를 형성하고 제2 복수의 도전 비아들이 상기 제2 및 제3 도전 패드들 사이에서 전기적으로 연결되도록 하는 것을 포함하는 본딩 패드 구조의 형성방법.
  21. 제 20항에 있어서,
    상기 제2 복수의 도전 비아들은 제1 배열 구조를 갖도록 배치되고 상기 제1 복수의 도전 비아들로부터 일측면 방향으로 오프셋 되는 본딩 패드 구조의 형성방법.
  22. 제 20항에 있어서,
    상기 제1 절연막의 연장된 부분은 상기 제2 절연막의 연장된 부분으로부터 회전적으로 오프셋 되는 본딩 패드 구조의 형성방법.
  23. 제1 절연막을 형성하고;
    제1 도전 물질막을 형성하고;
    상기 제1 도전 물질막의 부분들을 제거하여, 상기 제1 절연막의 표면 일부를 노출하는 연장된 개구부를 갖는 제1 도전 물질 패턴을 형성하고;
    제2 절연막을 증착하고;
    상기 제2 절연막의 윗부분을 제거하여 상기 제1 도전 물질 패턴의 표면을 노출하고 상기 연장된 개구부와 상기 제2 절연막의 연장된 부분을 둘러싸는 제1 도전 패드를 형성하고;
    제3 절연막을 형성하고;
    상기 제3 절연막의 제1 부분들을 제거하여 제1 배열 구조를 갖는 제1 복수의 비아 개구부들을 형성하고;
    제2 도전 물질막을 형성하고;
    상기 제2 도전 물질막의 제1 부분을 제거하여, 상기 제1 도전 패드와 전기적으로 연결된 제1 복수의 도전 비아들을 형성하고; 그리고
    상기 제1 복수의 도전 비아들과 전기적으로 연결된 제3 도전 물질막을 형성하는 것을 연속적으로 포함하는 본딩 패드 구조의 형성방법.
  24. 제 23항에 있어서,
    상기 제3 도전 물질막의 제1 부분들을 제거하여, 상기 제3 절연막의 표면 일부를 노출하는 연장된 개구부를 갖는 제2 도전 물질 패턴을 형성하고;
    제4 절연막을 형성하고;
    상기 제4 절연막의 윗부분을 제거하여 상기 제2 도전 물질 패턴의 표면을 노 출하고 상기 연장된 개구부와 상기 제4 절연막의 연장된 부분을 둘러싸는 제2 도전 패드를 형성하는 것을 연속적으로 더 포함하는 본딩 패드 구조의 형성방법.
KR1020060024039A 2005-03-15 2006-03-15 본딩 패드 구조 및 그 형성방법 KR100772015B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020050021473 2005-03-15
KR20050021473 2005-03-15
US11/327,327 2006-01-09
US11/327,327 US20060207790A1 (en) 2005-03-15 2006-01-09 Bonding pads having slotted metal pad and meshed via pattern

Publications (2)

Publication Number Publication Date
KR20060100275A KR20060100275A (ko) 2006-09-20
KR100772015B1 true KR100772015B1 (ko) 2007-10-31

Family

ID=37100494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060024039A KR100772015B1 (ko) 2005-03-15 2006-03-15 본딩 패드 구조 및 그 형성방법

Country Status (2)

Country Link
JP (1) JP2006261673A (ko)
KR (1) KR100772015B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101349373B1 (ko) 2007-07-31 2014-01-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102423813B1 (ko) * 2015-11-27 2022-07-22 삼성전자주식회사 반도체 소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196525A (ja) * 1992-12-24 1994-07-15 Kawasaki Steel Corp ボンディングパッドの構造
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JP2001085465A (ja) 1999-09-16 2001-03-30 Matsushita Electronics Industry Corp 半導体装置
US6300688B1 (en) 1994-12-07 2001-10-09 Quicklogic Corporation Bond pad having vias usable with antifuse process technology
JP2004140093A (ja) 2002-10-16 2004-05-13 Sanyo Electric Co Ltd ボンディングパッド及びその形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
JP4021376B2 (ja) * 2003-06-13 2007-12-12 松下電器産業株式会社 パッド構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196525A (ja) * 1992-12-24 1994-07-15 Kawasaki Steel Corp ボンディングパッドの構造
US6300688B1 (en) 1994-12-07 2001-10-09 Quicklogic Corporation Bond pad having vias usable with antifuse process technology
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JP2001085465A (ja) 1999-09-16 2001-03-30 Matsushita Electronics Industry Corp 半導体装置
JP2004140093A (ja) 2002-10-16 2004-05-13 Sanyo Electric Co Ltd ボンディングパッド及びその形成方法

Also Published As

Publication number Publication date
KR20060100275A (ko) 2006-09-20
JP2006261673A (ja) 2006-09-28

Similar Documents

Publication Publication Date Title
US20060207790A1 (en) Bonding pads having slotted metal pad and meshed via pattern
US8319343B2 (en) Routing under bond pad for the replacement of an interconnect layer
US7323785B2 (en) Semiconductor device
JP2970232B2 (ja) 平面多層金属ボンディング・パッドの製作方法
US7470613B2 (en) Dual damascene multi-level metallization
US7586175B2 (en) Semiconductor wafer having embedded electroplating current paths to provide uniform plating over wafer surface
CN102810506B (zh) 用于芯片级封装的电连接
US9786601B2 (en) Semiconductor device having wires
JP2007096315A (ja) フリップチップ半導体デバイス用はんだバンプ構造およびその製造方法
US9105531B2 (en) Semiconductor device
US9646939B2 (en) Multilayer structure in an integrated circuit for damage prevention and detection and methods of creating the same
JP3651765B2 (ja) 半導体装置
US20070114668A1 (en) Semiconductor device
US7498677B2 (en) Semiconductor device
JP2001217243A (ja) 半導体装置およびその製造方法
KR100772015B1 (ko) 본딩 패드 구조 및 그 형성방법
US20080099919A1 (en) Semiconductor device including copper interconnect and method for manufacturing the same
KR100374120B1 (ko) 반도체 장치 및 그 제조 방법
KR100555524B1 (ko) 반도체 장치의 본딩패드 및 그 제조방법
JP2005116788A (ja) 半導体装置
TWI331788B (en) Chip structure and method for fabricating the same
US20080150077A1 (en) Semiconductor Device and Fabricating Method Thereof
JP2010287750A (ja) 半導体装置及びその製造方法
US20240170529A1 (en) Metal-insulator-metal (mim) capacitors with curved electrode
JP5326386B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 12