JP2005116562A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005116562A
JP2005116562A JP2003344822A JP2003344822A JP2005116562A JP 2005116562 A JP2005116562 A JP 2005116562A JP 2003344822 A JP2003344822 A JP 2003344822A JP 2003344822 A JP2003344822 A JP 2003344822A JP 2005116562 A JP2005116562 A JP 2005116562A
Authority
JP
Japan
Prior art keywords
ring
insulating film
semiconductor device
region
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003344822A
Other languages
English (en)
Inventor
Takahiro Tomimatsu
孝宏 冨松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003344822A priority Critical patent/JP2005116562A/ja
Publication of JP2005116562A publication Critical patent/JP2005116562A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05085Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089Disposition of the additional element
    • H01L2224/05093Disposition of the additional element of a plurality of vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05085Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089Disposition of the additional element
    • H01L2224/05093Disposition of the additional element of a plurality of vias
    • H01L2224/05095Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 プローブが接触する際に生じる応力が緩和される半導体装置を提供する。
【解決手段】 半導体基板1上にアンダーメタル3が形成されている。アンダーメタル3を覆うように層間絶縁膜5が形成されている。層間絶縁膜5には、アンダーメタル3の直上に位置する層間絶縁膜5の部分を周方向から取囲むようにリング状開口部5bが形成されている。リング状開口部5bにガードリング8が形成されている。ガードリング8の内側に位置する層間絶縁膜5の部分に形成された複数の開口部5aのそれぞれに柱状タングステン7が形成されている。アンダーメタル3の直上に位置する層間絶縁膜5の部分上に、トップメタル6が形成されている。ガードリング8は、半導体基板1の主表面に平行な横断面における外周形状がほぼ円となるように形成されている。
【選択図】 図1

Description

本発明は半導体装置に関し、特に、パッド電極部を備えた半導体装置に関するものである。
半導体装置におけるパッド電極部は、最終的にボンディングワイヤなどの外部の接続端子が接続される端子としての機能を有している。この他に、パッド電極部は、半導体装置の製造工程において所定のプローブを接触させることにより、たとえばウェハテストなどの所定の電気的評価を行なうための端子としての機能も有する。
そこで、そのようなパッド電極部を備えた半導体装置の一例として、特許文献1に開示された従来の半導体装置について説明する。従来の半導体装置では、半導体基板の表面上に絶縁膜を介在させてパッド電極部が形成されている。
パッド電極部は、それぞれアルミニウムを主成分とする第1層目の電極、第2層目の電極および第3層目の電極を有する3層構造である。ボンディングワイヤーは第3層目の電極に接続されることになる。第1層目の電極と第2層目の電極との間には、複数のスルーホールが形成された第1層目のシリコン酸化膜などの層間絶縁膜が位置している。その複数のスルーホールのそれぞれには導電体が埋め込まれている。
第2層目の電極と第3層目の電極との間には、複数のスルーホールが形成された第2層目のシリコン酸化膜などの層間絶縁膜が位置している。その複数のスルーホールのそれぞれには、たとえばタングステンを主成分とする導電体が埋め込まれている。第1層目の層間絶縁膜のスルーホールに埋め込まれた導電体と、第2層目の層間絶縁膜のスルーホールに埋め込まれた導電体とは、平面的に互いに重なって配置されている。
さらに、そのパッド電極部を取囲むようにガードリングが形成されている。ガードリングは、パッド電極部と同時に形成されてパッド電極部と同じ構造を有する。ガードリングにより、層間絶縁膜にクラックがたとえ生じても、そのクラックが周囲へと拡大するのを防止することができる。従来の半導体装置は上記のように構成される。
特開平10−64945号公報
しかしながら、上述した従来の半導体装置では次のような問題点があった。パッド電極部の平面形状は矩形であり、ガードリングはその矩形のパッド電極の外周部に沿って形成されている。したがって、パッド電極の4隅の部分では、ガードリングはほぼ直角に屈曲している。
そのため、ウェハテスト等のためのプローブがパッド電極部に接触した際にパッド電極部に作用する応力は、ほぼ直角に屈曲したガードリングの部分に集中しやすくなり、応力を十分に分散することができなくなる。その結果、ガードリングから外方に向かって層間絶縁膜にクラックが生じるおそれがあった。
本発明は上記問題点を解決するためになされたものであり、その目的は、プローブが接触する際に生じる応力が緩和される半導体装置を提供することである。
本発明に係る半導体装置は、主表面を有する半導体基板と第1導電領域と絶縁膜とリング状開口部とリング状領域と開口部と柱状導電体部と第2導電領域とを備えている。第1導電領域は、半導体基板の主表面上に形成されている。絶縁膜は、第1導電領域を覆うように半導体基板上に形成されている。リング状開口部は、第1導電領域の直上に位置する絶縁膜の部分を周方向から取囲むように絶縁膜に形成されている。リング状領域は、リング状開口部を充填するように形成されている。開口部はリング状領域内に位置する絶縁膜の部分に形成され、第1導電領域の表面を露出する。柱状導電体部は開口部を充填するように形成されている。第2導電領域は第1導電領域の直上に位置する絶縁膜の部分上に形成され、柱状導電体部と電気的に接続され所定の検査のためのプローブが接触する。リング状領域は、半導体基板の主表面に平行な横断面における外周形状が、プローブが接触した際にリング状領域の内側から外側に向かって作用する応力を緩和するために滑らかな曲線および鈍角の角部の少なくともいずれかを有するように形成されている。
この構成によれば、ウェハテスト等を行なうためのプローブの先端部分が第2導電領域に接触する際に、プローブが第2導電領域を押す力が第2導電領域の直下に位置する絶縁膜の部分や柱状導電体部に及び、柱状導電体部を倒そうとする。このような絶縁膜に及ぶ力や柱状導電体部を倒そうとする力は応力としてリング状領域に作用することになる。このとき、外周形状が滑らかな曲線および鈍角の角部の少なくともいずれかを有するようにリング状領域が形成されていることで、外周形状が矩形に形成されたリング状領域の場合と比べると、リング状領域から外側に向かって絶縁膜に対し応力が集中する部分がなくなって、応力が分散されることになる。その結果、リング状領域から外側に向かって絶縁膜にクラックが生じるのを抑制することができる。
本発明に係る他の半導体装置は、主表面を有する半導体基板と第1導電領域と絶縁膜とリング状開口部とリング状領域と開口部と柱状導電体部と第2導電領域とを備えている。第1導電領域は半導体基板の主表面上に形成されている。絶縁膜は、第1導電領域を覆うように半導体基板上に形成されている。リング状開口部は、第1導電領域の直上に位置する絶縁膜の部分を周方向から取囲むように絶縁膜に形成されている。リング状領域は、リング状開口部を充填するように形成されている。複数の開口部のそれぞれは、リング状領域内に位置する絶縁膜の部分に形成され、第1導電領域の表面を露出する。複数の柱状導電体部のそれぞれは、複数の開口部のそれぞれを充填するように形成されている。第2導電領域は、第1導電領域の直上に位置する絶縁膜の部分上に形成され、複数の柱状導電体部のそれぞれと電気的に接続されて所定の検査のためのプローブが接触する。その複数の柱状導電体部のそれぞれは、プローブの接触する頻度の高い部分の直下に位置する柱状導電体部の横断面積がより大きくなるように形成されている。
この構成によれば、第2導電領域におけるプローブの接触する頻度のより高い部分の直下に位置する柱状導電体部の断面積は、他の部分に位置する柱状導電体部の断面積よりも大きくなるように設定されていることで、一様な断面積の柱状導電体部が形成された半導体装置と比較すると、プローブが第2導電領域を押す力を断面積のより大きい柱状導電体部の部分にて受けとめることができて、他の柱状導電体部や絶縁膜へ応力が及ぶのを抑制することができる。その結果、リング状領域から外側に向かって絶縁膜にクラックが生じるのを抑制することができる。
(実施例1)
本発明の実施例1に係る半導体装置について説明する。図1および図2に示すように半導体基板1上にシリコン酸化膜2,4が形成されている。そのシリコン酸化膜4に形成された開口部5aにアンダーメタル3が形成されている。アンダーメタル3を覆うように、層間絶縁膜5が形成されている。
その層間絶縁膜5には、アンダーメタル3の直上に位置する層間絶縁膜5の部分を周方向から取囲むようにリング状開口部5bが形成されている。リング状開口部5bには、たとえばタングステンを埋め込むことによってガードリング8が形成されている。
ガードリング8の内側に位置する層間絶縁膜5の部分には、アンダーメタル3の表面をそれぞれ露出する複数の開口部5aが形成されている。複数の開口部5aのそれぞれにも、たとえばタングステンを埋め込むことによって柱状タングステン7が形成されている。
アンダーメタル3の直上に位置する層間絶縁膜5の部分上には、柱状タングステン7と電気的に接続されるトップメタル6が形成されている。パッド電極は、アンダーメタル3、柱状導電体7およびトップメタル6を含んで構成される。
特に、この半導体装置では、図1および図3に示すように、ガードリング8は、半導体基板1の主表面に平行な横断面における外周形状(平面形状)がほぼ円となるように形成されている。
上述した半導体装置では、図1に示すように、ウェハテスト等を行なう際にはプローブ21の先端部分がトップメタル6に接触する。プローブ21がトップメタル6に接触することによって、プローブ21がトップメタル6を押す力(針圧)がトップメタル6の直下に位置する層間絶縁膜5の部分や柱状タングステン7に及び、柱状タングステン7を倒そうとする。このような層間絶縁膜5に及ぶ力や柱状タングステン7を倒そうとする力は応力としてガードリング8に及ぶことになる。
このとき、外周形状がほぼ円となるようにガードリング8が形成されていることで、外周形状が矩形に形成されたガードリングの場合と比べると、ガードリング8から外側に向かって層間絶縁膜5に対し応力が集中する部分がなくなって、応力が分散されることになる。その結果、ガードリング8から外側に向かって層間絶縁膜5にクラックが生じるのを抑制することができる。
なお、上述した半導体装置では、ガードリング8の外周形状がほぼ円である場合を例に挙げて説明したが、ガードリング8の外周形状としては円形に限られるものではない。たとえば図4に示すように、円を多少扁平させた楕円のような形状でもよく、外側に向かって凸となるような滑らかな曲線によって閉じられた形状であれば応力が分散されて、層間絶縁膜8にクラックが生じるのを抑制することができる。
また、ガードリング8の外周形状が、円形を始め滑らかな曲線によって閉じられた形状であれば、ガードリング8の内周形状も円形に限られるものではない。たとえば図5および図6に示すように、ガードリング8の内周形状は矩形であってもよく、外周形状が滑らかな曲線によって閉じられた形状であることで応力が分散されて、層間絶縁膜5にクラックが生じるのを抑制することができる。
このようにして、層間絶縁膜5にクラックが生じるのを抑制することができることで、アンダーメタル3の下方に位置する領域31にも配線や素子等を形成することができ、たとえば半導体装置の高集積化に寄与することができる。
(実施例2)
本発明の実施例2に係る半導体装置について説明する。図7および図8に示すように、ガードリング8を第1のガードリング8として、これを周方向から取囲むように層間絶縁膜5にリング状開口部5cが形成され、そのリング状開口部5cに第2のガードリング9が形成されている。なお、これ以外の構成については図1および図2に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
上述した半導体装置では、第1のガードリング8の外側にさらに第2のガードリング9が設けられていることで、プローブ21がトップメタル6に接触した際の応力によって、たとえ第1のガードリング8にクラックが生じて第1のガードリング8の外側に位置する層間絶縁膜5にクラックが発生したとしても、第2のガードリング9によりそのクラックがさらに外側に位置する層間絶縁膜5へ及ぶのを阻止することができる。
なお、上述した各実施例における半導体装置では、領域Sに複数の柱状タングステンが形成される場合を例に挙げて説明した。複数の柱状タングステンを形成する場合には、複数の柱状タングステン間の距離をできるだけ縮めて、より多くの柱状タングステンを形成することが好ましい。
これにより、柱状タングステン間の距離が長い場合と比べると、より多くの柱状タングステンによってプローブがトップメタルを押す力を受けとめることができて、柱状タングステンが倒れて層間絶縁膜5にクラックが生じるのを抑制することができる。
さらに、柱状タングステン間の距離を縮めて、たとえば、図9に示すように、領域S内に一つの大きな柱状タングステン7を形成してもよく、この場合でも、層間絶縁膜5にクラックが生じるのを抑制することができる。
(実施例3)
本発明の実施例3に係る半導体装置について説明する。図10に示すように、ガードリング8の平面形状は略六角形とされ、その内周形状は矩形とされる。矩形の領域S内に位置する層間絶縁膜5の部分に複数の開口部5aが形成され、その開口部5aのそれぞれに柱状タングステン7が形成されている。これ以外の構成は、図1および図2に示す構造と同様である。
上述した半導体装置では、外周形状が略六角形となるように形成されていることで1つの内角Aは約120°になる。これにより、外周形状が矩形に形成されて1つの内角が約90°に設定されたガードリングの場合と比べると、プローブ21がトップメタル6に接触した際にガードリング8から外側に向かって層間絶縁膜5に対して及ぶ応力は緩和されることになる。その結果、ガードリング8から外側に向かって層間絶縁膜5にクラックが生じるのを抑制することができる。
なお、上述した半導体装置では、ガードリング8の外周形状として略正六角形を例に挙げて説明したが、この形状には製造上の誤差が含まれ、六角形の角の部分が丸みを帯びた形状も含まれることになる。
また、図11に示すように、六角形の角の部分を滑らかな曲線Bとした形状でもよい。この場合においても、応力が分散されて、層間絶縁膜8にクラックが生じるのを抑制することができる。
さらに、ガードリング8の外周形状として六角形を例に挙げて説明したが、外周形状としては六角形に限られるものではなく、鈍角の内角を有する多角形としてもよい。さらに、これに滑らかな曲線を組合わせてもよい。
また、上述した半導体装置では、ガードリング8の内周形状として矩形を例に挙げて説明したが、内周形状としては矩形に限られるものではなく、たとえば図12に示すように、外周形状に沿って略六角形としてもよい。あるいは、図13に示すように、ほぼ円としてもよい。
これらの場合には、ガードリングを含めた領域の占有率が同じであるとすると、柱状タングステンの形成される領域Sの面積とガードリングが形成される領域の面積との大小関係により、ガードリングの強度を高めたり配線抵抗の低減を図ることができる。
すなわち、ガードリングが形成される領域の面積を領域Sの面積よりも大きく設定することによって、ガードリングの強度が高められてプローブがトップメタル6に接触した際の応力が外側に及ぶのを効果的に阻止することができる。
一方、応力に耐え得る範囲でガードリングが形成される領域の面積を縮小し、その分領域Sの面積を増やすことによって、柱状タングステンの断面積が増加する。その結果、配線抵抗を低減して配線遅延を抑制することができる。
なお、前述した場合と同様に、複数の柱状導電体間の距離を縮めて、最終的に図14に示すように、領域S内に1つの柱状導電体7を形成した形状でもよい。
(実施例4)
本発明の実施例4に係る半導体装置について説明する。図15および図16に示すように、ガードリング8の内側に位置する層間絶縁膜5の部分には、アンダーメタル3の表面をそれぞれ露出する複数の開口部5a,5dが形成されている。
複数の開口部5a,5dのそれぞれには、たとえばタングステンを埋め込むことによって柱状タングステン7a,7bが形成されている。アンダーメタル3の直上に位置する層間絶縁膜5の部分上には、柱状タングステン7a,7bと電気的に接続されるトップメタル6が形成されている。そのトップメタル6におけるプローブの接触する頻度のより高い部分の直下に位置する柱状タングステン7aの断面積は、他の部分に位置する柱状タングステン7bの断面積よりも大きくなるように設定されている。
柱状タングステン7a,7bが形成されている領域Sを周方向から取囲むようにガードリング8が形成されている。なお、これ以外の構成については図1および図2に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
上述した半導体装置では、0.15μmのデザインルールのもとでは、たとえばトップメタルの寸法約90μmに対して、プローブの先端部分の径は約20μmである。そのため、トップメタルにおいてはプローブが接触頻度の高い部分とそうでない部分とがある。
この半導体装置では、トップメタル6におけるプローブの接触する頻度のより高い部分の直下に位置する柱状タングステン7aの断面積は、他の部分に位置する柱状タングステン7bの断面積よりも大きくなるように設定されている。
これにより、図17および図18に示すように、一様な断面積の柱状タングステン7bが形成された半導体装置と比較すると、プローブ21がトップメタル6を押す力を断面積のより大きい柱状タングステン7aの部分にて受けとめることができて、他の柱状タングステン7bや層間絶縁膜5へ応力が及ぶのを抑制することができる。
なお、断面積の比較的大きい柱状タングステン7aが、トップメタル6をプローブが押す力を受けとめて、層間絶縁膜5にクラックが生じるのを阻止できるのであれば、特に、ガードリング8を設ける必要はない。
したがって、ガードリング8を形成する代わりにその領域へ柱状タングステンを形成することができて、その分配線抵抗の低減を図ることができる。
なお、上述した半導体装置ではガードリングの形状としては、たとえば図19に示すように、外周形状が略円形のガードリング8を適用してもよい。あるいは、図20に示すように、六角形等の多角形のガードリングを適用してもよい。
これらのガードリング8を備えた半導体装置においても、領域Sにおいて、プローブの接触する頻度のより高い部分の直下に位置する柱状タングステン7aの断面積を、他の部分に位置する柱状タングステン7bの断面積よりも大きくすることによって、プローブ21がトップメタル6を押す力を柱状タングステン7aの部分にて受けとめることができて、他の柱状タングステン7bや層間絶縁膜5へ応力が及ぶのを抑制することができる。
また、上述した各実施例では、リング状開口部および開口部にタングステンを充填することによりガードリングおよび柱状タングステンを形成する場合を例に挙げて説明した。充填される材料としてはタングステンに限られず、アルミニウムや銅などの材料を用いてもよい。また、異なる材料を組合わせたものでもよい。
本発明の実施例1に係る半導体装置の断面斜視図である。 同実施例において、図1に示す断面線II−IIにおける断面図である。 同実施例において、図1に示す半導体装置の平面図である。 同実施例において、変形例に係る半導体装置の平面図である。 同実施例において、他の変形例に係る半導体装置の平面図である。 同実施例において、さらに他の変形例に係る半導体装置の平面図である。 本発明の実施例2に係る半導体装置の断面斜視図である。 同実施例において、図7に示す断面線VIII−VIIIにおける断面図である。 同実施例において、変形例に係る半導体装置の平面図である。 本発明の実施例3に係る半導体装置の平面図である。 同実施例において、変形例に係る半導体装置の平面図である。 同実施例において、他の変形例に係る半導体装置の平面図である。 同実施例において、さらに他の変形例に係る半導体装置の平面図である。 同実施例において、さらに他の変形例に係る半導体装置の平面図である。 本発明の実施例4に係る半導体装置の平面図である。 同実施例において、図15に示す断面線XVI−XVIにおける断面図である。 同実施例において、比較例に係る半導体装置の平面図である。 同実施例において、図17に示す断面線XVIII−XVIIIにおける断面図である。 同実施例において、変形例に係る半導体装置の平面図である。 同実施例において、他の変形例に係る半導体装置の平面図である。
符号の説明
1 半導体基板、2,4 シリコン酸化膜、3 アンダーメタル、5 層間絶縁膜、5a 開口部、5b,5c,5d リング状開口部、6 トップメタル、7,7a,7b 柱状タングステン、8,9 ガードリング。

Claims (10)

  1. 主表面を有する半導体基板と、
    前記半導体基板の主表面上に形成された第1導電領域と、
    前記第1導電領域を覆うように前記半導体基板上に形成された絶縁膜と、
    前記第1導電領域の直上に位置する前記絶縁膜の部分を周方向から取囲むように前記絶縁膜に形成されたリング状開口部と、
    前記リング状開口部を充填するように形成されたリング状領域と、
    前記リング状領域内に位置する前記絶縁膜の部分に形成され、前記第1導電領域の表面を露出する開口部と、
    前記開口部を充填するように形成された柱状導電体部と、
    前記第1導電領域の直上に位置する前記絶縁膜の部分上に形成され、前記柱状導電体部と電気的に接続され所定の検査のためのプローブが接触する第2導電領域と
    を備え、
    前記リング状領域は、前記半導体基板の主表面に平行な横断面における外周形状が、プローブが接触した際に前記リング状領域の内側から外側に向かって作用する応力を緩和するために滑らかな曲線および鈍角の角部の少なくともいずれかを有するように形成された、半導体装置。
  2. 前記リング状領域は前記外周形状が略円となるように形成された、請求項1記載の半導体装置。
  3. 前記リング状領域は前記外周形状が略正多角形となるように形成された、請求項1記載の半導体装置。
  4. 前記開口部は複数形成され、
    前記柱状導電体部は、複数の前記開口部のそれぞれを充填するように複数形成された、請求項1〜3のいずれかに記載の半導体装置。
  5. 前記開口部は、前記リング状領域内に位置する前記絶縁膜の部分に1つ形成され、
    前記柱状導電体部は前記開口部を充填するように形成された、請求項1〜3のいずれかに記載の半導体装置。
  6. 前記リング状領域とは距離を隔てて前記リング状領域を周方向から取囲むように前記絶縁膜に形成された他のリング状開口部と、
    前記他のリング状開口部を充填するように形成された他のリング状領域と
    を備えた、請求項1〜5のいずれかに記載の半導体装置。
  7. 主表面を有する半導体基板と、
    前記半導体基板の主表面上に形成された第1導電領域と、
    前記第1導電領域を覆うように前記半導体基板上に形成された絶縁膜と、
    前記第1導電領域の直上に位置する前記絶縁膜の部分を周方向から取囲むように前記絶縁膜に形成されたリング状開口部と、
    前記リング状開口部を充填するように形成されたリング状領域と、
    前記リング状領域内に位置する前記絶縁膜の部分に形成され、前記第1導電領域の表面を露出する複数の開口部と、
    複数の前記開口部のそれぞれを充填するように形成された複数の柱状導電体部と、
    前記第1導電領域の直上に位置する前記絶縁膜の部分上に形成され、複数の前記柱状導電体部のそれぞれと電気的に接続されて所定の検査のためのプローブが接触する第2導電領域と
    を備え、
    複数の柱状導電体部のそれぞれは、プローブの接触する頻度の高い部分の直下に位置する柱状導電体部の横断面積がより大きくなるように形成された、半導体装置。
  8. 複数の柱状導電体部のそれぞれは、前記リング状領域内の中央部分に位置する柱状導電体部の横断面積がより大きくなるように形成された、請求項7記載の半導体装置。
  9. 前記リング状領域は、前記半導体基板の主表面に平行な横断面における外周形状が、前記リング状領域の内側から外側に向かって作用する応力を緩和するために滑らかな曲線を有するように形成された、請求項7または8に記載の半導体装置。
  10. 前記リング状領域は、前記半導体基板の主表面に平行な横断面における外周形状が、前記リング状領域の内側から外側に向かって作用する応力を緩和するために鈍角の角部を有するように形成された、請求項7〜9のいずれかに記載の半導体装置。
JP2003344822A 2003-10-02 2003-10-02 半導体装置 Pending JP2005116562A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003344822A JP2005116562A (ja) 2003-10-02 2003-10-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003344822A JP2005116562A (ja) 2003-10-02 2003-10-02 半導体装置

Publications (1)

Publication Number Publication Date
JP2005116562A true JP2005116562A (ja) 2005-04-28

Family

ID=34538328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003344822A Pending JP2005116562A (ja) 2003-10-02 2003-10-02 半導体装置

Country Status (1)

Country Link
JP (1) JP2005116562A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105160A (ja) * 2007-10-22 2009-05-14 Renesas Technology Corp 半導体装置
US7696081B2 (en) 2007-01-31 2010-04-13 Renesas Technology Corp. Method of manufacturing semiconductor device that uses both a normal photomask and a phase shift mask for defining interconnect patterns
JP2010251754A (ja) * 2009-04-15 2010-11-04 Internatl Business Mach Corp <Ibm> C4ボール内の均一な電流密度のための金属配線構造体
EP2953159A4 (en) * 2013-02-01 2016-11-09 Sii Semiconductor Corp SEMICONDUCTOR COMPONENT
CN112466837A (zh) * 2020-09-30 2021-03-09 日月光半导体制造股份有限公司 半导体衬底及形成内埋式衬底的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JP2001351920A (ja) * 2000-06-07 2001-12-21 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JP2001351920A (ja) * 2000-06-07 2001-12-21 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696081B2 (en) 2007-01-31 2010-04-13 Renesas Technology Corp. Method of manufacturing semiconductor device that uses both a normal photomask and a phase shift mask for defining interconnect patterns
US8084279B2 (en) 2007-01-31 2011-12-27 Renesas Electronics Corporation Method of manufacturing semiconductor device that uses both a normal photomask and a phase shift mask for defining interconnect patterns
JP2009105160A (ja) * 2007-10-22 2009-05-14 Renesas Technology Corp 半導体装置
JP2010251754A (ja) * 2009-04-15 2010-11-04 Internatl Business Mach Corp <Ibm> C4ボール内の均一な電流密度のための金属配線構造体
EP2953159A4 (en) * 2013-02-01 2016-11-09 Sii Semiconductor Corp SEMICONDUCTOR COMPONENT
CN112466837A (zh) * 2020-09-30 2021-03-09 日月光半导体制造股份有限公司 半导体衬底及形成内埋式衬底的方法

Similar Documents

Publication Publication Date Title
US8643180B2 (en) Semiconductor device
US10497662B2 (en) Semiconductor device and ball bonder
JP4360881B2 (ja) 多層配線を含む半導体装置およびその製造方法
JP2006332533A (ja) 半導体素子及びその製造方法
TW201110292A (en) Semiconductor integrated circuit device and method of manufacturing same
JP2009105160A (ja) 半導体装置
JP2007019473A (ja) 半導体装置
JP2010103300A (ja) 半導体装置及びその製造方法
US8044482B2 (en) Semiconductor device
US20140353843A1 (en) Circuit structures and methods of fabrication with enhanced contact via electrical connection
JP2008159948A (ja) 半導体装置
JP2006303073A (ja) 半導体装置及びその製造方法
JP2005116562A (ja) 半導体装置
JP2006253481A (ja) 半導体装置
JP4777899B2 (ja) 半導体装置
KR101589690B1 (ko) 반도체 소자의 본딩 패드 및 그의 제조방법
JP2006318988A (ja) 半導体装置
US20110193224A1 (en) Semiconductor device
JP2006318989A (ja) 半導体装置
US10256201B2 (en) Bonding pad structure having island portions and method for manufacturing the same
JP2005327763A (ja) 半導体装置
JP2011018832A (ja) 半導体装置及びその製造方法
JP2008066440A (ja) 半導体装置およびその製造方法
JP2010287750A (ja) 半導体装置及びその製造方法
JP2009266998A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081021

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101116