JP2010153635A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】従来の半導体装置では、接着用樹脂と絶縁層との界面が剥離し、その剥離に起因して接着用樹脂へクラックが発生するという問題があった。
【解決手段】本発明の半導体装置では、最も膜厚が厚くなる配線層２５Ａが、平坦化処理の施される第４の絶縁層２６の下層に配置されることで、第４の絶縁層２６表面には、配線層２５Ａによる段差が大幅に緩和される。そして、第４の絶縁層２６上面には膜厚の薄い配線層２７Ａが配置される。この構造により、パッシベーション膜２９表面の窪み領域の段差幅が緩和され、接着樹脂３が局所的に厚くなることを防止し、熱応力による接着樹脂の外観異常が防止される。
【選択図】図２

Description

本発明は、接着樹脂に発生する外観異常を防止する半導体装置及びその製造方法に関する。

従来の半導体装置や半導体装置の製造方法の一実施例として、下記の様々な構造や製造方法が知られている。

先ず、図７（Ａ）に示す如く、シリコンウエハ４１上面に光電変換素子であるＣＣＤ素子４２が形成される。シリコンウエハ４１上面には接着剤としてのエポキシ樹脂４３が塗布され、カバーガラス板４４が貼り合わされる。そして、シリコンウエハ４１及びカバーガラス板４４はダイシングされ、個々のパッケージが形成される。

図７（Ｂ）では、シリコンウエハ４１から個々のパッケージに分割する際の境界ライン（ダイシングライン）４５が点線により図示される。境界ライン４５の近傍には、シリコンウエハ４１上面に形成された絶縁層４６上に電極パッド４７が配置される。そして、電極パッド４７とエポキシ樹脂４３とが直接当接する構造となる（例えば、特許文献１参照。）。

次に、図８に示す如く、Ｐ型の半導体基板５１にはＮ型のウェル領域５２やＰ型のウェル領域５３が形成され、基板５１には、相補型の半導体素子が形成される。基板５１上には多層配線構造５４が形成され、上記半導体素子等は、多層配線構造５４により電気的に接続され、回路として用いられる。そして、多層配線構造５４は、例えば、１〜４層の配線５５〜５８から構成される（例えば、特許文献２参照。）。

次に、図９に示す如く、Ｐ型のシリコン半導体基板６１にはフォトダイオード６２が形成される。基板６１上には表面絶縁層６３、１層目の配線層６４、層間絶縁層６５、２層目の配線層６６が配置される。そして、層間絶縁層６５は、例えば、２層の絶縁層６７、６９間に有機絶縁層６８を配置し構成されることで、層間絶縁層６５表面の平坦性が実現される（例えば、特許文献３参照。）。

また、図示していないが、シリコン等から成る基板にフォトダイオードを形成する。基板の所望の領域に選択酸化膜を形成する。そして、基板上には、酸化膜、転送ゲート、配線、第１保護層、遮光膜、第２保護層等を形成する。このとき、フォトダイオード上には転送ゲート、配線、遮光膜等が配置されず、フォトダイオード上の第１保護層には段差が形成される。そのため、第２保護層の表面を化学的機械的研磨法（ＣＭＰ法）により平坦処理する。そして、平坦化された第２保護層上にマイクロレンズを載置し、固体撮像装置が完成する（例えば、特許文献４参照。）。
特開２００４−２００２７４号公報（第３−４頁、第１−９図） 特開２００６−１７３３３５号公報（第６−７頁、第１図） 特開２０００−３０７１４６号公報（第３−４頁、第１−２図） 特開２００２−１４１４８８号公報（第３−４頁、第１図）

図７（Ａ）に示すように、シリコンウエハ４１上面にＣＣＤ素子４２が形成される光素子では、シリコンウエハ４１上面に同等の大きさのカバーガラス板４４が貼り合わされる。そして、シリコンウエハ４１とカバーガラス板４４との間には、エポキシ樹脂４３が配置される。このとき、シリコンウエハ４１、エポキシ樹脂４３及びカバーガラス板４４では、それぞれ線膨張係数が異なるため、熱環境に応じて上記３者間に熱応力が発生する。

図７（Ｂ）に示すように、シリコンウエハ４１上面には電極パッド４７が形成され、丸印４８で示す電極パッド４７の端部には、絶縁層４６表面に対して段差が形成される。この構造により、エポキシ樹脂４３では、電極パッド４７の配置領域と非配置領域ではその膜厚にばらつきが発生する。そして、上記３者間で最も膜厚が薄くなるエポキシ樹脂４３が上記熱応力の影響を受け易く、上記段差では、低温時の収縮方向の熱応力により、エポキシ樹脂４３と絶縁層４６との界面から剥離が発生し易い。更に、エポキシ樹脂４３には、上記剥離が発生することで、剥離に伴うクラックが発生する。上記剥離及びクラックは外観異常となり、製品品質が低下するという問題が発生する。

更に、図８に示すように、基板５１上面に多層配線構造５４が形成される場合、最上層の配線５８は、電源ラインの配線やチップ遠方に配置された素子間の配線として用いられる。最上層の配線５８は、微細加工は必要とされず、配線抵抗値を低減することを主目的にされた配線であり、その膜厚Ｔ７は厚くなる傾向にある。図示していないが、最上層の配線５８上面には、その表面を被膜する絶縁層が形成されるが、最上層の配線５８のパターンに応じて、上記絶縁層表面には段差が形成される。つまり、上記絶縁層表面には、その下層に最上層の配線５８が配置された領域と配置されない領域では、膜厚Ｔ７程度の段差幅が形成されてしまう。通常、上記配線層上面には、配線が配置されないため、製造コストを増大させてまで、その表面を平坦化処理する必要性が乏しいからである。この構造により、図７（Ａ）に示すように、基板５１上面にガラス板を貼り合わせるパッケージとして用いる場合には、上記多層配線構造５４による段差に起因し、接着樹脂に剥離やクラックによる外観異常が発生し、製品品質が低下するという問題が発生する。

同様に、図９に示すように、基板６１内にフォトダイオード６２が配置されるチップでは、フォトダイオード６２上面には配線層が配置されないため、フォトダイオード６２上の絶縁層６９には、その他領域と比べて大きな段差が形成される。その結果、図７及び図８の構造と同様に、上記段差に起因し、接着樹脂に剥離やクラックによる外観異常が発生し、製品品質が低下するという問題が発生する。

また、上述したように、フォトダイオード上にマイクロレンズを載置するために、第２保護層表面をＣＭＰ法により平坦化処理する。通常、層間絶縁層の平坦化処理は、その表面に形成される配線層の断線を防止するために行われるため、最上層の配線層を被覆する絶縁層の平坦化処理は行われない。そのため、上記特許文献４記載の発明のように、ＣＭＰ法による平坦化処理を行う製造方法では、上記最上層の配線層を被覆する絶縁層を必要以上に厚く形成した後、ＣＭＰ処理する工程が更に必要となり、製造コストが増大する問題が発生する。

上述した各事情に鑑みて成されたものであり、本発明の半導体装置では、半導体素子が形成された半導体層と、前記半導体層上に形成された絶縁層と、前記絶縁層上に形成された接着樹脂と、前記接着樹脂により前記半導体層上に貼り合わされた支持基板とを有し、前記絶縁層には多層の配線層が形成され、前記多層配線層の最上層に配置された配線層の膜厚は、前記多層配線層の中間層に配置された配線層の膜厚よりも薄いことを特徴とする。従って、本発明では、絶縁層表面に形成される凹凸形状の段差幅が緩和され、接着樹脂の膜厚のばらつきが低減し、熱応力に起因する接着樹脂の外観異常が防止される。

本発明では、多層配線構造において、積層される配線層の順序を入れ替えることで、絶縁層表面の段差幅が減少される。この構造により、接着樹脂の局所的な樹脂溜まり領域が解消され、接着樹脂の外観異常が防止される。

また、本発明では、ＣＭＰ法を用いることなく、絶縁層表面の凹凸形状における段差幅を緩和し、浅い樹脂溜まり領域を形成する。この製造方法により、接着用樹脂の外観異常を解消しつつ、製造コストを抑えられる。

以下に、本発明の第１の実施の形態である半導体装置について、図１〜図３を参照し、詳細に説明する。図１（Ａ）は、本実施の形態の半導体装置を説明するための斜視図である。図１（Ｂ）は、本実施の形態に用いるパッケージを説明するための平面図である。図２、図３（Ａ）及び図３（Ｂ）は、本実施の形態に用いるパッケージを説明するための断面図である。

図１（Ａ）に示す如く、パッケージ１は、半導体基板２上に接着樹脂３を介してガラス板４が貼り合わされ構成される。図示していないが、パッケージ１は、シリコンウエハ上面に、実質、同等な大きさのガラス板を貼り合せた後、個片へとダイシングすることで形成される。そのため、基板２の大きさとガラス板４の大きさとは、実質、同等となり、パッケージ１の４側面５Ａ〜５Ｄは、ダイシングされた面となる。そして、パッケージ１の裏面側には、バンプ電極６Ａ〜６Ｆが形成され、パッケージ１の周端部近傍に配置される。バンプ電極６Ａ〜６Ｆは、基板２を貫通した貫通電極として形成され、基板２上面側の絶縁層に形成されたパッド電極（配線層を含む）と電気的に接続する。尚、図１（Ａ）には、パッケージ１の側面５Ｂ、５Ｃは示されていないが、符番５Ｂ、５Ｃが示す側に位置する面である。

次に、基板２の厚みＴ１は、例えば、６５０μｍ程度であり、ガラス板４の厚みＴ２は、例えば、４００μｍ程度である。そして、接着樹脂３の厚みＴ３は、基板２表面側の凹凸形状より異なるが、例えば、２．０〜２．２５μｍ程度である。また、基板２の線膨張係数は３．０×１０^−６／Ｋであり、接着樹脂３としてシリコーン樹脂を用いた場合には、シリコーン樹脂の線膨張係数は７０×１０^−６／Ｋであり、ガラス板４の線膨張係数は３８×１０^−６／Ｋである。

図１（Ｂ）に示す如く、基板２には、様々な素子が配置されるが、その素子の１つとしてフォトダイオード（以下、ＰＤと呼ぶ。）７Ａ〜７Ｃも配置される。詳細は図２及び図３を用いて後述するが、基板２表面を被覆する絶縁層表面には、多層の配線層構造等に起因した凹凸形状が形成される。例えば、ＰＤ７Ａ〜７Ｃ上には遮光膜となる配線層は配置されない。そのため、ＰＤ７Ａ〜７Ｃ上に位置する絶縁層表面は、その他の領域の絶縁層表面に対して窪んだ領域となる。また、基板２の周端部近傍にはパッド電極（以下、ＰＡＤと呼ぶ。）８Ａ〜８Ｈが配置される。そして、ＰＡＤ８Ａ〜８Ｈは、ウエハ状態での特性テストの測定針が接地する領域として用いられるため、その上面の絶縁層は開口される。そのため、ＰＡＤ８Ａ〜８Ｈの表面は、その他の領域の絶縁層表面に対して窪んだ領域となる。また、砂状のハッチングで示すように、基板２の周端部近傍（ＰＡＤ８Ａ〜８Ｈよりも更に外周領域）は配線層が積極的に配置されない。そのため、ＰＤ７Ａ〜７Ｃ上と同様に、その領域上の絶縁層表面は、その他の領域の絶縁層表面に対して窪んだ領域となる。

図２では、ＰＤ７Ｂが配置される領域のパッケージ１の断面図を示す。

Ｐ型の半導体基板２上にはＮ型のエピタキシャル層９が形成される。エピタキシャル層９は、Ｐ型の分離領域１０〜１２により複数の島領域に区分される。そして、島領域の１つには、Ｎチャネル型ＭＯＳトランジスタ（以下、Ｎ−ＭＯＳと呼ぶ。）１３が形成され、別の島領域には、ＰＤ７Ｂが形成される。

先ず、Ｎ−ＭＯＳ１３の形成領域では、ゲート電極１４が、ゲート酸化膜としてのシリコン酸化膜１５上面に形成される。ゲート電極１４は、例えば、ポリシリコン膜により所望の膜厚となるように形成される。そして、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）酸化膜１６が、エピタキシャル層９に形成される。

第１の絶縁層１７が、エピタキシャル層９上面に形成される。第１の絶縁層１７は、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜等により、形成される。そして、第１の絶縁層１７にはコンタクトホールが形成され、ドレイン電極やソース電極等が形成される。尚、第１の絶縁層１７を形成することで、ゲート電極１４、ＬＯＣＯＳ酸化膜１６による段差が軽減される。

次に、ＰＤ７Ｂの形成領域では、Ｎ型の拡散層１８がエピタキシャル層９に形成され、エピタキシャル層９及びＮ型の拡散層１８はカソード領域として用いられる。一方、Ｐ型の基板２は、Ｐ型の分離領域１１、１２と連続し、アノード領域として用いられる。

反射防止膜１９が、エピタキシャル層９上に形成される。開口領域２０が、Ｎ型の拡散層１８上のシリコン酸化膜１５に形成され、反射防止膜１９は、その開口領域２０を介してＮ型の拡散層１８上を被覆する。そして、反射防止膜１９は、例えば、シリコン窒化膜により形成される。そして、第１の絶縁層１７等を貫通して、カソード電極、アノード電極が形成される。

次に、エピタキシャル層９上に形成される絶縁層構造及び４層から成る多層配線構造について説明する。

１層目の配線層２１Ａ〜２１Ｄが、第１の絶縁層１７上に形成され、その膜厚は、０．２μｍ程度である。配線層２１Ａ〜２１Ｄは、例えば、バリアメタル膜、アルミニウム（Ａｌ）を主体とする合金層及び反射防止膜の３層構造から成る。バリアメタル膜は、チタン（Ｔｉ）やチタンナイトライド（ＴｉＮ）等の高融点金属から成り、合金層は、アルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）膜、アルミニウム−銅（Ａｌ−Ｃｕ）膜等から成り、反射防止膜は、ＴｉＮ、チタンタングステン（ＴｉＷ）等の高融点金属から成る。そして、配線層２１Ａ〜２１Ｄは、ＰＤ７Ｂの形成領域を開口するように配置される。

第１の絶縁層１７上には、第２の絶縁層２２が形成される。第２の絶縁層２２は、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｓｏ−Ｓｉｌｉｃａｔｅ）膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜の積層構造から成る。そして、第２の絶縁層２２は、ＳＯＧ膜により平坦化処理が図られ、下層に配置された配線層２１Ａ〜２１Ｄ等による段差が緩和される。

２層目の配線層２３Ａ〜２３Ｄが、第２の絶縁層２２上に形成され、その膜厚は、０．２μｍ程度である。２層目の配線層２３Ａ〜２３Ｄも１層目の配線層２１Ａ〜２１Ｄと同様に、３層構造から成り、配線層２１Ａ〜２１Ｄと電気的に接続する。そして、配線層２３Ａ〜２３Ｄは、ＰＤ７Ｂの形成領域を開口するように配置される。

第２の絶縁層２２上には、第３の絶縁層２４が形成される。第３の絶縁層２４は、ＴＥＯＳ膜、ＳＯＧ膜の積層構造から成り、ＳＯＧ膜により平坦化処理が成される。そして、第３の絶縁層２４の表面は、下層に配置された配線層２３Ａ〜２３Ｄ等の段差による凹凸が緩和される。

３層目の配線層２５Ａ〜２５Ｄが、第３の絶縁層２４上に形成される。３層目の配線層２５Ａ〜２５Ｄも１層目の配線層２１Ａ〜２１Ｄと同様に、３層構造から成り、２層目の配線層２３Ａ〜２３Ｄと電気的に接続する。そして、配線層２５Ａ〜２５Ｄは、電源用の配線層や基板２の遠方に配置された素子を電気的に接続する配線層として用いられる。そのため、配線層２５Ａ〜２５Ｄでの抵抗値の低減を実現するため、その膜厚は０．５μｍ程度であり、４層構造の配線層の中で最も厚くなる。また、配線層２５Ａ〜２５Ｄは、ＰＤ７Ｂの形成領域を開口するように配置される。

第３の絶縁層２４上には、第４の絶縁層２６が形成される。第４の絶縁層２６は、ＴＥＯＳ膜、ＳＯＧ膜の積層構造から成り、ＳＯＧ膜により平坦化処理が成される。そして、第４の絶縁層２６の表面は、下層に配置された配線層２５Ａ〜２５Ｄ等の段差による凹凸が緩和される。上述したように、配線層２５Ａ〜２５Ｄの膜厚が最も厚くなるため、配線層２５Ａ〜２５Ｄに起因する段差も大きくなるが、第４の絶縁層２６により平坦化処理されることで、第４の絶縁層２６表面の窪みの段差も緩和される。そして、第４の絶縁層２６上面には、４層目の配線層２７Ａ、２７Ｂが配置されるため、第４の絶縁層２６の平坦化処理は必須作業のため、余分な製造コストが掛かることはない。

４層目の配線層２７Ａ、２７Ｂが、第４の絶縁層２６上に形成され、その膜厚は、０．２μｍ程度である。４層目の配線層２７Ａ、２７Ｂも１層目の配線層２１Ａ〜２１Ｄと同様に、３層構造から成り、３層目の配線層２５Ａ〜２５Ｄと電気的に接続する。そして、４層目の配線層２７Ａ、２７Ｂは、ＰＤ７Ｂの形成領域を開口するように配置される。更に、４層目の配線層２７Ａ、２７Ｂは、ＰＤ７Ｂの形成領域以外の領域では、１層目の配線層２１Ａ〜２１Ｄ〜３層目の配線層２５Ａ〜２５Ｄが配置されていない領域上を被覆するように配置される。この構造により、ＰＤ７Ｂ以外の半導体素子への光の入射を防止する遮光膜としての機能も有する。

第４の絶縁層２６上には、第５の絶縁層２８が形成される。第５の絶縁層２８は、ＴＥＯＳ膜の単層構造であり、その膜厚は、０．０５μｍ程度となる。第５の絶縁層２８上面には配線層が配置されないため、第５の絶縁層２８は平坦化処理が行われない。そのため、第５の絶縁層２８の下層に配線層２７Ａ、２７Ｂが配置された領域と、配置されない領域では、第５の絶縁層２８表面に段差が生じる。その段差幅Ｔ３は、大よそ配線層２７Ａ、２７Ｂの厚み分であり、０．２μｍ程度である。

第５の絶縁層２８上には、パッシベーション膜２９が形成される。パッシベーション膜２９は、シリコン窒化膜により形成される。そして、パッシベーション膜２９は、耐湿性向上等を目的として、第５の絶縁層２８上全面に形成される。しかし、ＰＤ７Ｂの形成領域上では、光を入射させるために、パッシベーション膜２９に開口部が形成される。尚、パッシベーション膜２９の膜厚は、例えば、０．０５μｍ程度であり、パッシベーション膜２９の表面は、第５の絶縁層２８表面の凹凸形状と同様な形状となる。この構造により、ＰＤ７Ｂの形成領域上の第５の絶縁層２８表面とパッシベーション膜２９表面との段差幅Ｔ４は、０．２５μｍ程度である。

接着樹脂３が、例えば、回転塗布法により、基板２上全面に塗布される。接着樹脂３として、例えば、シリコーン樹脂やエポキシ樹脂が用いられる。シリコーン樹脂は、透光封止用樹脂であり、接着強度が強く、接着加工性に優れる。そして、ＰＤ７Ｂの形成領域上は、上記段差幅Ｔ４を有することで樹脂溜まり領域となり、接着樹脂３の膜厚は、その他の素子形成領域の膜厚より厚くなる。尚、図示していないＰＤ７Ａ、７Ｃの形成領域上においても、同等の段差幅の樹脂溜まり領域が形成され、その領域の接着樹脂３の膜厚は厚くなる。

ガラス板４が、接着樹脂３を介して基板２上に貼り合わされる。ガラス板４は、基板２上全面に貼り合わされ、パッケージ１のサイズと同等の大きさと成る。尚、本実施の形態では、ガラス板４に限定されるものではなく、ガラス板４に換えて、樹脂板等の透光性を有する支持基板を用いる場合でもよい。

図３（Ａ）では、ＰＡＤ８Ａ、８Ｅが配置される領域のパッケージ１の断面図を示す。尚、紙面左側はＰＡＤ８Ａの配置領域を示し、紙面右側はＰＡＤ８Ｅの配置領域を示す。そして、図３（Ａ）では、図１及び図２に示す構成部材と同一のものには同一の符番を付す。

先ず、ＰＡＤ８Ａの配置領域では、２層目の配線層２３Ｅと３層目の配線層２５Ｅとがコンタクトホール３０を介して電気的に接続し、３層目の配線層２５Ｅと４層目の配線層２７Ｃとがコンタクトホール３１を介して電気的に接続する。パッシベーション膜２９の開口部３２から露出する配線層２７Ｃは、ＰＡＤ８Ａとして利用される。そして、ＰＡＤ８Ａ表面とパッシベーション膜２９表面との段差幅Ｔ５は、０．１μｍ程度である。

次に、ＰＡＤ８Ｅの配置領域では、２層目の配線層２３Ｆと４層目の配線層２７Ｅとがコンタクトホール３３を介して電気的に接続する。コンタクトホール３３は、配線層２３Ｆ上の絶縁層２４、２６を貫通して形成され、３層目の配線層２５Ｆ、２５Ｇ間の開口領域３４に形成される。パッシベーション膜２９の開口部３５から露出する配線層２７Ｅは、ＰＡＤ８Ｅとして利用される。そして、ＰＡＤ８Ｅ表面とパッシベーション膜２９表面との段差幅Ｔ５は、０．１μｍ程度である。

この構造により、ＰＡＤ８Ａ、８Ｅの形成領域上では、上記段差幅Ｔ５を有することで、接着樹脂３の膜厚は、その他の素子形成領域の膜厚より厚くなる。尚、図示していないＰＡＤ８Ｂ〜８Ｄの形成領域上においても、同等の段差幅の樹脂溜まり領域が形成され、その領域の接着樹脂３の膜厚は厚くなる。

図３（Ｂ）では、基板２の周端部近傍領域のパッケージ１の断面図を示す。尚、図３（Ｂ）では、図１及び図２に示す構成部材と同一のものには同一の符番を付す。

図示したように、パッケージ１の側面５Ａ近傍までは、配線層２３Ｇ、２５Ｈ、２７Ｆは配置されない。その領域に配線層２３Ｇ、２５Ｈ、２７Ｆが、積極的に配置される理由もなく、また、パッケージ１から露出することで、配線層２３Ｇ、２５Ｈ、２７Ｆが腐食することを防止するためである。そのため、上述したＰＤ７Ｂ上と同様に、基板２の周端部近傍では、その他の領域よりも窪んだ領域となる。そして、その窪んだ領域でのパッシベーション膜２の段差幅Ｔ６は、大よそ配線層２７Ｆの厚み分であり、０．２μｍ程度である。

上述したように、パッシベーション膜２９の表面には段差が形成され、特に、大きな段差となる領域は、図２（Ｂ）〜図３（Ｂ）に示す領域である。ＰＤ７Ａ〜７Ｃ上では段差幅Ｔ４は０．２５μｍ程度以下となり、ＰＡＤ８Ａ〜８Ｅ上では段差幅Ｔ５は０．１μｍ程度以下となり、基板２の周端部近傍では段差幅Ｔ６は０．２μｍ程度以下となる。つまり、３層目の配線層２５Ａ〜２５Ｄに対し、第４の絶縁層２６により平坦化処理を行うことで、基板２上の最も接着樹脂３が厚くなる領域においても、０．２５μｍ程度の厚みに抑制される。そして、パッケージ１は、基板２（エピタキシャル層９及びその上面の多層配線構造を含む）、接着樹脂３及びガラス板４から構成される。パッケージ１の置かれる熱環境に応じて、基板２、接着樹脂３及びガラス板４は、それぞれ熱膨張、熱収縮を繰り返す。その結果、パッケージ１全体としての上記熱膨張、熱収縮は、それぞれ厚みＴ１、Ｔ２（図１（Ａ）参照）を有する基板２やガラス板４に支配される。そして、最も膜厚の薄い接着樹脂３が、その熱応力による影響を最も受け易くなる。

この構造により、接着樹脂３の中でも、上記段差幅Ｔ４〜Ｔ６を含む樹脂溜まり領域の接着樹脂３に熱応力が集中し易くなるが、段差幅Ｔ４〜Ｔ６が小さいため、その樹脂溜まり領域に熱応力が局所的に加わることを防止できる。これは、樹脂溜まり領域の接着樹脂３は、その周囲の接着樹脂３と連動し、広い領域により上記熱応力を受けるため、熱応力が分散され易いからである。その結果、段差幅Ｔ４〜Ｔ６を含む樹脂溜まり領域の接着樹脂３が、樹脂溜まり領域のコーナー部（樹脂溜まり領域を構成する底面と側面とが交差する領域）から剥離し、その剥離に伴うクラックが接着樹脂３に発生することを防止できる。そして、その剥離やクラックが外観異常となり、製品不良となることを防止できる。特に、ＰＤ７Ａ〜７Ｃの形成領域では、上記剥離やクラックにより入射光が乱反射し、フォトダイオード７として使用できなくなる。

次に、樹脂溜まり領域の接着樹脂３の膜厚が厚くなることで発生する問題（剥離、クラック）を以下に詳述する。

仮に、図２に示す断面において、３層目の配線層２５Ａ〜２５Ｄと４層目の配線層２７Ａ、２７Ｂと入れ替え、配線層２７Ａ、２７Ｂを最上層の配線層とする構造では、パッシベーション膜２９での段差幅は、配線層２５Ａ〜２５Ｄの膜厚により０．５μｍ程度となる。そして、ＰＤ７Ａ〜ＰＤ７Ｃ上には、最も深い領域で０．５μｍ程度を有する樹脂溜まり領域が形成される。そして、ＰＤ７Ａ〜ＰＤ７Ｃ上の樹脂溜まり領域は、例えば、縦１００μｍ×横１５０μｍ程度の領域であり、パッケージ（縦１．２ｍｍ×横１．５ｍｍ）全体に占める領域としては微小領域となる。そのため、ＰＤ７Ａ〜ＰＤ７Ｃ上の接着樹脂は局所的に厚くなってしまう。

例えば、このような樹脂溜まり領域を有するパッケージに対し、信頼性試験を行った。低温保存試験を行った場合には、２２パッケージ中全てのパッケージに上記外観異常が発生した。また、温度サイクル試験を行った場合には、２２パッケージ中１８パッケージに上記外観異常が発生した。また、リフロー試験を行った場合には、９５パッケージ中１０パッケージに上記外観異常が発生した。尚、高温保存試験、高温高湿保存試験を行った場合には、全てのパッケージにおいて、上記外観異常が発生しなかった。

上記信頼性試験の結果からも、パッケージ全体に対し収縮方向の熱応力が加わることで、局所領域では接着樹脂３が収縮するため上記剥離が起こり、上記外観異常が発生し易いと考えられる。一方、パッケージへの温度が高く働くことで、接着樹脂３に膨張方向の熱応力が加わる際には、接着樹脂３の有する柔軟特性等により、上記熱応力が緩和される。そして、接着樹脂３は、厚み方向に対して水平方向に引っ張られることで、上記剥離が防止され、上記外観異常が起こり難いと考えられる。

上述した剥離、その剥離に伴うクラックの発生からも分るように、本実施の形態では、段差幅Ｔ４〜Ｔ６を小さくし、深い樹脂溜まり領域の発生を抑制する。そして、浅い樹脂溜まり領域では、段差幅が浅いため局所的に熱応力が加わることが防止される。そして、基板２上の接着樹脂３全体で熱応力を受ける構造となることで、基板２の周端部から熱応力が外部へと発散され、熱応力による接着樹脂３の剥離やクラックの発生を防止できる。尚、上記段差幅Ｔ４〜Ｔ６が緩和されたパッケージに対し同じ条件の信頼性試験を行ったが、低温保存試験、温度サイクル試験、リフロー試験、高温保存試験、高温高湿保存試験の全ての試験において、全てのパッケージに上記外観異常が発生しなかった。

尚、本実施の形態では、４層目の配線層２７Ａ、２７Ｂが、配線層として用いられ、更に、遮光膜として用いられる場合について説明したが、この場合に限定するものではない。例えば、最上層に配置される金属層が、遮光膜としてのみ用いられる場合でも良い。この場合には、その金属層は、ＰＤ７Ｂの形成領域上やＰＡＤ８Ａ〜８Ｈの形成領域上に開口部が形成され、基板２上のその他の領域を、実質、全面覆うことで、基板２に形成された半導体素子への光の入射を防止する。この場合には、その金属層は、上記バリアメタル膜のみから成る１層構造で良く、その分膜厚を薄くすることができ、パッシベーション膜２９表面での段差幅を更に小さくすることができる。その結果、接着樹脂３の膜厚のばらつきも少なくなり、接着樹脂３への外観異常も防止される。

また、基板２にＰＤ７Ａ〜７Ｃが配置されるため、透光性のガラス板４が用いられる構造について説明したが、この場合に限定するものではない。例えば、基板２に光の入射を必要とする素子、例えば、ＰＤ７Ａ〜７Ｃが配置されない場合には、不透明なガラス板や金属板、あるいは樹脂板等の支持基板を用いる場合でもよい。この場合でも、基板上の絶縁層表面の段差幅を狭めることで、接着樹脂３への熱応力の集中を防止できる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

次に、本発明の第２の実施の形態である半導体装置の製造方法について、図４〜図６を参照し、詳細に説明する。図４〜図６は、本実施の形態における半導体装置の製造方法を説明するための断面図である。尚、図４〜図６では、第１の実施の形態に用いた半導体装置（図１〜図３参照）の製造方法について説明し、同一の構成部材は同一の符番とする。

先ず、図４に示す如く、Ｐ型の半導体基板２（ウエハ）を準備する。基板２上にＮ型のエピタキシャル層９を形成する。エピタキシャル層９は、Ｐ型の分離領域１０〜１２により複数の島領域に区分される。そして、島領域の１つには、Ｎ−ＭＯＳ１３が形成され、別の島領域には、ＰＤ７Ｂが形成される。尚、Ｎ−ＭＯＳ１３及びＰＤ７Ｂの構造の説明は、上述した説明を参照し、ここではその説明を割愛する。

次に、エピタキシャル層９上に第１の絶縁層１７を形成する。第１の絶縁層１７として、例えば、ＮＳＧ膜、ＢＰＳＧ膜等の少なくとも１層を選択し形成する。その後、第１の絶縁層１７上面に１層目の配線層２１Ａ〜２１Ｄを形成する。第１の実施の形態にて上述したように、配線層２１Ａ〜２１Ｄは、例えば、バリアメタル膜上にＡｌを主体とする合金層と反射防止膜とを積層し、３層構造とする。

次に、第１の絶縁層１７上に第２の絶縁層２２を形成する。第２の絶縁層２６としては、先ず、１層目の配線層２１Ａ〜２１Ｄを被覆するようにＴＥＯＳ膜を堆積する。そして、ＴＥＯＳ膜表面には、１層目の配線層等の形状に応じて段差が形成される。次に、この段差を緩和するため、ＴＥＯＳ膜上に液体ＳＯＧを塗布し、ＳＯＧ膜を形成する。その後、ＳＯＧ膜上に、再び、ＴＥＯＳ膜を堆積する。この製造方法により、第２の絶縁層２２表面の段差を緩和する。

次に、第２の絶縁層２２上に、２層目の配線層２３Ａ〜２３Ｄを形成する。２層目の配線層２３Ａ〜２３Ｄは、１層目の配線層２１Ａ〜２１Ｄと同様に、３層構造となる。その後、第２の絶縁層２２上に第３の絶縁層２４を形成する。第３の絶縁層２４は、第２の絶縁層２２と同様に、ＴＥＯＳ膜、ＳＯＧ膜、ＴＥＯＳ膜の積層構造から成る。そして、その積層構造により、第３の絶縁層２４表面の段差を緩和する。

次に、図５に示す如く、第３の絶縁層２４上に、３層目の配線層２５Ａ〜２５Ｄを形成する。３層目の配線層２５Ａ〜２５Ｄは、１層目の配線層２１Ａ〜２１Ｄと同様に、３層構造となる。このとき、配線層２５Ａ〜２５Ｄを用い、電源用の配線層等を形成するため、配線層２５Ａ〜２５Ｄは、例えば、０．５μｍ程度の膜厚となる。その後、第３の絶縁層２４上に第４の絶縁層２６を形成する。第４の絶縁層２６は、第２の絶縁層２２と同様に、ＴＥＯＳ膜、ＳＯＧ膜、ＴＥＯＳ膜の積層構造から成る。そして、配線層２５Ａ〜２５Ｄの膜厚は、４層構造の配線層の中で最も厚くなるが、ＳＯＧ膜を用いて平坦化処理を行うことで、第４の絶縁層２６表面の段差を緩和する。

次に、第４の絶縁層２６上に、４層目の配線層２７Ａ、２７Ｂを形成する。４層目の配線層２７Ａ、２７Ｂは、１層目の配線層２１Ａ〜２１Ｄと同様に、３層構造となる。その後、第４の絶縁層２６上に第５の絶縁層２８を形成する。第５の絶縁層２８上面には配線層は配置されないため、第５の絶縁層２８の平坦化は不要である。そのため、第５の絶縁層２８はＴＥＯＳ膜から成り、第５の絶縁層２８表面には、配線層２７Ａ、２７Ｂのパターンに応じた凹凸形状が形成される。次に、第５の絶縁層２８上にパッシベーション膜２９を形成する。そして、パッシベーション膜２９は、例えば、シリコン窒化膜から成り、パッシベーション膜２９の表面には、第５の絶縁層２８表面と同様な凹凸形状が形成される。

次に、図６に示す如く、パッシベーション膜２９上に接着樹脂３を滴下する。接着樹脂３としてシリコーン樹脂を用いるが、エポキシ樹脂等でも良い。そして、基板２（ウエハ）と同形状のガラス板４を準備し、基板２上にガラス板４を貼り合わせる。その後、回転塗布装置のステージ（図示せず）上に基板２を設置し、ガラス板３１を基板２側に押圧した状態にて、基板２を回転させる。例えば、その押圧力は、ガラス板４の自重により２〜１５Ｐａであり、回転速度は１５００〜３０００ｒｐｍである。この製造方法により、基板２の中心部に滴下された接着樹脂３は、その遠心力により基板２周囲へと広がり、その後基板２とガラス板４との間を充填する。このとき、上記遠心力や上記押圧力が接着樹脂３に加わることで、接着樹脂３内の微小気泡が除去される。

次に、熱処理を加えることで、接着樹脂３は硬化し、基板２とガラス板４とは、確実に貼り合わされる。上述したように、ガラス板４を用い接着樹脂３に押圧力を加えながら、接着樹脂３を流動させることで、ガラス板４は、基板２上にしっかりと固定された状態にて貼り合わされる。尚、本実施の形態では、ガラス板４に限定されるものではなく、ガラス板４に換えて、樹脂板等の透光性を有する支持基板を用いる場合でもよい。

最後に、図１（Ａ）に示す如く、基板２の裏面側から貫通電極を形成し、基板２の裏面側にバンプ電極６Ａ〜６Ｆを形成した後、基板２及びガラス板４をダイシングし、個々のパッケージ１へと個片化する。

上述したように、本実施の形態では、第２の絶縁層２２〜第５の絶縁層２８表面の平坦性を実現する際に、ＴＥＯＳ膜、ＳＯＧ膜を積層することで対応し、ＣＭＰ法を用いていない。この製造方法により、ＣＭＰ法を用いることなく、製造コストを抑えられる。そして、ＣＭＰ法により絶縁層表面の接着面を平坦化処理した場合と比較して、パッシベーション膜２９表面には、小さい段差が形成される。この程度の段差では、接着樹脂３へ上記外観異常（剥離、クラック）が発生することはなく、接着樹脂３とパッシベーション膜２９との密着性が向上される。パッシベーション膜２９表面の段差により、アンカー効果が得られるからである。

尚、本実施の形態では、基板２（エピタキシャル層９含む）にＰＤ７Ｂが形成される場合のパッケージ１について説明したが、この場合に限定するものではない。例えば、基板２には基板２に光の入射を必要とする素子、例えば、ＰＤ７Ａ〜７Ｃが配置されない場合には、不透明なガラス板や金属板、あるいは樹脂板等の支持基板を用いる場合でもよい。そして、少なくとも線膨張係数の異なる２つの基板を接着樹脂により貼り合わせる技術に応用できる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

本発明の実施の形態における半導体装置を説明するための（Ａ）斜視図、（Ｂ）平面図である。 本発明の実施の形態における半導体装置を説明するための断面図である。 本発明の実施の形態における半導体装置を説明するための（Ａ）断面図、（Ｂ）断面図である。 本発明の実施の形態における半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態における半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態における半導体装置の製造方法を説明するための断面図である。 従来の実施の形態における半導体装置を説明するための（Ａ）断面図、（Ｂ）断面図である。 従来の実施の形態における半導体装置を説明するための断面図である。 従来の実施の形態における半導体装置を説明するための断面図である。

符号の説明

１ パッケージ
２ 半導体基板
３ 接着樹脂
４ ガラス板
７Ａ フォトダイオード
８Ａ パッド電極

Claims (6)

1. 半導体素子が形成された半導体層と、前記半導体層上に形成された絶縁層と、前記絶縁層上に形成された接着樹脂と、前記接着樹脂により前記半導体層上に貼り合わされた支持基板とを有し、
   前記絶縁層には多層の配線層が形成され、前記多層配線層の最上層に配置された配線層の膜厚は、前記多層配線層の中間層に配置された配線層の膜厚よりも薄いことを特徴とする半導体装置。
2. 前記絶縁層は、前記多層配線層の各層に対応した多層の積層構造からなり、
   前記中間層に配置された配線層には電源用の配線層が配置され、前記電源用の配線層と当接し、その上面に形成された前記多層の絶縁層の１層は平坦化処理が成された膜であることを特徴とする請求項１に記載の半導体装置。
3. 前記半導体素子の１素子はフォトダイオードであり、前記支持基板は透光性基板であることを特徴とする請求項２記載の半導体装置。
4. 前記接着樹脂はシリコーン樹脂であることを特徴とする請求項３に記載の半導体装置。
5. 半導体層に半導体素子を形成し、前記半導体層上に絶縁層を形成し、前記絶縁層上に接着樹脂を塗布した後、前記半導体層上に支持基板を貼り合わせる半導体装置の製造方法において、
   前記支持基板により前記接着樹脂を押圧した状態にて、回転塗布法により前記接着樹脂を前記絶縁層と前記支持基板間に充填させることを特徴とする半導体装置の製造方法。
6. 前記半導体素子の１素子はフォトダイオードであり、前記支持基板は透光性基板であることを特徴とする請求項５に記載の半導体装置の製造方法。

Images