JP2010010232A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】従来の半導体装置では、接着用樹脂と絶縁層との界面が剥離し、その剥離に起因するクラックによる外観異常が発生するという問題があった。
【解決手段】本発明の半導体装置では、フォトダイオード７の形成領域上の段差幅ｔ１を小さくするために、第４の絶縁層３３により突出部３４が形成される。基板１上全面におけるパッシベーション膜３６の段差幅を小さくし、シリコーン樹脂３８の膜厚のばらつきを小さくする。この構造により、熱応力がシリコーン樹脂３８の一部に集中することを緩和し、シリコーン樹脂３８において、剥離に起因するクラックの発生が防止され、クラックによる外観異常が発生する問題が解消される。
【選択図】図１

Description

本発明は、フォトダイオード上の絶縁層の段差幅を低減し、接着用樹脂のクラックを防止する半導体装置及びその製造方法に関する。

従来の半導体装置及びその製造方法の一実施例として、下記の半導体パッケージ及びその製造方法が知られている。図１０に示す如く、シリコンウエハ７１には光電換素子であるＣＣＤ素子が形成される。シリコンウエハ７１の表面には絶縁膜７２が形成され、絶縁膜７２上にはエポキシ樹脂７３が形成される。そして、エポキシ樹脂７３を介して、シリコンウエハ７１表面側にはカバーガラス板７４が貼り合わせられる。一方、シリコンウエハ７１の裏面側から開口領域７５が形成され、エポキシ樹脂７６を介してカバーガラス板７７が貼り合わせられる。そして、シリコンウエハ７１の表裏面側にカバーガラス板７４、７７を貼り合わせる際には、真空チャンバーを用いる（例えば、特許文献１参照。）。

従来の半導体装置の製造方法の一実施例として、下記の固体撮像装置の製造方法が知られている。シリコン等から成る基板にフォトダイオードを形成する。基板の所望の領域に選択酸化膜を形成する。そして、基板上には、酸化膜、転送ゲート、配線、第１保護層、遮光膜、第２保護層等を形成する。このとき、フォトダイオード上には転送ゲート、配線、遮光膜等が配置されず、フォトダイオード上の第１保護層には段差が形成される。そのため、第２保護層の表面を化学的機械的研磨法（ＣＭＰ法）により平坦処理する。そして、平坦化された第２保護層上にマイクロレンズを載置し、固体撮像装置が完成する（例えば、特許文献２参照。）。
特開２００４−２００２７４号公報（第３−４頁、第１−２、５図） 特開２００２−１４１４８８号公報（第３−４頁、第１図）

従来の半導体装置では、上述したように、シリコンウエハ７１とカバーガラス板７４、７７とを貼り合わせるためにエポキシ樹脂７３、７６が用いられる。そして、絶縁膜７２上にはパッド電極７８、７９が形成され、丸印８０〜８３で示す領域には、段差が形成される。同様に、シリコンウエハ７１の裏面側から開口領域７５が形成され、丸印８４、８５で示す領域にも段差が形成される。この構造により、シリコンウエハ７１の表裏面では、エポキシ樹脂７３、７６の膜厚にばらつきが発生する。一方、シリコンウエハ７１、エポキシ樹脂７３、７６及びカバーガラス板７４、７７では、それぞれ線膨張係数が異なるため、熱環境に応じて上記３者間に熱応力が発生する。その結果、上記３者間で最も膜厚が薄くなるエポキシ樹脂７３、７６が上記熱応力の影響を受け易い。そして、丸印８０〜８３で示す段差領域では、低温時の収縮方向の熱応力により、エポキシ樹脂７３と絶縁膜７２との界面から剥離が発生し易い。更に、エポキシ樹脂７３には、上記剥離が発生することで、剥離に伴うクラックが発生する。上記剥離及びクラックは外観異常となり、製品品質が低下する。尚、エポキシ樹脂７６とシリコンウエハ７１との界面においても、丸印８４、８５で示す領域にて同様な問題が発生する。

更に、図示していないが、絶縁膜７２内に多層の配線層が形成される構造もある。この構造の場合には、上記配線層のパターンに応じて、絶縁膜７２の表面に段差が形成される。そして、シリコンウエハ７１の表面側では、パッド電極７８、７９の表面と上記段差の凹部底面との段差幅が大きくなる領域が存在する。特に、ＣＣＤ素子の形成領域上には、遮光性の配線層が配置されず、絶縁膜７２の段差幅が大きく成り易い。その結果、上記段差幅が大きい領域では、エポキシ樹脂７３が深く溜まるため、上記剥離を伴うクラックが起こり易い。

また、従来の半導体装置の製造方法では、上述したように、真空チャンバーを用いてシリコンウエハ７１とカバーガラス板７４、７７とを貼り合わせることで、エポキシ樹脂７３、７６内の微小気泡を除去する。しかしながら、真空チャンバーを用いることで、製造コストが増大する。

また、従来の半導体装置の製造方法では、上述したように、フォトダイオード上にマイクロレンズを載置するために、第２保護層表面をＣＭＰ法により平坦処理する。そのため、ＣＭＰ法を用いることで、製造コストが増大する。

上述した各事情に鑑みて成されたものであり、本発明の半導体装置では、半導体層と、前記半導体層に形成された領域と、前記半導体層上に形成された絶縁層と、前記絶縁層内または前記絶縁層上に形成された配線層と、前記絶縁層上に形成されたパッシベーション膜と、前記パッシベーション膜上に形成された接着用樹脂と、前記接着用樹脂を介して前記半導体層上に貼り合わされた支持基板とを有し、前記領域上に位置する前記絶縁層表面には、前記半導体層のその他の素子形成領域上の前記絶縁層表面よりも突出する突出部が形成されることを特徴とする。従って、本発明では、ＣＭＰ法を用いることなく、領域上の絶縁層の段差幅が低減され、剥離を伴う接着用樹脂のクラックが防止される。

また、本発明の半導体装置の製造方法では、半導体層に領域を形成し、前記半導体層上に多層構造の配線層を形成しながら、前記半導体層上に多層構造の絶縁層を形成する工程と、最上層に位置する前記配線層の１層を被覆する前記絶縁層の１層上に、前記領域を被覆するように選択的にエッチングマスクを形成した後、前記エッチングマスクにより被覆されない領域に位置する前記絶縁層の１層の膜厚を薄くし、前記領域上に突出部を形成する工程と、前記エッチングマスクを除去し、前記絶縁層の１層上にパッシベーション膜を形成した後、少なくとも前記突出部の一部が露出するように前記パッシベーション膜に開口領域を形成する工程と、前記パッシベーション膜上に接着用樹脂を塗布した後、前記半導体層上に支持基板を貼り合わせる工程とを有することを特徴とする。従って、本発明では、ＣＭＰ法を用いることなく、領域上の絶縁層の段差幅を低減でき、製造コストを抑えることができる。

本発明では、フォトダイオード形成領域上の絶縁層に突出部が形成され、絶縁層表面の段差幅が緩和される。この構造により、接着用樹脂の膜厚のばらつきが低減され、接着用樹脂の外観異常が解消される。

また、本発明では、フォトダイオード形成領域上の絶縁層の膜厚を、実質、同一とすることで、フォトダイオード特性を維持できる。

また、本発明では、ＣＭＰ法を用いることなく、フォトダイオード形成領域上の絶縁層に突出部を形成し、絶縁層表面の段差幅を緩和する。この製造方法により、製造コストを抑えられる。

以下に、本発明の第１の実施の形態である半導体装置について、図１〜図５を参照し、詳細に説明する。図１は、本実施の形態の半導体装置を説明するための断面図である。図２は、本実施の形態の半導体装置を説明するための断面図である。図３（Ａ）は、本実施の形態の半導体装置を説明するための断面図である。図３（Ｂ）は、本実施の形態の半導体装置を説明するための平面図である。図４は、本実施の形態の半導体装置を説明するための断面図である。図５（Ａ）は、本実施の形態の半導体装置を説明するための断面図である。図５（Ｂ）は、本実施の形態の半導体装置を説明するための平面図である。

図１に示す如く、Ｐ型の単結晶シリコン基板１上には、Ｎ型のエピタキシャル層２が形成される。エピタキシャル層２は、Ｐ型の分離領域３〜５により複数の島領域に区分される。そして、島領域の１つには、Ｎチャネル型ＭＯＳトランジスタ６が形成され、別の島領域には、フォトダイオード７が形成される。

先ず、Ｎチャネル型ＭＯＳトランジスタ６の形成領域では、ゲート電極９が、ゲート酸化膜としてのシリコン酸化膜８上面に形成される。ゲート電極９は、例えば、ポリシリコン膜により所望の膜厚となるように形成される。

ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）酸化膜１０〜１３が、エピタキシャル層２に形成される。ＬＯＣＯＳ酸化膜１０〜１３の平坦部では、その膜厚が、例えば、３０００〜５０００Å程度となる。

第１の絶縁層１４が、エピタキシャル層２上面に形成される。第１の絶縁層１４は、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜等により、形成される。そして、シリコン酸化膜８及び第１の絶縁層１４にコンタクトホール１５〜１７が形成される。

コンタクトホール１５〜１７には、ドレイン電極１８、１９及びソース電極２０が形成される。ドレイン電極１８、１９及びソース電極２０は、１層目の配線層（図示せず）との共用工程により形成される。尚、図１に示した断面では、ゲート電極９への配線層は図示していないが、その他の領域で配線層と接続する。

次に、フォトダイオード７は、主に、基板１と、エピタキシャル層２と、Ｎ型の拡散層２１と、反射防止膜２２とから構成される。

Ｎ型の拡散層２１は、エピタキシャル層２の表面側に形成される。そして、Ｎ型のエピタキシャル層２及びＮ型の拡散層２１は、カソード領域として用いられる。一方、Ｐ型の基板１は、Ｐ型の分離領域４、５と連続し、アノード領域として用いられる。

反射防止膜２２が、エピタキシャル層２上に形成される。開口領域２３が、Ｎ型の拡散層２１上のシリコン酸化膜８に形成され、反射防止膜２２は、その開口領域２３を介してＮ型の拡散層２１上を被覆する。そして、反射防止膜２２は、例えば、シリコン窒化膜により形成される。

尚、本実施の形態では、シリコン酸化膜８に開口領域２３が形成される場合について説明したが、この場合に限定するものではない。例えば、シリコン酸化膜８が、Ｎ型の拡散層２１上面を被覆する場合でもよい。この場合には、反射防止膜２２の膜厚により、Ｎ型の拡散層２１へと光の入射領域を調整することができる。

コンタクトホール２４には、Ｎ型の拡散層２１と接続するカソード電極２５が形成される。尚、図示はしていないが、分離領域４、５表面にはアノード電極が形成され、分離領域４、５はアノード引き出し領域としての役割も果たす。

次に、エピタキシャル層２上に積層される絶縁層について説明する。エピタキシャル層２上には、シリコン酸化膜８、反射防止膜２２及び第１の絶縁層１４が、順次、堆積される。第１の絶縁層１４は、例えば、ＮＳＧ膜、ＢＰＳＧ膜等の少なくとも１層が選択されて形成される。

上述したように、ＭＯＳトランジスタ６の形成領域では、シリコン酸化膜８上にゲート電極９が形成される。また、第１の絶縁層１４等を貫通して、１層目の配線層（図示せず）の形成工程により、ドレイン電極１８、１９、ソース電極２０及びカソード電極２５が形成される。

続いて、第１の絶縁層１４上には、第２の絶縁層２６が形成される。第２の絶縁層２６は、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｓｏ−Ｓｉｌｉｃａｔｅ）膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜等により、形成される。

２層目の配線層２７、２８が、第２の絶縁層２６上に形成される。尚、図示していないが、２層目の配線層２７、２８は、第２の絶縁層２６に形成されたコンタクトホール（図示せず）を介して１層目の配線層（図示せず）や上記電極等と接続する。

続いて、第２の絶縁層２６上には、第３の絶縁層２９が形成される。第３の絶縁層２９は、ＴＥＯＳ膜、ＳＯＧ膜等により、形成される。

３層目の配線層３０、３１が、第３の絶縁層２９上に形成される。そして、配線層３０、３１は、遮光膜としての機能も有し、フォトダイオード７の形成領域を除く基板１上全面に配置される。そして、配線層３０、３１は一体に形成され、フォトダイオード７の形成領域上の配線層３０、３１には開口領域３２が形成される。尚、図示していないが、３層目の配線層３０、３１は、第３の絶縁層２９に形成されたコンタクトホール（図示せず）を介して２層目の配線層２７、２８と接続する。

続いて、第３の絶縁層２９上には、第４の絶縁層３３が形成される。第４の絶縁層３３は、ＴＥＯＳ膜により、形成される。図示したように、第４の絶縁層３３には、フォトダイオード７の形成領域上に突出部３４が形成される。そして、突出部３４の形成領域が、第４の絶縁層３３表面に対し、最も突出する領域である。

ここで、フォトダイオード７の形成領域であり、カソード領域としてのＮ型の拡散層２１上には、光の入射を妨げる配線層は配置されない。また、Ｎ型の拡散層２１の形成領域には、ＬＯＣＯＳ酸化膜１３、３５も配置されない。この構造により、Ｎ型の拡散層２１上では、３層目の絶縁層２９表面とパッシベーション膜３６表面では、段差を有し、その最も大きい段差幅はｔ１である。

そこで、フォトダイオード７の形成領域では、上記段差幅ｔ１を小さくするために第４の絶縁層３３により突出部３４を形成する。そして、第４の絶縁層３３表面では、最も大きい段差幅ｔ１が、突出部３４によりその幅が小さくなることで、基板１上全面における段差幅が小さくなる。詳細は後述するが、第４の絶縁層３３表面の段差幅が小さくなり、第４の絶縁層３３上に塗布されるシリコーン樹脂３８の膜厚のばらつきが小さくなる。そして、シリコーン樹脂３８に発生する剥離を伴うクラックが防止される。

更に、第４の絶縁層３３は、第１〜第３の絶縁層１４、２６、２９の構成材料であるＴＥＯＳ膜であり、同一材料によりフォトダイオード７の形成領域上の膜厚を調整することができる。この構造により、反射防止膜２２の開口領域２３上に位置する突出部３４の膜厚を同一の膜厚とすることで、光が入射する位置により反射率が異なり、フォトダイオードの感度にばらつきが生じるということも防止できる。

続いて、第４の絶縁層３３上には、パッシベーション膜３６が形成される。パッシベーション膜３６は、シリコン窒化膜により、形成される。パッシベーション膜３６は、３層目の配線層３０、３１を被覆する。そして、パッシベーション膜３６は、耐湿性向上等を目的として、第４の絶縁層３３上全面に形成される。しかし、フォトダイオード７の形成領域上では、光を入射させるために、パッシベーション膜３６に開口領域３７が形成される。

シリコーン樹脂３８が、例えば、回転塗布法により、基板１上全面に塗布される。シリコーン樹脂３８は、透光封止用樹脂であり、接着強度が強く、接着加工性に優れる。そして、フォトダイオード７の形成領域上のシリコーン樹脂３８の膜厚は、上記突出部３４により、その他の素子形成領域の膜厚と近くなる。具体的には、シリコーン樹脂３８は、その他の素子形成領域上での最も薄い領域の膜厚ｔ２が、２．０μｍ程度であり、フォトダイオード７の形成領域上の最も厚い領域の膜厚ｔ３が、２．８μｍ程度である。尚、本実施の形態では、シリコーン樹脂３８により基板１とガラス板３９とを貼り合わせる場合について説明するがこの場合に限定するものではない。例えば、シリコーン樹脂３８の換わりにエポキシ樹脂を用いる場合でもよい。

ガラス板３９が、シリコーン樹脂３８を介して基板１上に貼り合わされる。ガラス板３９は、基板１上全面に貼り合わされ、チップサイズと成る。尚、本実施の形態では、ガラス板３９に限定されるものではなく、ガラス板３９に換えて、樹脂板等の透光性を有する支持基板を用いる場合でもよい。

図２は、図１に示す構造に対し、突出部３４を構成する第４の絶縁層３３が形成されない構造を示す。そして、図２では、図１に示す断面図のフォトダイオード７の形成領域のみを図示し、図１に示す構成部材と同一の構成部材には同じ符番を付す。

図示の如く、フォトダイオード７の形成領域であり、カソード領域としてのＮ型の拡散層２１上には、光の入射を妨げる配線層２８、３０、３１は配置されない。また、Ｎ型の拡散層２１を配置するため、Ｎ型の拡散層２１の形成領域には、ＬＯＣＯＳ酸化膜１３、３５も配置されない。一方、図１に示すように、ＭＯＳトランジスタ６の形成領域等のその他の素子形成領域では、エピタキシャル層２にＬＯＣＯＳ酸化膜１０〜１３が形成される。また、エピタキシャル層２上にはゲート電極９、配線層２８、３０、３１が配置される。

この構造により、シリコーン樹脂３８を塗布する際、フォトダイオード７の形成領域では、最も高い位置のパッシベーション膜３６表面とＮ型の拡散層２１上の第３の絶縁層２９表面とは、段差を有し、その段差幅はｔ４である。そして、この段差幅ｔ４を有した構造にて、基板１上にシリコンーン樹脂３８を塗布し、ガラス板３９を貼り合わせると以下の問題が発生し易くなる。

フォトダイオード７の形成領域では、上記段差幅ｔ４により基板１上の他の素子形成領域上よりも第３の絶縁膜２９の窪み量が増大し、シリコーン樹脂３８の溜まり量が増大する。その結果、最も高い位置のパッシベーション膜３６上のシリコーン樹脂３８の膜厚ｔ５は、２．０μｍ程度であり、Ｎ型の拡散層２１上のシリコーン樹脂３８の膜厚ｔ６は、４．４μｍ程度である。

ここで、基板１とガラス板３９とはシリコーン樹脂３８により接着され、基板１の厚みは、例えば、６５０μｍ程度であり、ガラス板３９の厚みは、例えば、４００μｍ程度である。また、基板１の線膨張係数は３．０×１０^−６／Ｋであり、シリコーン樹脂３８の線膨張係数は７０×１０^−６／Ｋであり、ガラス板３９の線膨張係数は３８×１０^−６／Ｋである。そして、チップの置かれる熱環境に応じて、基板１、シリコーン樹脂３８及びガラス板３９は、それぞれ熱膨張、熱収縮を繰り返す。

この構造により、チップ全体として、上記熱膨張、熱収縮を繰り返すと、最も膜厚の薄いシリコーン樹脂３８が、その熱応力による影響を受け易い。特に、丸印４０、４１で示す段差部では、チップに対し低温時における収縮方向の熱応力が加わると、シリコーン樹脂３８と第３の絶縁層２９及びパッシベーション膜３６との界面から剥離が発生する。そして、シリコーン樹脂３８には、上記剥離に伴うクラックが発生し、そのクラックが外観異常となる。

図示するように、丸印４０、４１で示す段差部は、フォトダイオード７の形成領域上の開口領域４２に沿って形成される。そして、開口領域４２（縦１００μｍ×横１５０μｍ）は、チップ（縦１．２ｍｍ×横１．５ｍｍ）全体に占める領域としては微小領域である。更に、上記段差部で囲まれた領域が、基板１上にてシリコーン樹脂３８の膜厚ｔ６が最も厚くなる領域となる。この構造により、チップ全体に収縮方向の熱応力が加わることで、上記段差部が剥離現象の起こり易い領域となる。そして、フォトダイオード７の形成領域上にて、上記剥離が発生し、更には、上記剥離に起因するクラックがシリコーン樹脂３８に発生することで、入射光が乱反射し、フォトダイオード７として使用できず、製品不良となる。

具体的には、図２に示すように、フォトダイオード７上の絶縁層に突出部３４（図１参照）が形成されないチップに対し、信頼性試験を行った。低温保存試験を行った場合には、２２チップ中全てのチップに上記外観異常が発生した。また、温度サイクル試験を行った場合には、２２チップ中１８チップに上記外観異常が発生した。また、リフロー試験を行った場合には、９５チップ中１０チップに上記外観異常が発生した。尚、高温保存試験、高温高湿保存試験を行った場合には、全てのチップにおいて、上記外観異常が発生しなかった。

上記信頼性試験の結果からも、チップ全体に対し収縮方向の熱応力が加わることで、上記剥離が起こり、上記外観異常が発生し易いと考えられる。つまり、シリコーン樹脂３８と第３の絶縁層２９及びパッシベーション膜３６との界面には、複数の段差が形成されるが、特に、シリコーン樹脂３８の膜厚が最も厚くなる丸印４０、４１で示す段差部では、上記剥離に起因するクラックが発生し易いと考えられる。一方、チップへの温度が高く働くことで、シリコーン樹脂３８に膨張方向の熱応力が加わる際には、シリコーン樹脂３８の有する柔軟特性等により、上記熱応力が緩和される。そして、シリコーン樹脂３８は、厚み方向に対して水平方向に引っ張られることで、上記剥離が防止され、上記外観異常が起こり難いと考えられる。

そこで、本実施の形態では、図１に示すように、３層目の配線層３０、３１上に第４の絶縁層３３を用いて突出部３４を形成し、基板１上全体での第４の絶縁層３３の段差幅を小さくする。特に、フォトダイオード７の形成領域上での段差幅ｔ１を小さくすることで、フォトダイオード７の形成領域上のシリコーン樹脂３８の溜まり量が低減される。そして、基板１上全体を通して、シリコーン樹脂３８の膜厚を１．０〜１．８μｍ程度の範囲内で形成することで、第４の絶縁層３３またはパッシベーション膜３６の特定の段差部に収縮方向の熱応力が集中することが防止される。その結果、シリコーン樹脂３８において、剥離に起因するクラックの発生が防止され、上記外観異常が発生する問題が解消される。特に、フォトダイオード７の形成領域上での剥離やクラックの発生が防止され、フォトダイオード７として使用できず、製品不良となる問題が解消される。

更に、例えば、ＣＭＰ法により絶縁層の接着面を平坦処理した場合と比較して、第４の絶縁層３３またはパッシベーション膜３６表面には、剥離現象を誘発しない程度の段差が形成されることで、シリコーン樹脂３８と密着性が向上される。第４の絶縁層３３またはパッシベーション膜３６表面の段差により、アンカー効果が得られるからである。

尚、図１に示すように、フォトダイオード７上の絶縁層に突出部３４（図１参照）が形成されるチップに対し、同じ条件の信頼性試験を行った。そして、低温保存試験、温度サイクル試験、リフロー試験、高温保存試験、高温高湿保存試験の全ての試験において、全てのチップに上記外観異常が発生しなかった。

図３（Ａ）は、図１に示す構造に対し、パッシベーション膜３６の開口領域４３の形成位置が相違する構造を示す。そして、図３（Ａ）では、図１に示す断面図のフォトダイオード７の形成領域のみを図示し、図１に示す構成部材と同一の構成部材には同じ符番を付す。

図１に示す構造と同様に、Ｎ型の拡散層２１上では、３層目の絶縁層２９表面とパッシベーション膜３６表面とは段差を有し、その段差幅はｔ１である。そして、この段差幅ｔ１を小さくするために、第４の絶縁層３３による突出部４４が、フォトダイオード７の形成領域上に配置される。そして、パッシベーション膜３６が、突出部４４近傍まで配置され、突出部４４の外周に開口領域４３が形成される。

図３（Ｂ）では、実線が突出部４４の上端部を示し、点線がパッシベーション膜３６の開口領域４３を示し、一点鎖線が３層目の配線層３０、３１の開口領域３２を示す。斜線のハッチングで示すように、突出部４４の周囲には、パッシベーション膜３６と突出部４４間にスリットが形成される。そして、二点鎖線がシリコン酸化膜８の開口領域２３を示すが、開口領域２３は開口領域４３よりも内側の下方に配置される。更に、開口領域２３は、実線で示す突出部４４の上端部よりも内側の下方に配置されることで、開口領域２３上の絶縁層の膜厚が、実質、同一となる。

この構造により、膜厚の異なる突出部４４の傾斜面４５から入射した光は、Ｎ型の拡散層２１には到達し難い構造となる。そして、Ｎ型の拡散層２１上の絶縁層の膜厚の相違に起因し、入射光の屈折率の変化による乱反射が防止される。尚、上述したように、シリコン酸化膜８に開口領域２３が形成されず、反射防止膜２２の膜厚により、光が、Ｎ型の拡散層２１内へと入射できる領域を調整することができる。この場合でも、二点鎖線で示す領域が、光の入射領域となるように膜厚が調整されることで、開口領域２３が形成される場合と同様な効果が得られる。

図４は、図１に示す構造に対し、第４の絶縁層３３が形成されず、パッシベーション膜３６の開口領域４６を完全に被覆するように突出部４７が形成される構造が相違する。そして、図４では、図１に示す断面図のフォトダイオード７の形成領域のみを図示し、図１に示す構成部材と同一の構成部材には同じ符番を付す。

図示の如く、Ｎ型の拡散層２１上では、３層目の絶縁層２９表面とパッシベーション膜３６表面とは段差を有し、その段差幅はｔ７である。そして、この段差幅ｔ７を小さくするために、例えば、ＴＥＯＳ膜から成る突出部４７が、フォトダイオード７の形成領域上に配置される。突出部４７は、パッシベーション膜３６上に、例えば、ＴＥＯＳ膜を堆積した後、そのＴＥＯＳ膜を選択的に除去することで形成される。尚、開口領域４６を完全に被覆するように、突出部４７の周端部側はパッシベーション膜３６上に形成される。

この構造により、開口領域４６上の突出部４７の膜厚は、実質、同一であり、膜厚の異なる突出部４７の傾斜面４８から入射した光は、Ｎ型の拡散層２１には到達し難い構造となる。そして、Ｎ型の拡散層２１上の絶縁層の膜厚の相違に起因し、入射光の屈折率の変化による乱反射が防止される。更に、図１に示す構造で用いた第４の絶縁層３３を省略することで、チップ全体の厚みを薄くすることができる。

図５（Ａ）は、図１に示す構造に対し、第４の絶縁層３３が形成されず、パッシベーション膜３６の開口領域４９内に突出部５０が形成される構造が相違する。そして、図５（Ａ）では、図１に示す断面図のフォトダイオード７の形成領域のみを図示し、図１に示す構成部材と同一の構成部材には同じ符番を付す。尚、図４（Ａ）に示す構造とは、突出部５０とパッシベーション膜３６の開口領域４９との位置が相違する。

図４（Ａ）に示す構造と同様に、Ｎ型の拡散層２１上では、３層目の絶縁層２９表面とパッシベーション膜３６表面とは段差を有し、その段差幅はｔ７である。そして、この段差幅ｔ７を小さくするために、例えば、ＴＥＯＳ膜から成る突出部５０が、フォトダイオード７の形成領域上に配置される。突出部５０は、パッシベーション膜３６上に、例えば、ＴＥＯＳ膜を堆積した後、そのＴＥＯＳ膜を選択的に除去することで形成される。

図５（Ｂ）では、実線が突出部５０の上端部を示し、点線がパッシベーション膜３６の開口領域４９を示し、一点鎖線が３層目の配線層３０、３１の開口領域３２を示す。斜線のハッチングで示すように、突出部５０の周囲には、パッシベーション膜３６と突出部５０間にスリットが形成される。そして、二点鎖線がシリコン酸化膜８の開口領域２３を示すが、開口領域２３は開口領域４９よりも内側の下方に配置される。更に、開口領域２３は、実線で示す突出部５０の上端部よりも内側の下方に配置されることで、開口領域２３上の絶縁層の膜厚が、実質、同一となる。

この構造により、膜厚の異なる突出部５０の傾斜面５１から入射した光は、Ｎ型の拡散層２１には到達し難い構造となる。そして、Ｎ型の拡散層２１上の絶縁層の膜厚の相違に起因し、入射光の屈折率の変化による乱反射が防止される。そして、図１の構造と同様に、突出部５０を形成し、段差幅ｔ７を小さくすることで、上記剥離が防止され、上記外観異常が起こり難い構造となる。更に、図１に示す構造で用いた第４の絶縁層３３を省略することで、チップ全体の厚みを薄くすることができる。尚、上述したように、シリコン酸化膜８に開口領域２３が形成されず、反射防止膜２２の膜厚により、光が、Ｎ型の拡散層２１内へと入射できる領域を調整することができる。この場合でも、二点鎖線で示す領域が、光の入射領域となるように膜厚が調整されることで、開口領域２３が形成される場合と同様な効果が得られる。

尚、本実施の形態では、図１及び図３に示すように、３層目の配線層３０、３１上に第４の絶縁層３３を形成し、第４の絶縁層３３を用いて突出部３４、４４を形成する。そして、突出部３４、４４により、フォトダイオード７の形成領域上の段差幅ｔ１を小さくする場合について説明したが、この場合に限定するものではない。また、図４及び図５に示すように、パッシベーション膜３６上にＴＥＯＳ膜を堆積し、選択的に除去することで突出部４７、５０を形成する。そして、突出部４７、５０により、フォトダイオード７の形成領域上の段差幅ｔ７を小さくする場合について説明したが、この場合に限定するものではない。例えば、第１の絶縁層１４、第２の絶縁層２６または第３の絶縁層２９において、上記突出部３４、４４、４７、５０と同様な構造が形成されることで、フォトダイオード７の形成領域上の段差幅を小さくする場合でも良い。この場合にも、シリコーン樹脂３８において、剥離または剥離に起因するクラックの発生が防止され、上記外観異常の発生が防止される。

また、本実施の形態では、上記別の島領域には、フォトダイオードが形成される場合について説明したが、この場合に限定するものではない。別の島領域には、例えば、トランジスタ、容量、抵抗等の素子が形成される場合でもよく、また、上記素子が形成されない場合でもよい。つまり、上記接着用樹脂の溜まる領域下方の領域は、必要に応じて任意の用途として用いることができる。そして、半導体チップとして透光性を必要としない場合には、ガラス板に換えて、金属板、樹脂板等の支持基板を用いる場合でもよい。

また、本実施の形態では、基板１上に１層のエピタキシャル層２が形成される場合について説明したが、この場合に限定するものではない。例えば、基板上にノンドープまたは高比抵抗となるエピタキシャル層を多層に積層する場合でもよい。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

次に、本発明の第２の実施の形態である半導体装置の製造方法について、図６〜図９を参照し、詳細に説明する。図６〜図９は、本実施の形態における半導体装置の製造方法を説明するための断面図である。尚、図６〜図９では、図１に示す半導体装置の製造方法について説明し、同一の構成部材は同一の符番とする。

先ず、図６に示す如く、Ｐ型の単結晶シリコン基板１（ウエハ）を準備する。基板１上にＮ型のエピタキシャル層２を形成する。エピタキシャル層２は、Ｐ型の分離領域３、４、５により複数の島領域に区分される。そして、島領域の１つには、Ｎチャネル型ＭＯＳトランジスタ６が形成され、別の島領域には、フォトダイオード７が形成される。尚、ＭＯＳトランジスタ６及びフォトダイオード７の構造の説明は、上述した説明を参照し、ここではその説明を割愛する。

次に、第１の絶縁層１４上に第２の絶縁層２６を形成する。第２の絶縁層２６としては、先ず、１層目の配線層（図示せず）等を被覆するようにＴＥＯＳ膜を堆積する。そして、ＴＥＯＳ膜は、ゲート電極９、１層目の配線層等の形状に応じて、その表面には段差が形成される。次に、この段差を緩和するため、ＴＥＯＳ膜上に液体ＳＯＧを塗布し、ＳＯＧ膜を形成する。その後、ＳＯＧ膜上に、再び、ＴＥＯＳ膜を堆積する。

次に、第２の絶縁層２６上に、アルミ合金膜を選択的に除去し、２層目の配線層２７、２８を形成する。

次に、第２の絶縁層２６上に第３の絶縁層２９を形成する。第３の絶縁層２９は、第２の絶縁層２６と同様に、ＴＥＯＳ膜、ＳＯＧ膜、ＴＥＯＳ膜の積層構造から成る。そして、その積層構造により、第３の絶縁層２９表面の段差を緩和する。

次に、第３の絶縁層２９上に、アルミ合金膜を選択的に除去し、３層目の配線層３０、３１を形成する。このとき、３層目の配線層３０、３１には、開口領域３２が形成される。

次に、第３の絶縁層２９上に第４の絶縁層３３を形成する。第４の絶縁層３３としては、ＴＥＯＳ膜を１１０００Å程度堆積する。そして、第４の絶縁層３３上にフォトレジスト６１を形成する。フォトダイオード７の形成領域上にフォトレジスト６１を残存させるように、フォトレジスト６１を選択的に除去する。

次に、図７に示す如く、フォトレジスト６１をマスクとして用い、ドライエッチングにより、第４の絶縁層３３を選択的に除去する。そして、フォトレジスト６１が形成されていない領域では、第４の絶縁層３３の膜厚ｔ８が、５００〜２０００Å程度となる。一方、フォトレジスト６１が形成されたフォトダイオード７の形成領域上では、第４の絶縁層３３の膜厚が、その他の領域よりも厚くなり、突出部３４が形成される。

次に、図８に示す如く、フォトレジスト６１（図７参照）を除去する。そして、第４の絶縁層３３上にパッシベーション膜３６を形成する。パッシベーション膜３６としては、例えば、シリコン窒化膜を３０００〜１００００Å程度堆積する。その後、パッシベーション膜３６上にフォトレジスト６２を形成する。そして、フォトダイオード７の形成領域上に開口部を形成するように、フォトレジスト６２を選択的に除去する。

次に、図９に示す如く、フォトレジスト６２（図８参照）をマスクとして用い、ドライエッチングにより、パッシベーション膜３６を選択的に除去する。そして、フォトダイオード７の形成領域上のパッシベーション膜３６に開口領域３７を形成する。

次に、フォトレジスト６２を除去した後、パッシベーション膜３６上にシリコーン樹脂３８を滴下する。そして、基板１（ウエハ）と同形状のガラス板３９を準備し、基板１上にガラス板３９を貼り合わせる。その後、回転塗布装置のステージ（図示せず）上に基板１を設置し、ガラス板３９を基板１側に押圧した状態にて、基板１を回転させる。例えば、その押圧力は、ガラス板３９の自重により２〜１５Ｐａであり、回転速度は１５００〜３０００ｒｐｍである。この製造方法により、基板１の中心部に滴下されたシリコーン樹脂３８は、その遠心力により基板１周囲へと広がり、その後基板１とガラス板３９との間を充填する。このとき、上記遠心力や上記押圧力がシリコーン樹脂３８に加わることで、シリコーン樹脂３８内の微小気泡が除去される。

次に、熱処理を加えることで、シリコーン樹脂３８は硬化し、基板１とガラス板３９とは、確実に貼り合わされる。上述したように、ガラス板３９を用いシリコーン樹脂３８に押圧力を加えながら、シリコーン樹脂３８を流動させたことで、ガラス板３９は、基板１上にしっかりと固定された状態にて貼り合わされる。尚、本実施の形態では、ガラス板３９に限定されるものではなく、ガラス板３９に換えて、樹脂板等の透光性を有する支持基板を用いる場合でもよい。

最後に、図示していないが、基板１の裏面側から貫通電極を形成した後、基板１及びガラス板３９をダイシングし、個々のチップへと分割する。

上述したように、本実施の形態では、第１の絶縁層１４、第２の絶縁層２６及び第３の絶縁層２９の平坦性を実現する際に、ＴＥＯＳ膜、ＳＯＧ膜を積層することで対応し、ＣＭＰ法を用いていない。更に、フォトダイオード７の形成領域上の段差幅ｔ１（図１参照）を低減するために、第４の絶縁層３３により突出部３４を形成する。この製造方法により、基板１上全体を通して、シリコーン樹脂３８の膜厚を１．０〜１．８μｍ程度の範囲内で形成することができる。特に、フォトダイオード７の形成領域上のシリコーン樹脂３８の膜厚が、その他の素子形成領域上のシリコーン樹脂３８の膜厚に比較して厚くなり過ぎることを防止できる。その結果、ＣＭＰ法を用いることなく、製造コストを抑えつつ、シリコーン樹脂３８において、剥離に起因するクラックの発生が防止され、クラックによる外観異常が発生する問題が解消される。

尚、本実施の形態では、基板１上に第４の絶縁層３３を堆積し、加工することで突出部３４を形成する場合について説明したが、この場合に限定するものではない。例えば、第１の絶縁層１４、第２の絶縁層２６または第３の絶縁層２９において、上記突出部３４と同様な構造を形成する場合でも良い。この場合にも、シリコーン樹脂３８において、剥離または剥離に起因するクラックの発生が防止され、上記外観異常の発生が防止される。

また、本実施の形態では、上記別の島領域には、フォトダイオードが形成される場合について説明したが、この場合に限定するものではない。別の島領域には、例えば、トランジスタ、容量、抵抗等の素子が形成される場合でもよく、また、上記素子が形成されない場合でもよい。つまり、上記接着用樹脂の溜まる領域下方の領域は、必要に応じて任意の用途として用いることができる。そして、半導体チップとして透光性を必要としない場合には、ガラス板に換えて、金属板、樹脂板等の支持基板を用いる場合でもよい。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

本発明の実施の形態における半導体装置を説明する断面図である。 本発明の実施の形態における半導体装置を説明する断面図である。 本発明の実施の形態における半導体装置を説明するための（Ａ）断面図、（Ｂ）平面図である。 本発明の実施の形態における半導体装置を説明する断面図である。 本発明の実施の形態における半導体装置を説明するための（Ａ）断面図、（Ｂ）平面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 従来の実施の形態における半導体装置を説明する断面図である。

符号の説明

１ Ｐ型の単結晶シリコン基板
７ フォトダイオード
３４ 突出部
３８ シリコーン樹脂
３９ ガラス板

Claims (11)

1. 半導体層と、前記半導体層に形成された領域と、前記半導体層上に形成された絶縁層と、前記絶縁層内または前記絶縁層上に形成された配線層と、前記絶縁層上に形成されたパッシベーション膜と、前記パッシベーション膜上に形成された接着用樹脂と、前記接着用樹脂を介して前記半導体層上に貼り合わされた支持基板とを有し、
   前記領域上に位置する前記絶縁層表面には、前記半導体層のその他の素子形成領域上の前記絶縁層表面よりも突出する突出部が形成されることを特徴とする半導体装置。
2. 前記配線層は多層構造であり、前記絶縁層は前記多層構造の各層の配線層に対応した多層構造であり、
   前記絶縁層の中の１層には、前記突出部が形成されることを特徴とする請求項１に記載の半導体装置。
3. 前記突出部が形成される前記絶縁層の１層は、最上層に位置する前記絶縁層であることを特徴とする請求項２に記載の半導体装置。
4. 前記領域上には、前記パッシベーション膜に形成された開口領域とを有し、
   前記開口領域は、前記突出部上面に配置され、前記開口領域下方の前記絶縁層の膜厚は同一であることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
5. 前記領域上には、前記絶縁層に形成された第１の開口領域と、前記パッシベーション膜に形成された第２の開口領域とを有し、
   前記第１の開口領域は、前記第２の開口領域内の下方に位置し、前記第２の開口領域は、前記突出部周囲を囲むように配置され、前記第１の開口領域上の前記絶縁層の膜厚は同一であることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
6. 前記領域は、半導体素子が形成される領域であることを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置。
7. 前記半導体素子はフォトダイオードであり、前記支持基板はガラス板であることを特徴とする請求項６に記載の半導体装置。
8. 半導体層に領域を形成し、前記半導体層上に多層構造の配線層を形成しながら、前記半導体層上に多層構造の絶縁層を形成する工程と、
   最上層に位置する前記配線層の１層を被覆する前記絶縁層の１層上に、前記領域を被覆するように選択的にエッチングマスクを形成した後、前記エッチングマスクにより被覆されない領域に位置する前記絶縁層の１層の膜厚を薄くし、前記領域上に突出部を形成する工程と、
   前記エッチングマスクを除去し、前記絶縁層の１層上にパッシベーション膜を形成した後、少なくとも前記突出部の一部が露出するように前記パッシベーション膜に開口領域を形成する工程と、
   前記パッシベーション膜上に接着用樹脂を塗布した後、前記半導体層上に支持基板を貼り合わせる工程とを有することを特徴とする半導体装置の製造方法。
9. 前記半導体層上に前記支持基板を貼り合わせる工程では、前記支持基板を押圧した状態にて、回転塗布法により前記接着用樹脂を前記パッシベーション膜と前記支持基板間に充填させることを特徴とする請求項８に記載の半導体装置の製造方法。
10. 前記領域は、半導体素子が形成される領域であることを特徴とする請求項８または請求項９に記載の半導体装置の製造方法。
11. 前記半導体素子はフォトダイオードであり、前記支持基板はガラス板であることを特徴とする請求項１０に記載の半導体装置の製造方法。

Images