JP4432502B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4432502B2
JP4432502B2 JP2004011415A JP2004011415A JP4432502B2 JP 4432502 B2 JP4432502 B2 JP 4432502B2 JP 2004011415 A JP2004011415 A JP 2004011415A JP 2004011415 A JP2004011415 A JP 2004011415A JP 4432502 B2 JP4432502 B2 JP 4432502B2
Authority
JP
Japan
Prior art keywords
external connection
layer
motomeko
opening
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004011415A
Other languages
English (en)
Other versions
JP2005209677A (ja
Inventor
孝司 横山
利章 白岩
康隆 山本
剛志 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004011415A priority Critical patent/JP4432502B2/ja
Publication of JP2005209677A publication Critical patent/JP2005209677A/ja
Application granted granted Critical
Publication of JP4432502B2 publication Critical patent/JP4432502B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、固体撮像素子等の半導体素子を外部接続電極を介して外部と電気的に接続する半導体装置に関する。
固体撮像素子としては、電荷転送型のCCD(Charge Coupled Device ) イメージセンサと、X−Yのアドレスを指定して読み出すCMOS(Complementary Metal Oxide Semiconductor )イメージセンサとが代表的である。これらの固体撮像素子は、いずれも、二次元に配置されたフォトダイオードに入射した光を電子に変換する点で似ている。
図10は、従来のCMOSイメージセンサの一例を表している。このCMOSイメージセンサは、基板111上に固体撮像素子120が二次元に配置された画素領域130が形成されたものであり、この画素領域130の周囲は、周辺回路領域140および外部接続領域150となっている。
画素領域130の固体撮像素子120は、基板111の表面に受光部(フォトダイオード)121を有し、各受光部121ごとにトランジスタ122が設けられている。なお、図10では、トランジスタ122のゲートのみを示している。また、各画素の選択をX(垂直方向配線)およびY(水平方向配線)で行うため、基板111の固体撮像素子120側には、層間絶縁膜161を介して例えば3層の金属配線層162A,162B,162Cが積層されている。層間絶縁膜161の上には、各受光部121ごとに、カラーフィルタ123およびマイクロレンズ124が設けられている。
周辺回路領域140には、トランジスタ141が形成されていると共に、画素領域130と同様に層間絶縁膜161を介して金属配線層162A,162B,162Cが設けられている。なお、図10では、トランジスタ141のゲートのみを示している。外部接続領域150は、層間絶縁膜161内に外部接続電極151を有している。この外部接続電極151は、層間絶縁膜161に設けられた開口部152の底面で露出しており、この露出部分において外部との接続が可能となっている。
しかし、このような従来のCMOSイメージセンサでは、金属配線層162A,162B,162C側から光を入射させるようにしているので、入射光が金属配線層162A,162B,162Cによって反射され、感度が低下してしまうという問題があった。更に、金属配線層162A,162B,162Cによって反射された光が隣接画素に入射し、混色の原因となる可能性があった。また、CCDイメージセンサにおいても、フォトダイオード上の層間絶縁膜に光が吸収されて感度が低下することが知られている(例えば、特許文献1参照。)。
このような問題を解決するため、例えば、基板の裏側を研磨して薄膜化し、基板の裏側から光を入射させて光電変換を行うようにした構造が提案されている(例えば、特許文献1および特許文献2参照)。この構造では、光の入射される側に金属配線層または層間絶縁膜が設けられていないので、金属配線層による入射光の反射あるいは層間絶縁膜による光吸収を抑制することが可能となる。
特開平6−29506号公報 特開2003−31785号公報
しかしながら、基板の裏側から光を入射させる従来の固体撮像装置は、通常、金属配線層の上に外部接続電極を形成し、半田バンプなどを介して基板にフェースダウンするフリップチップ接合により外部と電気接合されており、より低コストな電気的接続方法であるワイヤボンディング法またはTAB(Tape Automated Bonding)法を用いることが非常に難しいという問題があった。
また、製造工程において基板を薄膜化する工程はウェハの状態で行われるので、強度を確保するため、シリコン(Si)などよりなる厚み700μm程度の支持基板を貼り合わせる必要がある。しかし、金属配線層を形成したのちに支持基板を貼り合わせた場合、この厚い支持基板を介して従来のように金属配線層の上に外部接続電極を形成することは極めて困難であるという問題があった。なお、固体撮像装置に限らず、マイクロプロセッサ等の集積回路装置でも、配線のレイアウト制限を緩和するため、または配線の密度を緩和するために、基板の裏側に配線を形成する場合があるが、このような場合にも、ウェハの状態で基板を加工するときには同様の問題が生じていた。
本発明はかかる問題点に鑑みてなされたもので、その目的は、低コストな電気的接続方法により、支持基板を介せず容易に外部との電気接合を行うことのできる半導体装置を提供することにある。
本発明の半導体装置は、表面に半導体素子を有する素子層と、この素子層の半導体素子側に、層間絶縁膜を介して積層された複数の金属配線層と、前記素子層の半導体素子側に層間絶縁膜および金属配線層を間にして貼り合わせられた支持基板と、素子層の裏側から半導体素子側へ向けて設けられた開口部と、この開口部に対応して形成された外部接続電極と、開口部を介して外部接続電極に電気的に接続された電極パッドと、電極パッドと外部接続電極とを電気的に接続する導電性接続部とを備えたものである。
本発明の半導体装置によれば、素子層の半導体素子側に支持基板を貼り合わせると共に、支持基板を貼り合わせていない裏側に開口部を設け、この開口部に対応して外部接続電極を形成するようにしたので、厚い支持基板を介して外部接続電極を形成する困難な作業を不要とすることができ、素子層の裏側で容易に外部との電気接合を行うことができる。また、低コストなワイヤボンディング技術などの適用が可能となり、製造コストの低減を図ることができる。
特に、開口部の側面に保護膜を設けるようにすれば、吸湿などによる影響を抑制することができる。
た、開口部を介して外部接続電極に電気的に接続された電極パッドを備えるようにしたので、外部接続電極を、ワイヤボンディング法の適用が難しい銅などの材料により構成した場合にも、電極パッドを用いてワイヤボンディング法による安定した電気的接続を得ることができる。
更に、電極パッドと外部接続電極とを電気的に接続する導電性接続部を設けるようにしたので、素子層の裏側の平坦性を高めて良好な電気的接続を得ると共に、開口部の深さを小さくして製造工程におけるエッチング負荷を軽減することが可能となる。また、フォトレジスト膜またはカラーフィルタの厚みの均一性を向上させ、フォトレジスト膜の解像特性またはカラーフィルタの分光性能を向上させることが可能となる。
加えて、特に、電極パッドの少なくとも一部を、素子層の裏側を被覆する被覆部分とし、この被覆部分を外部と電気的に接続すれば、素子層の裏側の段差を小さくすることができる。よって、ワイヤボンディング法などの低コストな電気的接続方法により、安定した電気接合を行うことができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図1は本発明の一実施の形態に係る固体撮像装置の断面構成を表すものである。この固体撮像装置は、例えばCMOSイメージセンサとして用いられるものであり、その画素領域30には、素子層11の表面に固体撮像素子20が二次元に配置されている。画素領域30の周囲には、周辺回路領域40および外部接続領域50が配置されている。素子層11の固体撮像素子20側には、層間絶縁膜61および金属配線層62A,62B,62Cを間にして、例えばシリコンよりなる厚み700μm程度の支持基板70が貼り合わせられている。
素子層11は、例えば、厚み1μmないし20μm程度のシリコンなどよりなる半導体層11Aと、厚み0.01μm〜1μm程度の二酸化シリコン(SiO2 )などよりなる酸化層11Bとを積層した構成を有しており、固体撮像素子20は半導体薄膜11Aに形成されている。この素子層11は、例えば、シリコンなどよりなる保持基板の表面に、二酸化シリコンなどよりなる埋込み酸化層およびシリコンなどよりなる半導体薄膜が順に積層された基板、いわゆるSOI(Silicon On Insulator)基板などを加工することにより形成されたものである。具体的には、素子層11は、SOI基板の半導体薄膜に固体撮像素子20を形成したのちSOI基板から保持基板を除去した半導体薄膜および埋込み酸化層により構成されている。このようにSOI基板を用いれば、保持基板を除去する際にエッチングの選択比を取りやすい利点がある。
素子層11の裏側、すなわち支持基板70の貼り合わせられていない側は、後述する薄い保護膜12のみにより覆われている。このように素子層11の裏側は極めて薄くされているので、この素子層11に形成された固体撮像素子20は、素子層11の裏側から光を入射させることができるようになっている。
画素領域30の固体撮像素子20は、素子層11の表面にフォトダイオードからなる受光部(光電変換部)21およびトランジスタ22を有している。トランジスタ22は、各受光部21に対応して、読み出し、リセットまたは増幅などを行うためのものである。なお、図1ではトランジスタ22のゲートのみを示している。保護膜12の上には、実効開口率および集光効率を向上させるためのマイクロレンズ23が、各受光部21に対向して配設されている。また、カラー撮像の場合には、保護膜12とマイクロレンズ23との間に、カラーフィルタ24が設けられる。
周辺回路領域40には、トランジスタ41が形成されていると共に、画素領域20と同様に層間絶縁膜61を介して金属配線層62A,62B,62Cが設けられている。トランジスタ41は、通常のマイクロプロセッサまたはASIC(Application Specific Integrated Circuit )デバイスと同様に構成されている。なお、図1では、トランジスタ41のゲートのみを示している。
外部接続領域50は、層間絶縁膜61内に外部接続電極51を有している。また、外部接続領域50には、外部接続電極51に対応して、素子層11の裏側から固体撮像素子20側へ向けて開口部52が設けられており、この開口部52に対応して外部接続電極51が形成されている。外部接続電極51は、開口部52の底面で露出しており、例えば図示しないボンディングワイヤを介して外部に電気的に接続されている。
外部接続電極51は、例えば、金属配線層62A,62B,62Cのうち素子層11に最も近い金属配線層62Aにより構成されていることが好ましい。製造工程において開口部52を形成するためのエッチングの負荷を軽減することができるからである。
金属配線層62A,62B,62Cは、各画素の選択をX(垂直方向配線)およびY(水平方向配線)で行うためものである。層間絶縁膜61は、二酸化シリコン(SiO2 )膜,フッ素化酸化シリコン(SiOF)膜あるいは有機Low−K膜(低誘電率層間膜)等、通常のLSI(Large Scale Integrated circuit;大規模集積回路)の層間絶縁膜として使用されるものであれば特に限定されない。金属配線層62A,62B,62Cは、例えばアルミニウム(Al)により構成されている。
支持基板70は素子層11の強度を確保するものである。支持基板70は、機械的強度が保たれればシリコンなどの半導体材料よりなるものに限らず、例えばガラス基板でもよい。
素子層11の裏側全面および開口部52の側面には、保護膜12が形成されている。この保護膜12により、開口部52の側面に露出する素子層11を保護し、吸湿などによる影響を抑制することができる。保護膜12は、例えば、厚みが5nmないし500nm程度であり、窒化ケイ素(SiN),酸化窒化ケイ素,炭化ケイ素(SiC)および酸化炭化ケイ素のうちの少なくとも1種により構成されていることが好ましい。なお、保護膜12は、必ずしも素子層11の裏側全面を覆う必要はなく、少なくとも開口部52の側面に設けられていればよい。
この固体撮像装置は、例えば、次のようにして製造することができる。
まず、図2(A)に示したように、厚みが例えば約700μmのシリコンよりなる保持基板81の表面に、厚みが例えば1μm〜2μmの二酸化シリコンよりなる埋込み酸化層82および厚みが例えば1μmないし20μm程度のシリコンよりなる半導体薄膜83が順に積層されたSOI基板80を用意し、このSOI基板80の半導体薄膜83の表面に、受光部21およびトランジスタ22,41を形成する。
次いで、同じく図2(A)に示したように、SOI基板80の半導体薄膜83の上に、上述した材料よりなる層間絶縁膜61を介して、上述した材料よりなる金属配線層62A,62B,62Cおよび外部接続電極51を形成する。
続いて、図2(B)に示したように、SOI基板80の半導体薄膜83の上に、上述した材料よりなる支持基板70を貼り合わせる。支持基板70の貼り合わせは、例えば、有機SOG(Spin On Glass )あるいは無機SOG、またはポリイミドなどの樹脂材料を塗布し、加熱することにより行う。
そののち、図3(A)に示したように、支持基板70を貼り合わせたSOI基板80を反転させ、図3(B)に示したように、例えば研磨,CMP(Chemical Mechanical Polishing ;化学機械研磨) ,ドライまたはウェットエッチング法により、SOI基板80の保持基板81を除去する。これにより、半導体層11Aおよび酸化層11Bが積層され、半導体層11Aに固体撮像素子20が二次元配置された素子層11が形成される。なお、酸化膜11Bはエッチングで荒れるので、場合によっては一度除去し、酸化膜をCVD(Chemical Vapor Deposition ;化学気相成長)等で成膜し直すようにしてもよい。
素子層11を形成したのち、図4(A)に示したように、素子層11の上に図示しないマスクを形成し、例えばドライエッチング法により、外部接続電極51に対応して、素子層11および層間絶縁膜61を選択的に除去することにより、開口部52を設ける。このとき、外部接続電極51が、金属配線層62A,62B,62Cのうち素子層11に最も近い金属配線層62Aにより構成されているので、開口部52を形成するためのエッチングの負荷を軽減することができる。
開口部52を設けたのち、図4(B)に示したように、素子層11の裏側全面および開口部52の内側全面にわたって、上述した材料よりなる保護膜12を形成する。続いて、保護膜12の上に図示しないマスクを形成し、図4(C)に示したように、外部接続電極51に対応して、保護膜12を選択的に除去する。これにより、開口部52の底面で外部接続電極51を露出させると共に開口部52の側面を保護膜12で覆う。そののち、図1に示したように、層間絶縁膜61の上に、各受光部21に対応して、カラーフィルタ24およびマイクロレンズ23を配設する。最後に、外部接続電極51を、図示しないボンディングワイヤを介して外部と電気的に接続する。以上により、図1に示した固体撮像装置が完成する。
この固体撮像装置では、素子層11の裏側から入射した光は、マイクロレンズ23により集光され、カラーフィルタ24,保護膜12および酸化層11Bを介して受光部21へと導かれ、受光部21において光電変換が行われる。ここでは、支持基板70の貼り合わせられていない素子層11の裏側に開口部52が設けられ、この開口部52の底面に外部接続電極51が露出しているので、厚い支持基板70を介せずに外部との電気的接続が可能となる。また、光は素子層11の裏側から入射するので、感度が向上すると共に混色などの発生が抑制される。
このように本実施の形態では、素子層11の固体撮像素子20側に支持基板70を貼り合わせると共に、支持基板70を貼り合わせていない裏側に開口部52を設け、この開口部52に対応して外部接続電極51を形成するようにしたので、厚い支持基板70を介して外部接続電極51を形成する困難な作業を不要とすることができ、素子層11の裏側で容易に外部との電気接合を行うことができる。また、低コストなワイヤボンディング技術などの適用が可能となり、製造コストの低減を図ることができる。更に、素子層11の裏側から光を受光部21に入射させて感度を向上させることができ、混色などの発生を抑制することができる。
また、外部接続電極51を、金属配線層62A,62B,62Cのうち素子層11に最も近い金属配線層62Aにより構成するようにすれば、製造工程において開口部52を形成するためのエッチングの負荷を軽減することができる。
更に、開口部52の側面に保護膜12を設けるようにすれば、吸湿などによる影響を抑制することができる。
(変形例1)
図5は、本発明の変形例1に係る固体撮像装置の断面構成を表すものである。この固体撮像装置は、外部接続電極51を、金属配線層62A,62B,62Cのうち最も厚みが厚い金属配線層62Cにより構成するようにしたことを除いては、第1の実施の形態で説明した固体撮像装置と同一の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
素子層11に最も近い金属配線層62Aは、ローカル配線として使用されるので厚みが薄い場合が多く、このような金属配線層62Aにより外部接続電極51を構成するとボンディング剥がれなどの不良を生じるおそれがある。これに対して、本変形例では、外部接続電極51を、最も厚みの厚い金属配線層62Cにより構成したので、図示しないボンディングワイヤが外部接続電極51を貫通してしまうなどのおそれがなく、より安定した電気的接続を得ることができる。
なお、本変形例では、外部接続電極51を、最も厚みの厚い金属配線層62Cにより構成した場合について説明したが、外部接続電極51は、最も厚みの厚い金属配線層62Cに限定されず、厚みの最も薄い金属配線層以外の金属配線層、例えばグローバル配線層またはボンディング専用の配線層により構成されていればよい。
(変形例2)
図6は、本発明の変形例2に係る固体撮像装置の外部接続領域50の断面構造を拡大して表すものである。この固体撮像装置は、開口部52を介して外部接続電極53に電気的に接続された電極パッド54を更に備えたことを除いては、第1の実施の形態で説明した固体撮像装置と同一の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
素子層11は、半導体層11Aのみにより構成されていることを除いては、第1の実施の形態と同様に構成されている。具体的には、素子層11は、SOI基板の半導体薄膜に固体撮像素子20を形成したのちSOI基板から保持基板および埋込み酸化層を除去した半導体薄膜により構成されている。
外部接続電極53は、例えば、銅(Cu)により構成され、タンタル(Ta)または窒化タンタル(TaN)よりなるバリア層53Aおよび窒化シリコンよりなる絶縁層53Bで被覆されたダマシン構造を有している。絶縁層53Bは、外部接続電極53を構成する銅の拡散を防止するものである。
電極パッド54は、例えば、アルミニウムにより構成され、窒化チタン(TiN)よりなるバリア層54Aで被覆されている。電極パッド54は、開口部52の側面および底面に形成され、開口部52の底面で銅よりなる外部接続電極53に電気的に接続されている。これにより、本変形例では、ワイヤボンディング技術の適用が難しい銅よりなる外部接続電極53を用いた場合にも、電極パッド54を介してワイヤボンディング法による安定した電気的接続が得られるようになっている。
更に、保護膜12の上、および開口部52側面に形成された電極パッド54の上には、保護膜13が設けられている。この保護膜13は、保護膜12と同様に、吸湿などによる電極パッド54への影響を抑制するものである。保護膜13は、保護膜12と同様に、厚みが5nmないし500nm程度であり、窒化ケイ素(SiN),酸化窒化ケイ素,炭化ケイ素(SiC)および酸化炭化ケイ素のうちの少なくとも1種により構成されていることが好ましい。
この固体撮像装置は、例えば、次のようにして製造することができる。なお、以下の説明では、主として外部接続領域50の形成について説明し、第1の実施の形態と製造工程が重複する部分については、図2ないし図4を参照して説明する。
まず、図2(A)に示した工程により、SOI基板80の半導体薄膜83の表面に、受光部21およびトランジスタ22,41を形成する。次いで、図2(B)に示した工程により、層間絶縁膜61を介して、外部接続領域50に図6に示したようなダマシン構造を有する外部接続電極53を形成する。なお、画素領域30および周辺回路領域40においても、アルミニウムよりなる金属配線層62A,62B,62Cの代わりに、外部接続電極53と同様のダマシン構造を有する金属配線層を形成するようにしてもよい。
続いて、図2(B)に示した工程により、SOI基板80の半導体薄膜83の上に支持基板70を貼り合わせ、図3(A)に示した工程により、支持基板70を貼り合わせたSOI基板80を反転させる。そののち、図3(B)に示した工程により、SOI基板80の保持基板81および埋込み酸化層52を除去し、素子層11を形成する。
素子層11を形成したのち、図4(A)に示した工程により開口部52を形成し、図4(B)に示した工程により保護膜12を形成し、図4(C)に示した工程により、金属配線層62Dに対応して、保護膜12を選択的に除去する。
保護膜12を選択的に除去したのち、素子層11の裏側全面および開口部52内に、図6に示したようなバリア層54Aおよび電極パッド54を順に上述した材料および厚みで形成する。そののち、例えば通常の露光とドライエッチングにより、素子層11の裏側を覆うバリア層54Aおよび電極パッド54を除去し、開口部52内にバリア層54Aおよび電極パッド54を形成すると共に、電極パッド54と外部接続電極53とを電気的に接続する。
開口部52内にバリア層54Aおよび電極パッド54を設けたのち、保護膜12の上および開口部52内に上述した材料よりなる保護膜13を形成する。続いて、保護膜13に図示しないマスクを形成し、開口部52の底面に対応して、保護膜13を選択的に除去する。そののち、図1に示したように、各受光部21に対応してマイクロレンズ23およびカラーフィルタ24を形成し、電極パッド54を、図示しないボンディングワイヤを介して外部と電気的に接続する。以上により図1および図6に示した固体撮像装置が完成する。
この固体撮像装置の作用は、第1の実施の形態と同様である。
このように本変形例では、銅よりなる外部接続電極53に、アルミニウムよりなる電極パッド54を積層することにより、電極パッド54を介してワイヤボンディング法による安定した電気的接続を可能とすることができる。
なお、本変形例では、外部接続電極53が銅により構成されている場合について説明したが、本変形例は、外部接続電極53がアルミニウムよりなる場合にも適用可能である。
更に、例えば、アルミニウムよりなる外部接続電極53の厚みが200nmないし300nmよりも薄く、ワイヤボンディング技術の適用が困難な場合には、本変形例のように電極パッド54を積層することにより、ワイヤボンディング法で安定した電気的接続を可能とすることができる。
(変形例3)
図7は、本発明の変形例3に係る固体撮像装置の外部接続領域50の断面構造を拡大して表すものである。この固体撮像装置は、電極パッド54の一部を、素子層11の裏側を被覆するように形成し、この被覆部分55において外部との電気的接続をとるようにしたことを除いては、変形例2で説明した固体撮像装置と同一の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
開口部52は、変形例2の場合よりも幅が小さくなっており、保護膜12,13、バリア層54Aおよび電極パッド54で埋め込まれている。これにより、この固体撮像装置では、素子層11の裏側の段差が解消されてほぼ平坦になっており、電極パッド54への図示しないボンディングワイヤ等の取り付けを容易に行うことができ、電極パッド54と外部との電気的接続を良好に行うことができるようになっている。
この固体撮像装置は、開口部52の幅を小さくすることを除いては、変形例2と同様にして製造することができる。また、この固体撮像装置の作用は、第1の実施の形態と同様である。
このように本変形例では、電極パッド54の一部を、素子層11の裏側を被覆するように形成し、この被覆部分55において外部との電気的接続をとるようにしたので、素子層11の裏側の段差が小さくなり、平坦性が高くなっている。よって、電極パッド54と外部との電気的接続を良好に行うことができる。
また、本変形例では、開口部52が、保護膜12,13、バリア層54Aおよび電極パッド54で埋め込まれているので、製造工程においてフォトレジスト膜またはカラーフィルタ24などを塗布した場合に、フォトレジスト膜またはカラーフィルタ24が大口径の開口部52に多量に流れ込んでしまい、厚みが不均一になることを抑制することができる。よって、フォトレジスト膜またはカラーフィルタ24の厚みの均一性を向上させ、フォトレジスト膜の解像特性またはカラーフィルタ24の分光性能を向上させることができる。
(変形例4)
図8は、本発明の変形例4に係る固体撮像装置の外部接続領域50の断面構造を拡大して表すものである。この固体撮像装置は、電極パッド54と外部接続電極53とを電気的に接続する導電性接続部91を設けたことを除いては、変形例3で説明した固体撮像装置と同一の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
導電性接続部91は、例えば、タングステン(W)により構成され、開口部52の底面と外部接続電極53との間に設けられている。これにより、この固体撮像装置では、製造工程において開口部52を導電性接続部91に達するように形成すればよく、外部接続電極53まで深く形成する必要がなくなり、エッチング負荷を軽減することができるようになっている。なお、導電性接続部91は、製造工程においてトランジスタ22,41のためのコンタクトプラグなどと同じ工程で形成することができる。
この固体撮像装置は、トランジスタ22,41のためのコンタクトプラグなどを形成する際に導電性接続部91を形成することを除いては、変形例2と同様にして製造することができる。また、この固体撮像装置の作用は、第1の実施の形態と同様である。
このように本変形例では、開口部52の底面と外部接続電極53との間に、電極パッド54と外部接続電極53とを電気的に接続する導電性接続部91を設けるようにしたので、変形例3と同様に、素子層11の裏側の平坦性を高めて良好な電気的接続を得ることができると共に、開口部52の深さを小さくして、製造工程におけるエッチング負荷を軽減することができる。また、変形例3と同様に、フォトレジスト膜またはカラーフィルタ24の厚みの均一性を向上させ、フォトレジスト膜の解像特性またはカラーフィルタ24の分光性能を向上させることができる。
(変形例5)
図9は、本発明の変形例5に係る固体撮像装置の外部接続領域50の断面構造を拡大して表すものである。この固体撮像装置は、導電性接続部91を開口部52内に形成したことを除いては、変形例4で説明した固体撮像装置と同一の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
本変形例では、上述したように、導電性接続部91が開口部52内に形成されている。これにより、この固体撮像装置では、変形例3と同様に、素子層11の裏側の平坦性を高めることができるようになっている。
この固体撮像装置は、開口部52内に導電性接続部91を形成したのちに電極パッド54を形成することを除いては、変形例3と同様にして製造することができる。またこの固体撮像装置の作用は第1の実施の形態と同様である。
本変形例では、変形例3と同様に、素子層11の裏側の平坦性を高めることができ、電極パッド54と外部との電気的接続を良好に行うことができる。
更に、本変形例では、開口部52を導電性接続部91で埋め込むようにしたので、製造工程においてフォトレジスト膜またはカラーフィルタ24などを塗布した場合に、フォトレジスト膜またはカラーフィルタ24が大口径の開口部52に多量に流れ込んでしまい、厚みが不均一になることを抑制することができる。よって、フォトレジスト膜またはカラーフィルタ24の厚みの均一性を向上させ、フォトレジスト膜の解像特性またはカラーフィルタ24の分光性能を向上させることができる。
以上実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。例えば、上記実施の形態では、SOI基板80を用いて素子層11を形成する場合について説明したが、必ずしもSOI基板を用いる必要はない。また、上記実施の形態では、SOI基板80の保持基板81のみを除去して素子層11を形成する場合について説明したが、保持基板81および埋込み酸化層82を除去して素子層11を形成したのちに、改めて酸化シリコン膜または窒化シリコン膜などを設けるようにしてもよい。
更に、例えば、上記実施の形態においては、固体撮像装置の構成を具体的に挙げて説明したが、固体撮像装置の構成は上記実施の形態に限られない。例えば、金属配線層62A,62B,62Cは3層に限られない。
加えて、例えば、上記実施の形態では、固体撮像装置として裏面入射型のCMOSイメージセンサを例として説明したが、本発明は、裏面入射型のCCDイメージセンサの場合にも同様に適用することができる。
本発明は、CMOSイメージセンサまたはCCDイメージセンサなどの固体撮像装置のほか、半導体表面に素子の主要機能を果たす部分(機能部)が形成された半導体素子一般、更に、それら半導体素子を備えた半導体装置一般に広く適用可能である。例えば、本発明は、マイクロプロセッサあるいはASICデバイス等の半導体集積回路装置にも適用することができ、基板の表側に形成された金属配線層の上に支持基板を貼り合わせ、ウェハの状態で基板の裏側に配線形成などの加工を容易に行うことができる。よって、配線のレイアウト制限を緩和したり、配線の密度を緩和することができる。
本発明の一実施の形態に係る固体撮像装置の断面図である。 図1に示した固体撮像装置の製造方法を工程順に表す断面図である。 図2に続く工程を表す断面図である。 図3に続く工程を表す断面図である。 本発明の変形例1に係る固体撮像装置の外部接続領域を表す断面図である。 本発明の変形例2に係る固体撮像装置の外部接続領域を表す断面図である。 本発明の変形例3に係る固体撮像装置の外部接続領域を表す断面図である。 本発明の変形例4に係る固体撮像装置の外部接続領域を表す断面図である。 本発明の変形例5に係る固体撮像装置の外部接続領域を表す断面図である。 従来の固体撮像装置の一例を表す断面図である。
符号の説明
11…素子層、11A…半導体層、11B…酸化層、12,13…保護膜、20…固体撮像素子、21…受光部、22,41…トランジスタ、23…マイクロレンズ、24…カラーフィルタ、30…画素領域、40…周辺回路領域、50…外部接続領域、51,53…外部接続電極、52…開口部、54…電極パッド、61…層間絶縁膜、62A,62B,62C,62D…金属配線層、70…支持基板、80…SOI基板、81…保持基板、82…埋込み酸化層、83…半導体薄膜

Claims (12)

  1. 表面に半導体素子を有する素子層と、
    この素子層の半導体素子側に、層間絶縁膜を介して積層された複数の金属配線層と、
    前記素子層の半導体素子側に前記層間絶縁膜および前記金属配線層を間にして貼り合わせられた支持基板と、
    前記素子層の裏側から半導体素子側へ向けて設けられた開口部と、
    この開口部に対応して形成された外部接続電極と、
    前記開口部を介して前記外部接続電極に電気的に接続された電極パッドと、
    前記電極パッドと前記外部接続電極とを電気的に接続する導電性接続部と
    を備えた半導体装置。
  2. 前記開口部の側面に、保護膜が設けられてい
    求項1記載の半導体装置。
  3. 前記保護膜は窒化ケイ素(SiN),酸化窒化ケイ素,炭化ケイ素(SiC)および酸化炭化ケイ素のうちの少なくとも1種により構成されてい
    求項2記載の半導体装置。
  4. 前記素子層は、保持基板の表面に酸化層および半導体薄膜が順に積層されたSOI基板を用い、前記半導体薄膜に前記半導体素子を形成したのち前記SOI基板から少なくとも前記保持基板を除去することにより形成されたものであ
    求項1記載の半導体装置。
  5. 前記外部接続電極は、前記複数の金属配線層のうちの一つにより構成されてい
    求項1記載の半導体装置。
  6. 前記外部接続電極は、前記素子層に最も近い金属配線層により構成されてい
    求項5記載の半導体装置。
  7. 前記外部接続電極は、厚みが最も薄い金属配線層以外の金属配線層により構成されてい
    求項5記載の半導体装置。
  8. 前記電極パッドの少なくとも一部は、前記素子層の裏側を被覆しており、この被覆部分が外部と電気的に接続されてい
    求項記載の半導体装置。
  9. 前記導電性接続部は、前記開口部の底面と前記外部接続電極との間に、前記層間絶縁膜の一部を貫通して設けられてい
    求項記載の半導体装置。
  10. 前記導電性接続部は、前記開口部内に設けられてい
    求項記載の半導体装置。
  11. 前記半導体素子は、表面に受光部を有する固体撮像素子であ
    求項1記載の半導体装置。
  12. 前記半導体素子は、前記素子層の表面にフォトダイオードが形成された固体撮像素子であ
    求項1記載の半導体装置。
JP2004011415A 2004-01-20 2004-01-20 半導体装置 Expired - Lifetime JP4432502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004011415A JP4432502B2 (ja) 2004-01-20 2004-01-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004011415A JP4432502B2 (ja) 2004-01-20 2004-01-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2005209677A JP2005209677A (ja) 2005-08-04
JP4432502B2 true JP4432502B2 (ja) 2010-03-17

Family

ID=34898108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004011415A Expired - Lifetime JP4432502B2 (ja) 2004-01-20 2004-01-20 半導体装置

Country Status (1)

Country Link
JP (1) JP4432502B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4534634B2 (ja) * 2004-07-05 2010-09-01 ソニー株式会社 固体撮像装置
JP2007227474A (ja) * 2006-02-21 2007-09-06 Matsushita Electric Ind Co Ltd 固体撮像装置
JP4639212B2 (ja) * 2006-09-20 2011-02-23 富士フイルム株式会社 裏面照射型撮像素子の製造方法
FR2910707B1 (fr) * 2006-12-20 2009-06-12 E2V Semiconductors Soc Par Act Capteur d'image a haute densite d'integration
KR100825807B1 (ko) 2007-02-26 2008-04-29 삼성전자주식회사 이미지 소자 및 그 제조방법
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP4655137B2 (ja) * 2008-10-30 2011-03-23 ソニー株式会社 半導体装置
US7888171B2 (en) * 2008-12-22 2011-02-15 Raytheon Company Fabricating a gallium nitride layer with diamond layers
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
JP2010267736A (ja) * 2009-05-13 2010-11-25 Panasonic Corp 固体撮像素子
JP5306123B2 (ja) 2009-09-11 2013-10-02 株式会社東芝 裏面照射型固体撮像装置
JP5566093B2 (ja) 2009-12-18 2014-08-06 キヤノン株式会社 固体撮像装置
EP3955303A3 (en) 2009-12-26 2022-05-11 Canon Kabushiki Kaisha Solid-state image pickup apparatus and image pickup system
JP5327146B2 (ja) * 2010-06-17 2013-10-30 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP2010212735A (ja) * 2010-06-17 2010-09-24 Sony Corp 固体撮像装置とその製造方法、及びカメラ
JP6173410B2 (ja) * 2010-06-30 2017-08-02 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP5843475B2 (ja) * 2010-06-30 2016-01-13 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP5451547B2 (ja) * 2010-07-09 2014-03-26 キヤノン株式会社 固体撮像装置
JP6007694B2 (ja) * 2012-09-14 2016-10-12 ソニー株式会社 固体撮像装置及び電子機器
JP2014154812A (ja) * 2013-02-13 2014-08-25 Olympus Corp 固体撮像装置、撮像装置、および固体撮像装置の製造方法
JP6200188B2 (ja) 2013-04-08 2017-09-20 キヤノン株式会社 固体撮像装置、その製造方法及びカメラ
JP2015076569A (ja) 2013-10-11 2015-04-20 ソニー株式会社 撮像装置およびその製造方法ならびに電子機器
JP6234173B2 (ja) * 2013-11-07 2017-11-22 ルネサスエレクトロニクス株式会社 固体撮像素子の製造方法
CN107210306B (zh) 2015-01-23 2020-07-14 奥林巴斯株式会社 摄像装置和内窥镜
JP6230637B2 (ja) * 2016-02-10 2017-11-15 キヤノン株式会社 固体撮像装置
WO2017169231A1 (ja) * 2016-03-31 2017-10-05 ソニー株式会社 撮像素子および電子機器
KR102577261B1 (ko) * 2017-01-09 2023-09-11 삼성전자주식회사 이미지 센서, 이미지 센서 제조 방법
JP6701149B2 (ja) * 2017-10-25 2020-05-27 キヤノン株式会社 撮像装置およびカメラ

Also Published As

Publication number Publication date
JP2005209677A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
JP4432502B2 (ja) 半導体装置
JP5357441B2 (ja) 固体撮像装置の製造方法
TWI401793B (zh) Semiconductor device
JP4609497B2 (ja) 固体撮像装置とその製造方法、及びカメラ
US7824964B2 (en) Method for fabricating package structures for optoelectronic devices
JP5543992B2 (ja) 集積回路構造及び裏面照射型イメージセンサデバイス
US8169011B2 (en) Image sensor and method of manufacturing the same
US20180351028A1 (en) Method and apparatus for cmos sensor packaging
US7679187B2 (en) Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof
US9966406B2 (en) Semiconductor devices including back-side integrated circuitry
JP7297516B2 (ja) 半導体装置および機器
US20180122844A1 (en) Selective deposition and planarization for a cmos image sensor
US20110024864A1 (en) Semiconductor device and method for manufacturing the same
JP2010212735A (ja) 固体撮像装置とその製造方法、及びカメラ
JPWO2004097930A1 (ja) 半導体装置及びその製造方法
JP2005353996A (ja) 固体撮像素子とその製造方法、並びに半導体装置とその製造方法
TWI406401B (zh) 半導體裝置及其製造方法
JP4774649B2 (ja) 固体撮像素子およびその製造方法
US8460979B2 (en) Method of fabricating a backside illuminated image sensor
JP2010062437A (ja) 固体撮像装置およびその製造方法
JP2008235516A (ja) 固体撮像装置およびその製造方法
JP2004281911A (ja) 固体撮像装置及びその製造方法
JP5327146B2 (ja) 固体撮像装置とその製造方法、及びカメラ
JP2007134713A (ja) バンプの形成方法、これを利用したイメージセンサの製造方法及びこれによって形成された半導体チップ及びイメージセンサ
US20080173967A1 (en) Image sensor and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091214

R151 Written notification of patent or utility model registration

Ref document number: 4432502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250