TWI467719B - 薄膜覆晶裝置 - Google Patents

薄膜覆晶裝置 Download PDF

Info

Publication number
TWI467719B
TWI467719B TW101129796A TW101129796A TWI467719B TW I467719 B TWI467719 B TW I467719B TW 101129796 A TW101129796 A TW 101129796A TW 101129796 A TW101129796 A TW 101129796A TW I467719 B TWI467719 B TW I467719B
Authority
TW
Taiwan
Prior art keywords
pad
metal
chip device
film flip
flip chip
Prior art date
Application number
TW101129796A
Other languages
English (en)
Other versions
TW201347119A (zh
Inventor
Chiao Ling Huang
Tai Hung Lin
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to US13/659,932 priority Critical patent/US20130292819A1/en
Priority to KR20120127510A priority patent/KR101495713B1/ko
Publication of TW201347119A publication Critical patent/TW201347119A/zh
Priority to US14/549,551 priority patent/US20150069602A1/en
Application granted granted Critical
Publication of TWI467719B publication Critical patent/TWI467719B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

薄膜覆晶裝置
本發明是有關於一種積體電路(integrated circuit，以下稱IC)，且特別是有關於一種薄膜覆晶(chip-on-film，以下稱COF)裝置。
COF裝置是將IC焊接/封裝於可撓性電路薄膜(flexible circuit film)上。於IC中，鋁焊墊(Al pad)上方配置對應的金屬凸塊(Bump)。金屬凸塊焊接於鋁焊墊，以便電性連接於IC的核心電路。COF的後段封裝基本上是藉由高溫加熱，使IC上的金屬凸塊與可撓性電路薄膜上的鍍錫金屬產生共晶反應結合。
為配合COF的後段封裝製程，IC上的金屬凸塊尺寸必須足夠大，以便焊接於可撓性電路薄膜的鍍錫金屬。在傳統COF裝置的IC佈局中，鋁焊墊的面積大於金屬凸塊，且沿IC的垂直方向金屬凸塊完全重疊於鋁焊墊上。此傳統COF裝置的鋁焊墊佔據IC的大量面積，甚至影響金屬內連線(例如電源線、接地線、資料線等)的繞線設計。
本發明提供一種薄膜覆晶裝置，可以有效減少焊墊面積。
本發明實施例提出一種薄膜覆晶裝置，包括可撓性電路薄膜、保護層、第一黏合層、第一焊墊、第一金屬內連線以及金屬凸塊。可撓性電路薄膜具有至少一引線。保護層至少具有第一開孔。第一黏合層具有至少一部份配置於該第一開孔中。第一焊墊配置於該保護層下，且第一焊墊的至少一部分位於該第一開孔下。第一金屬內連線具有至少一部份配置於該保護層下且於該第一焊墊之第一側，其中該第一金屬內連線不接觸該第一焊墊。金屬凸塊具有至少一部份配置於該第一黏合層上，並且該金屬凸塊通過第一黏合層而電性連接至第一焊墊，以及該金屬凸塊係焊接至所述至少一引線。金屬凸塊包括第一部分與第二部分，該第一部份沿薄膜覆晶裝置的垂直方向而至少部分重疊於該第一焊墊，以及該第二部份沿薄膜覆晶裝置的第一水平方向延伸至第一焊墊外並至少部分重疊於該第一金屬內連線。
基於上述，於本發明實施例中，金屬凸塊的第一部份沿薄膜覆晶裝置的垂直方向重疊於焊墊，以及該金屬凸塊的第二部份重疊於焊墊外的金屬內連線(例如電源線、接地線、資料線或其他導線)上。因此，此薄膜覆晶裝置可以有效減少焊墊面積，以利金屬內連線的繞線設計。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明實施例說明一種薄膜覆晶裝置100的俯視示意圖。圖2是依照本發明實施例說明沿圖1所示剖面線A-A’繪製薄膜覆晶裝置100的剖面示意圖。請參照圖1與圖2，薄膜覆晶裝置100包括可撓性電路薄膜(flexible circuit film)110以及積體電路120。可撓性電路薄膜110具有薄膜111與至少一引線(lead)112。此導電材質的引線112配置於薄膜111的表面。
圖2所示積體電路120的基底(substrate)130僅為示意圖，實際上基底130的內部、上方及/或下方可能具有各種電性元件、摻雜區、金屬層、絕緣層、多晶矽層、接觸窗插塞、介層窗插塞及/或其他積體電路構件。積體電路120還包括金屬凸塊(bump)121、黏合層(adhesive layer)122、保護層(passivation layer)123、焊墊(pad)124以及至少一金屬內連線(例如圖1與圖2所繪示126與127)。
保護層123配置於積體電路120的基底130上。保護層123具有開孔125。焊墊124配置於保護層123下且配置於基底130上。焊墊124具有至少一部分位於開孔125下，如圖1與圖2所示。焊墊124可以是鋁墊、金墊或其他導電材質。金屬內連線126與127各自具有至少一部份配置於保護層123下且於焊墊124之一側。金屬內連線126與127均不接觸焊墊124。金屬內連線126與127各自為積體電路120的電源線、接地線、資料線、控制線、浮接(floating)金屬或其他導線。
黏合層122配置於保護層123上。黏合層122具有部份配置於開孔125中。金屬凸塊121具有至少一部份配置於該黏合層122上，並且該金屬凸塊121係通過黏合層122而電性連接至焊墊124。金屬凸塊121可以是金凸塊或是其他金屬材質。黏合層122可以是鈦鎢層，即由鈦層與鎢層疊合成為黏合層122，或由鈦鎢合金成為黏合層122。在其他實施例中，黏合層122的材質可以是其他導電材質，用以作為金屬凸塊121與焊墊124之間的焊接介質。在一些實施例中，基於金屬凸塊121與焊墊124的材質搭配，使得金屬凸塊121與焊墊124二者具有良好的黏合性，因此可以省略黏合層122而讓金屬凸塊121與焊墊124直接黏合。
於薄膜覆晶裝置100的垂直方向Z，開孔125與金屬凸塊121的面積比可以是40%~50%。在本實施例中，開孔125與金屬凸塊121的面積比可以設定為20%~40%。
舉例而言，於薄膜覆晶裝置100的垂直方向Z，開孔125的短邊(例如圖1標示e處)可大於12um，開孔125的長邊(例如圖1標示f處)可大於35um。開孔125的邊緣至金屬凸塊的121邊緣之距離b可大於3um。若b值偏小，易引起焊墊124內的Al與金屬凸塊121的Au形成共晶合金，造成缺陷。金屬凸塊121的第一部份121A的邊緣至焊墊124的邊緣之距離a可大於3um。若a值偏小，於製程上易造成對位不良影響。故設計金屬凸塊121尺寸時，需同時考量焊墊124及開孔125尺寸。
金屬凸塊121包括第一部分121A與第二部分121B。第一部份121A沿薄膜覆晶裝置100的垂直方向Z而至少部分重疊於焊墊124。第二部份121B沿薄膜覆晶裝置100的水平方向Y延伸至焊墊124外並至少部分重疊於金屬內連線126與127，此可為凸塊在主動區上(Bump On Active,BOA)設計。保護層123配置於金屬凸塊121與金屬內連線126與127之間。舉例而言，金屬內連線126與127的寬度c各自可為0.1um~40um。金屬內連線126的邊緣至焊墊124的邊緣之距離d可大於0.1um，並避免金屬內連線之間距離太遠形成明顯高低差。
在薄膜覆晶裝置100的後段封裝製程中，譬如藉由高溫加熱使積體電路120上的金屬凸塊121與可撓性電路薄膜110上的引線112產生共晶反應結合，使金屬凸塊121可以焊接至引線112。於本實施例中，金屬凸塊121的硬度可以為25~100Hv，或為40~70Hv，或為40~50Hv。於薄膜覆晶裝置100壓合積體電路120時，金屬凸塊121使用硬度過高(例如大於70Hv)材質可能會導致於引線112及/或金屬凸塊121造成龜裂的問題，而影響可靠度。若金屬凸塊121使用硬度過低(例如小於40Hv)，則於薄膜覆晶裝置100壓合積體電路120時易導致壓合不良而引角歪斜。
金屬凸塊121的表面粗糙度可以為0.05~2um，或為0.8~1.2um。表面粗糙度可透過配置金屬凸塊的製程得到控制。於薄膜覆晶裝置100壓合積體電路120時，表面粗糙度過大(例如大於2um)會使金屬凸塊121與引線112之間 接觸不良。表面粗糙度過小(例如小於0.05um)會使金屬凸塊121滑脫到引線112外區域。
基於上述，沿薄膜覆晶裝置100的垂直方向Z，由於本實施例中金屬凸塊121的第一部份121A重疊於焊墊124，以及金屬凸塊121的第二部份121B重疊於焊墊124外的金屬內連線(例如126與/或127)上，因此薄膜覆晶裝置100可以有效減少焊墊124面積，以利金屬內連線的繞線設計。
圖3是依照本發明另一實施例說明沿圖1所示剖面線A-A’繪製薄膜覆晶裝置100的剖面示意圖。圖3所示實施例可以參照圖2的相關說明。不同於圖2所示實施例之處，在於圖3所示實施例更包括至少一金屬層128。金屬層128設置於焊墊124下，且金屬層128電性連接至焊墊124。於圖3所示實施例中，金屬內連線126與127是配置在金屬層128旁邊。金屬內連線126、金屬內連線127與金屬層128屬於同一層。金屬內連線至金屬凸塊之間的距離(例如圖3標示g處)需小於100um，以避免壓合IC時因為受力不均而導致金屬凸塊121有歪斜的問題。於其他實施例中，金屬內連線126、金屬內連線127與金屬層128可屬於不同層。
圖4是依照本發明實施例說明圖1所示焊墊、金屬內連線與金屬凸塊配置於積體電路120的布局示意圖。圖4所示積體電路120的焊墊結構410、420、430與440可以參照圖1的相關說明。與圖1所示實施例一樣，焊墊結構 410~440各自具有BOA(Bump On Active)結構(即凸塊在主動區上方)。焊墊結構410~440分為二排。靠近積體電路120的邊緣(edge)401的其中一排包含焊墊結構410與420，而靠近積體電路120的中心(center)402的其中另一排包含焊墊結構430與440。於圖4所示實施例，所有焊墊結構410~440的BOA結構部分均朝積體電路120的中心402方向。
圖5是依照本發明另一實施例說明圖1所示焊墊、金屬內連線與金屬凸塊配置於積體電路120的布局示意圖。圖5所示積體電路120的焊墊結構510、520、530與540可以參照圖1的相關說明。與圖1所示實施例一樣，焊墊結構510~540各自具有BOA結構。焊墊結構510~540分為二排。靠近積體電路120的邊緣401的其中一排包含焊墊結構510與520，而靠近積體電路120的中心402的其中另一排包含焊墊結構530與540。於圖5所示實施例，在外排的所有焊墊結構510與520的BOA結構朝積體電路120的中心402方向。在內排的所有焊墊結構530與540的BOA結構朝積體電路120的邊緣401方向。
圖6是依照本發明又一實施例說明圖1所示焊墊、金屬內連線與金屬凸塊配置於積體電路120的布局示意圖。圖6所示積體電路120的焊墊結構610、620、630與640可以參照圖1的相關說明。與圖1所示實施例一樣，焊墊結構610~640各自具有BOA結構。焊墊結構610~640分為二排。靠近積體電路120的邊緣401的其中一排包含焊 墊結構610與620，而靠近積體電路120的中心402的其中另一排包含焊墊結構630與640。於圖6所示實施例，在外排的所有焊墊結構610與620的BOA結構朝積體電路120的邊緣401方向。在內排的所有焊墊結構630與640的BOA結構朝積體電路120的中心402方向。
圖7是依照本發明更一實施例說明圖1所示焊墊、金屬內連線與金屬凸塊配置於積體電路120的布局示意圖。圖7所示積體電路120的焊墊結構710、720、730與740可以參照圖1的相關說明。與圖1所示實施例一樣，焊墊結構710~740各自具有BOA結構。焊墊結構710~740分為二排。靠近積體電路120的邊緣401的其中一排包含焊墊結構710與720，而靠近積體電路120的中心402的其中另一排包含焊墊結構730與740。於圖7所示實施例，所有焊墊結構710~740的BOA結構均朝積體電路120的邊緣401方向。
綜上所述，焊墊結構的BOA結構究竟是配置於積體電路120的邊緣方向，或是配置於積體電路120的中心方向，可以視實際產品的設計需求/規格而定。例如，基於防止金屬凸塊於生產過程歷經外力撞擊變形的考量，金屬凸塊於積體電路上的擺放方向及焊墊的開窗對應位置均可以對應更動。另外，焊墊的部分可搭配研磨製程以提高平整度。
圖8是依照本發明另一實施例說明一種薄膜覆晶裝置800的俯視示意圖。圖8所示實施例可以參照圖1的相關 說明。圖9是依照本發明實施例說明沿圖8所示剖面線B-B’繪製薄膜覆晶裝置800的剖面示意圖。請參照圖8與圖9，薄膜覆晶裝置800包括可撓性電路薄膜110以及積體電路820。可撓性電路薄膜110具有薄膜111與至少一引線112。此導電材質的引線112配置於薄膜111的表面。
圖9所示積體電路820的基底830僅為示意圖，實際上基底830的內部、上方及/或下方可能具有各種電性元件、摻雜區、金屬層、絕緣層、多晶矽層、接觸窗插塞、介層窗插塞及/或其他積體電路構件。積體電路820還包括金屬凸塊821、黏合層822、保護層823、焊墊824以及至少一金屬內連線(例如圖8與圖9所繪示921、922、923與924)。圖8與圖9所示金屬凸塊821、黏合層822、保護層823、焊墊824以及第一金屬內連線921、922與第二金屬內連線923、924，分別可以參照圖1~3所示金屬凸塊121、黏合層122、保護層123、焊墊124以及金屬內連線126、127的相關說明。
保護層823配置於積體電路820的基底830上。保護層823具有開孔825。焊墊824配置於保護層823下且配置於基底830上。焊墊824具有至少一部分位於開孔825下，如圖8與圖9所示。金屬層910設置於焊墊824下，且金屬層910電性連接至焊墊824。金屬內連線921~924與金屬層910屬於同一層。第一金屬內連線921、922具有至少一部份配置於金屬凸塊821下，且於焊墊824(金屬層910)之第一側。第二金屬內連線923、924配置於保護層 823下，且於焊墊824(金屬層910)之第二側。金屬內連線921~924均不接觸焊墊824。
金屬凸塊821包括第一部分821A、第二部分821B與第三部分821C。第一部份821A沿薄膜覆晶裝置800的垂直方向Z而至少部分重疊於焊墊824。第二部份821B沿薄膜覆晶裝置800的第一水平方向Y延伸至焊墊824外並至少部分重疊於第一金屬內連線921、922。第三部分821C沿薄膜覆晶裝置800的第二水平方向-Y延伸至焊墊824外，並於薄膜覆晶裝置800的垂直方向Z至少部分重疊於第二金屬內連線923、924。
雖然圖8繪示第二金屬內連線923、924配置於圖8的下側，然而本發明不應受限於此。在其他實施例中，第二金屬內連線可能被配置於焊墊824的其他側邊，例如圖8的左側或右側。對應於第二金屬內連線的配置，金屬凸塊821的第三部分821C可能沿薄膜覆晶裝置800的其他水平方向(例如X方向或-X方向)延伸至焊墊824外。
圖10是依照本發明又一實施例說明一種薄膜覆晶裝置1000的俯視示意圖。圖10所示實施例可以參照圖1的相關說明。圖11是依照本發明實施例說明沿圖10所示剖面線C-C’繪製薄膜覆晶裝置1000的剖面示意圖。請參照圖10與圖11，薄膜覆晶裝置1000包括可撓性電路薄膜110以及積體電路1020。可撓性電路薄膜110具有薄膜111與至少一引線112。此導電材質的引線112配置於薄膜111的表面。
圖11所示積體電路1020的基底1030僅為示意圖，實際上基底1030的內部、上方及/或下方可能具有各種電性元件、摻雜區、金屬層、絕緣層、多晶矽層、接觸窗插塞、介層窗插塞及/或其他積體電路構件。積體電路1020還包括金屬凸塊1021、第一黏合層1022、保護層1023、第一焊墊1024、金屬內連線1026、金屬內連線1027、第二黏合層1122、第二焊墊1029。圖10與圖11所示金屬凸塊1021、第一黏合層1022、保護層1023、第一焊墊1024、金屬內連線1026、金屬內連線1027、第二黏合層1122、第二焊墊1029，分別可以參照圖1~3所示金屬凸塊121、黏合層122、保護層123、焊墊124以及金屬內連線126、127的相關說明。
保護層1023配置於積體電路1020的基底1030上。保護層1023具有第一開孔1025與第二開孔1028。第一焊墊1024與第二焊墊1029配置於保護層1023下且配置於基底1030上。第一焊墊1024具有至少一部分位於第一開孔1025下，而第二焊墊1029具有至少一部分位於第二開孔1028下，如圖10與圖11所示。第一金屬層1110設置於第一焊墊1024下，且第一金屬層1110電性連接至第一焊墊1024。第二金屬層1120設置於第二焊墊1029下，且第二金屬層1120電性連接至第二焊墊1029。金屬內連線1026~1027、第一金屬層1110與第二金屬層1120屬於同一層。金屬內連線1026、1027具有至少一部份配置於金屬凸塊1021下，且於第一焊墊1024(第一金屬層1110)與第 二焊墊1029(第二金屬層1120)之間。金屬內連線1026、1027配置於保護層1023下。金屬內連線1026、1027均不接觸焊墊1024與1029。
金屬凸塊1021包括第一部分1021A、第二部分1021B與第三部分1021C。第一部份1021A沿薄膜覆晶裝置1000的垂直方向Z而至少部分重疊於第一焊墊1024。第二部份1021B沿薄膜覆晶裝置1000的水平方向Y延伸至第一焊墊1024外並至少部分重疊於金屬內連線1026、1027。第三部分1021C沿薄膜覆晶裝置1000的水平方向Y延伸至第一焊墊1024外，並於薄膜覆晶裝置1000的垂直方向Z至少部分重疊於第二焊墊1029。
第一黏合層1022與第二黏合層1122可以是鈦鎢層或其他導電層。第一黏合層1022與第二黏合層1122配置於保護層1023上。第一黏合層1022具有部份配置於第一開孔1025中。第二黏合層1122具有至少一部份配置於第二開孔1028中。金屬凸塊1021具有至少一部份配置於第一黏合層1022上，並且金屬凸塊1021係通過第一黏合層1022而電性連接至第一焊墊1024。金屬凸塊1021更具有至少另一部份配置於第二黏合層1122上，並且金屬凸塊1021更通過第二黏合層1122而電性連接至第二焊墊1029。
綜上所述，本發明實施例中，金屬凸塊的第一部份沿薄膜覆晶裝置的垂直方向重疊於焊墊，以及金屬凸塊的第二部份重疊於焊墊外的金屬內連線(例如電源線、接地線、資料線或其他導線)上。另外，金屬凸塊可重疊於金屬內連 線上，形成凸塊在主動區上(Bump On Active,BOA)結構。因此，此薄膜覆晶裝置可以有效減少焊墊面積，以利金屬內連線的繞線設計。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、800、1000‧‧‧薄膜覆晶裝置
110‧‧‧可撓性電路薄膜
111‧‧‧薄膜
112‧‧‧引線
120、820、1020‧‧‧積體電路
121、821、1021‧‧‧金屬凸塊
121A、121B、821A、821B、821C、1021A、1021B、1021C‧‧‧金屬凸塊的部份
122、822、1022、1122‧‧‧黏合層
123、823、1023‧‧‧保護層
124、824、1024、1029‧‧‧焊墊
125、825、1025、1028‧‧‧開孔
126、127、921~924、1026、1027‧‧‧金屬內連線
128、910、1110、1120‧‧‧金屬層
130、830、1030‧‧‧基底
410~440、510~540、610~640、710~740‧‧‧焊墊結構
401‧‧‧積體電路的邊緣
402‧‧‧積體電路的中心方向
圖1是依照本發明實施例說明一種薄膜覆晶裝置的俯視示意圖。
圖2是依照本發明實施例說明沿圖1所示剖面線A-A’繪製薄膜覆晶裝置的剖面示意圖。
圖3是依照本發明另一實施例說明沿圖1所示剖面線A-A’繪製薄膜覆晶裝置的剖面示意圖。
圖4至圖7是依照本發明不同實施例說明圖1所示焊墊、金屬內連線與金屬凸塊配置於積體電路的布局示意圖。
圖8是依照本發明另一實施例說明一種薄膜覆晶裝置的俯視示意圖。
圖9是依照本發明實施例說明沿圖8所示剖面線B-B’繪製薄膜覆晶裝置的剖面示意圖。
圖10是依照本發明又一實施例說明一種薄膜覆晶裝置的俯視示意圖。
圖11是依照本發明實施例說明沿圖10所示剖面線C-C’繪製薄膜覆晶裝置的剖面示意圖。
100‧‧‧薄膜覆晶裝置
121‧‧‧金屬凸塊
121A、121B‧‧‧金屬凸塊的部份
124‧‧‧焊墊
125‧‧‧開孔
126、127‧‧‧金屬內連線

Claims (15)

  1. 一種薄膜覆晶裝置，包括：一可撓性電路薄膜，其具有至少一引線；一保護層，具有一第一開孔；一第一黏合層，具有至少一部份配置於該第一開孔中；一第一焊墊，配置於該保護層下且至少一部分位於該第一開孔下；一第一金屬內連線，其具有至少一部份配置於該保護層下且於該第一焊墊之一第一側，其中該第一金屬內連線不接觸該第一焊墊；以及一第二焊墊，配置於該保護層下且於該第一焊墊之該第一側，其中該第一金屬內連線配置於該第一焊墊與該第二焊墊之間；一金屬凸塊，其具有至少一部份配置於該第一黏合層上，並且該金屬凸塊係通過該第一黏合層而電性連接至該第一焊墊，以及該金屬凸塊係焊接至該至少一引線，其中該金屬凸塊包括一第一部分、一第二部分與一第三部分，該第一部份沿該薄膜覆晶裝置的一垂直方向而至少部分重疊於該第一焊墊，該第二部份沿該薄膜覆晶裝置的一第一水平方向延伸至該第一焊墊外並至少部分重疊於該第一金屬內連線，以及該第三部分沿該薄膜覆晶裝置的該垂直方向至少部分重疊於該第二焊墊。
  2. 如申請專利範圍第1項所述薄膜覆晶裝置，其中於該薄膜覆晶裝置的該垂直方向，該第一開孔與該金屬凸塊的面積比為20%~40%。
  3. 如申請專利範圍第1項所述薄膜覆晶裝置，其中該金屬凸塊的硬度為25~100Hv。
  4. 如申請專利範圍第3項所述薄膜覆晶裝置，其中該金屬凸塊的硬度為40~70Hv。
  5. 如申請專利範圍第4項所述薄膜覆晶裝置，其中該該金屬凸塊的硬度為40~50Hv。
  6. 如申請專利範圍第1項所述薄膜覆晶裝置，其中該金屬凸塊的表面粗糙度為0.05~2um。
  7. 如申請專利範圍第6項所述薄膜覆晶裝置，其中該金屬凸塊的表面粗糙度為0.8~1.2um。
  8. 如申請專利範圍第1項所述薄膜覆晶裝置，其中該第一焊墊為鋁墊或金墊。
  9. 如申請專利範圍第1項所述薄膜覆晶裝置，其中該金屬凸塊為金凸塊。
  10. 如申請專利範圍第1項所述薄膜覆晶裝置，其中該第一黏合層係一鈦鎢層。
  11. 如申請專利範圍第1項所述薄膜覆晶裝置，更包括至少一金屬層，設置於該第一焊墊下，該第一金屬內連線旁邊。
  12. 如申請專利範圍第1項所述薄膜覆晶裝置，其中於該薄膜覆晶裝置的該垂直方向，該第一開孔的短邊大於 12um，該第一開孔的長邊大於35um，該第一開孔的邊緣至該金屬凸塊的邊緣之距離大於3um，該金屬凸塊的第一部份的邊緣至該第一焊墊的邊緣之距離大於3um，該第一金屬內連線的寬度為0.1um~40um，該第一金屬內連線的邊緣至該第一焊墊的邊緣之距離大於0.1um。
  13. 如申請專利範圍第1項所述薄膜覆晶裝置，更包括：一第二金屬內連線，配置於該保護層下且於該第一焊墊之一第二側，該第二金屬內連線不接觸該第一焊墊；其中該金屬凸塊更包括一第三部分，該第三部分沿該薄膜覆晶裝置一第二水平方向延伸至該第一焊墊外並於該薄膜覆晶裝置的該垂直方向至少部分重疊於該第二金屬內連線。
  14. 如申請專利範圍第1項所述薄膜覆晶裝置，其中該保護層更具有一第二開孔，該薄膜覆晶裝置更包括一第二黏合層，具有至少一部份配置於該第二開孔中，以及該金屬凸塊更具有至少另一部份配置於該第二黏合層上，並且該金屬凸塊更通過該第二黏合層而電性連接至該第二焊墊。
  15. 如申請專利範圍第14項所述薄膜覆晶裝置，其中該第二黏合層係一鈦鎢層。
TW101129796A 2012-05-07 2012-08-16 薄膜覆晶裝置 TWI467719B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/659,932 US20130292819A1 (en) 2012-05-07 2012-10-25 Chip-on-film device
KR20120127510A KR101495713B1 (ko) 2012-05-07 2012-11-12 칩온필름 장치
US14/549,551 US20150069602A1 (en) 2012-05-07 2014-11-21 Chip-on-film device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261643356P 2012-05-07 2012-05-07

Publications (2)

Publication Number Publication Date
TW201347119A TW201347119A (zh) 2013-11-16
TWI467719B true TWI467719B (zh) 2015-01-01

Family

ID=49534827

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101129796A TWI467719B (zh) 2012-05-07 2012-08-16 薄膜覆晶裝置

Country Status (2)

Country Link
CN (1) CN103390599A (zh)
TW (1) TWI467719B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180057773A (ko) * 2016-11-21 2018-05-31 엘지디스플레이 주식회사 표시장치 및 그의 제조방법
CN208422916U (zh) 2018-08-07 2019-01-22 京东方科技集团股份有限公司 阵列基板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224972A1 (en) * 2004-03-25 2005-10-13 Tdk Corporation Circuit device and method of manufacturing the circuit device
US20050242446A1 (en) * 2002-09-19 2005-11-03 Stats Chippac Ltd. Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor
TW200603347A (en) * 2004-03-31 2006-01-16 Sharp Kk Semiconductor device, electrical inspection method thereof, and electronic apparatus including the semiconductor device
US20070063352A1 (en) * 2005-09-21 2007-03-22 Agere Systems Inc. Routing under bond pad for the replacement of an interconnect layer
TW200820406A (en) * 2006-10-19 2008-05-01 Novatek Microelectronics Corp Chip structure and wafer structure
US20090001567A1 (en) * 2007-06-27 2009-01-01 Ultra Chip, Inc. IC chip with finger-like bumps

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4708148B2 (ja) * 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5291917B2 (ja) * 2007-11-09 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5503208B2 (ja) * 2009-07-24 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050242446A1 (en) * 2002-09-19 2005-11-03 Stats Chippac Ltd. Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor
US20050224972A1 (en) * 2004-03-25 2005-10-13 Tdk Corporation Circuit device and method of manufacturing the circuit device
TW200603347A (en) * 2004-03-31 2006-01-16 Sharp Kk Semiconductor device, electrical inspection method thereof, and electronic apparatus including the semiconductor device
US20070063352A1 (en) * 2005-09-21 2007-03-22 Agere Systems Inc. Routing under bond pad for the replacement of an interconnect layer
TW200820406A (en) * 2006-10-19 2008-05-01 Novatek Microelectronics Corp Chip structure and wafer structure
US20090001567A1 (en) * 2007-06-27 2009-01-01 Ultra Chip, Inc. IC chip with finger-like bumps

Also Published As

Publication number Publication date
TW201347119A (zh) 2013-11-16
CN103390599A (zh) 2013-11-13

Similar Documents

Publication Publication Date Title
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
US7391114B2 (en) Electrode pad section for external connection
TWI670824B (zh) 封裝結構
JP2003179099A (ja) 半導体装置およびその製造方法
JP6008603B2 (ja) 半導体装置
JP2010140981A (ja) チップ構造、チップ積層構造、半導体パッケージ構造、およびメモリ。
US8592968B2 (en) Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method
US8089156B2 (en) Electrode structure for semiconductor chip with crack suppressing dummy metal patterns
JP3898350B2 (ja) 半導体装置
TWI467719B (zh) 薄膜覆晶裝置
US8692390B2 (en) Pyramid bump structure
US20150069602A1 (en) Chip-on-film device
KR101495713B1 (ko) 칩온필름 장치
TW200426961A (en) Semiconductor device
JP2007059867A (ja) 半導体装置
US20100265683A1 (en) Semiconductor device
JP3881658B2 (ja) 中継部材、中継部材を用いたマルチチップパッケージ、及びその製造方法
JP2005327994A (ja) 半導体装置
TWI527177B (zh) 晶片構件與晶片封裝體
TW201541590A (zh) 積體電路
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
TWI625077B (zh) Chip package structure
JP4221019B2 (ja) 半導体装置
JP2009170617A (ja) 半導体装置
JP2006013276A (ja) 半導体装置及びその製造方法