JP2012059859A - 半導体デバイス - Google Patents
半導体デバイス Download PDFInfo
- Publication number
- JP2012059859A JP2012059859A JP2010200565A JP2010200565A JP2012059859A JP 2012059859 A JP2012059859 A JP 2012059859A JP 2010200565 A JP2010200565 A JP 2010200565A JP 2010200565 A JP2010200565 A JP 2010200565A JP 2012059859 A JP2012059859 A JP 2012059859A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wafer
- laser
- laser beam
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 9
- 230000020169 heat generation Effects 0.000 abstract description 8
- 230000005684 electric field Effects 0.000 abstract description 7
- 240000004282 Grewia occidentalis Species 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 34
- 238000012545 processing Methods 0.000 description 29
- 238000005520 cutting process Methods 0.000 description 12
- 238000003672 processing method Methods 0.000 description 11
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 8
- 229910010271 silicon carbide Inorganic materials 0.000 description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- 239000011148 porous material Substances 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000003331 infrared imaging Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910009372 YVO4 Inorganic materials 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Laser Beam Processing (AREA)
Abstract
【課題】発熱による損失を低減可能な半導体デバイスを提供する。
【解決手段】基材１９と該基材１９上に形成された回路素子１５とを備える半導体デバイス１７であって、該基材１９は、四角形の四隅に切り落とし部７１が形成された形状であることを特徴とする。これによって、半導体デバイス１７は、四角形の四隅に切り落とし部７２が形成されているため、高電圧が印可されても電界が集中することがなく、発熱による損失を低減することができる
。発熱問題を低減することによって、実装の小型化も可能になり、パワー半導体デバイスの応用範囲もひろげられる。
【選択図】図５
【解決手段】基材１９と該基材１９上に形成された回路素子１５とを備える半導体デバイス１７であって、該基材１９は、四角形の四隅に切り落とし部７１が形成された形状であることを特徴とする。これによって、半導体デバイス１７は、四角形の四隅に切り落とし部７２が形成されているため、高電圧が印可されても電界が集中することがなく、発熱による損失を低減することができる
。発熱問題を低減することによって、実装の小型化も可能になり、パワー半導体デバイスの応用範囲もひろげられる。
【選択図】図５
Description
本発明は、基材と該基材上に形成された回路素子とを備える半導体デバイスに関する。
半導体デバイスの製造プロセスでは、例えばシリコンからなるウエーハ上に分割予定ラインが格子状に形成され、分割予定ラインで区画された各領域にＩＣやＬＳＩ等の回路素子が形成される。
その後、回路素子が形成されたウエーハを分割予定ラインに沿って分割することで半導体デバイスを製造している。このようにして製造された半導体デバイスは種々の電気機器に広く利用されている。
電気機器は、供給された電気エネルギーを動力エネルギー、熱エネルギー、光エネルギー等に変換するためのトランジスタやダイオード等、パワーデバイスと呼ばれる半導体デバイスを備えている。
近年、電気機器の省エネルギー化のためにもパワーデバイスの電力損失を抑えることが重要な課題となっている。そこで、従来のシリコンに代わって高耐圧、低損失、高温動作を可能とし、ワイドバンドギャップを有するＧａＮ（窒化ガリウム）やＳｉＣ（炭化シリコン）をパワーデバイスに利用すべく、研究開発が進められている（特表２００２−５１９８５１号公報参照）。
ところが、ＧａＮやＳｉＣ等のバンドギャップが大きい材質からなるパワーデバイスでは、従来のシリコンからなるパワーデバイスに比べて高電圧が印加される。そのため、従来のパワーデバイスのように、格子状に形成された分割予定ラインに沿って分割した四角形の形状では、角に電界が集中し易くなる。電界集中による素子内部の発熱は、電子の移動度低下や電流低下を引き起こし、結果的に素子の動作速度の低下を招くという問題が生じる。
例えば、電荷Ｑを持った半径Ｒの導体球の表面での電界の強さＥは、以下の式で計算できる。ここで、Ｖは導体球の電位、ε０は真空中での誘電率である。
Ｅ＝Ｑ／（４πε０Ｒ２）・・・・・・（１）
Ｖ＝Ｑ／（４πε０Ｒ）・・・・・・（２）
（１）式と（２）式から、Ｅ＝Ｖ／Ｒ
即ち、半径Ｒが大きいほど電界Ｅが弱いことが分かる。
Ｖ＝Ｑ／（４πε０Ｒ）・・・・・・（２）
（１）式と（２）式から、Ｅ＝Ｖ／Ｒ
即ち、半径Ｒが大きいほど電界Ｅが弱いことが分かる。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、発熱による損失を低減可能な半導体デバイスを提供することである。
本発明によると、基材と該基材上に形成された回路素子とを備える半導体デバイスであって、該基材は、四角形の四隅に切り落とし部が形成された形状であることを特徴とする半導体デバイスが提供される。
好ましくは、回路素子は電力用回路素子から構成される。
本発明の半導体デバイスは、四角形の四隅に切り落とし部が形成されているため、高電圧が印加されても電界が角に集中することがなく、発熱による損失を低減することができる。発熱問題を低減することによって、実装の小型化も可能になり、パワー半導体デバイスの応用範囲も広げられる。
以下、本発明の実施形態を図面を参照して詳細に説明する。図１を参照すると、本発明の加工方法を実施するのに適したレーザ加工装置の外観斜視図が示されている。レーザ加工装置２は、静止基台４上にＸ軸方向に移動可能に搭載された第１スライドブロック６を含んでいる。
第１スライドブロック６は、ボールねじ８及びパルスモータ１０から構成される加工送り手段１２により一対のガイドレール１４に沿って加工送り方向、即ちＸ軸方向に移動される。
第１スライドブロック６上には第２スライドブロック１６がＹ軸方向に移動可能に搭載されている。すなわち、第２スライドブロック１６はボールねじ１８及びパルスモータ２０から構成される割り出し送り手段２２により一対のガイドレール２４に沿って割り出し方向、すなわちＹ軸方向に移動される。
第２スライドブロック１６上には円筒支持部材２６を介してチャックテーブル２８が搭載されており、チャックテーブル２８は加工送り手段１２及び割り出し送り手段２２によりＸ軸方向及びＹ軸方向に移動可能である。チャックテーブル２８には、チャックテーブル２８に吸引保持された半導体ウエーハをクランプするクランプ３０が設けられている。
静止基台４にはコラム３２が立設されており、このコラム３２にレーザビーム照射ユニット３４が取り付けられている。レーザビーム照射ユニット３４は、ケーシング３３中に収容された図２に示すレーザビーム発生ユニット３５と、ケーシング３３の先端に取り付けられた集光器３７とを含んでいる。
レーザビーム発生ユニット３５は、図２に示すように、ＹＡＧレーザ又はＹＶＯ４レーザを発振するレーザ発振器６２と、繰り返し周波数設定手段６４と、パルス幅調整手段６６と、パワー調整手段６８とを含んでいる。
ケーシング３３の先端部には、集光器３７とＸ軸方向に整列してレーザ加工すべき加工領域を検出する撮像手段３９が配設されている。撮像手段３９は、可視光によって半導体ウエーハの加工領域を撮像する通常のＣＣＤ等の撮像素子を含んでいる。
撮像手段３９は更に、半導体ウエーハに赤外線を照射する赤外線照射手段と、赤外線照射手段によって照射された赤外線を捕らえる光学系と、この光学系によって捕らえられた赤外線に対応した電気信号を出力する赤外線ＣＣＤ等の赤外線撮像素子から構成される赤外線撮像手段を含んでおり、撮像した画像信号はコントローラ（制御手段）４０に送信される。
コントローラ４０はコンピュータによって構成されており、制御プログラムに従って演算処理する中央処理装置（ＣＰＵ）４２と、制御プログラム等を格納するリードオンリーメモリ（ＲＯＭ）４４と、演算結果等を格納する読み書き可能なランダムアクセスメモリ（ＲＡＭ）４６と、カウンタ４８と、入力インターフェイス５０と、出力インターフェイス５２とを備えている。
５６は案内レール１４に沿って配設されたリニアスケール５４と、第１スライドブロック６に配設された図示しない読み取りヘッドとから構成される加工送り量検出手段であり、加工送り量検出手段５６の検出信号はコントローラ４０の入力エンターフェイス５０に入力される。
６０はガイドレール２４に沿って配設されたリニアスケール５８と第２スライドブロック１６に配設された図示しない読み取りヘッドとから構成される割り出し送り量検出手段であり、割り出し送り量検出手段６０の検出信号はコントローラ４０の入力インターフェイス５０に入力される。
撮像手段３９で撮像した画像信号もコントローラ４０の入力インターフェイス５０に入力される。一方、コントローラ４０の出力インターフェイス５２からはパルスモータ１０、パルスモータ２０、レーザビーム照射ユニット３４等に制御信号が出力される。
次に、図３を参照して、上述したレーザ加工装置２を使用した第１実施形態の加工方法について説明する。半導体ウエーハ１１は例えばＳｉＣ（炭化シリコン）からなり、その表面には格子状に複数の分割予定ライン（ストリート）１３が形成されており、ストリート１３によって区画された各領域に電力用等の回路素子１５が形成されている。
半導体ウエーハ１１は粘着テープであるダイシングテープＴに貼着され、ダイシングテープＴの外周部は環状フレームＦに貼着されている。これにより、半導体ウエーハ１１はダイシングテープＴを介して環状フレームＦで支持されたことになる。
第１実施形態の加工方法では、図３に示すように、レーザ加工装置２のチャックテーブル２８上にウエーハ１１を載置し、チャックテーブル２８でダイシングテープＴを介してウエーハ１１を吸引保持する。図３では省略されているが、環状フレームＦをクランプ３０でクランプして固定する。
半導体ウエーハ１１を吸引保持したチャックテーブル２８は、加工送り手段１２によって撮像手段３９の直下に位置づけられる。そして、撮像手段３９によって半導体ウエーハ１１のレーザ加工すべき加工領域を検出するアライメントを実施する。
即ち、撮像手段３９及び制御手段４０は、半導体ウエーハ１１の第１の方向に伸長している分割予定ライン１３と、分割予定ライン１３に沿ってレーザビームを照射するレーザビーム照射ユニット３４の集光器３７との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザビーム照射位置のアライメントを遂行する。
次いで、第１の方向に伸長する分割予定ライン１３に対して直交する第２の方向に伸長する分割予定ライン１３に対しても、同様にレーザビーム照射位置のアライメントを遂行する。
アライメント実施後、ウエーハ１１の表面側からウエーハ１１に対して吸収性を有する波長のレーザビームを分割予定ライン１３に沿って照射して、アブレーションによりレーザ加工溝７０を形成する。このレーザ加工溝７０はウエーハ１１をフルカットする深さを有しているのが好ましい。
第１の方向に伸長する全ての分割予定ライン１３に沿ってレーザ加工溝７０を形成してから、チャックテーブル２８を９０度回転し、第２の方向に伸長する全ての分割予定ライン１３に沿って同様なレーザ加工溝７０を形成する。
次いで、チャックテーブル２８を４５度回転し、各回路素子１５を有する半導体デバイス１７の角部を例えば１００μｍ程度切り落として各半導体デバイス１７の角部に切り落とし部７２を形成するレーザビームの間欠照射を実施する。尚、半導体デバイス１７は各角部には回路が形成されないようにパターニングされている。
このレーザビームの間欠照射は、ウエーハ１１を一定の加工送り速度で送りながら半導体デバイス１７の角部にのみレーザビームを照射することにより実施する。各半導体デバイス１７の対向する角部について切り落とし部７２を形成した後、チャックテーブル２８を９０度回転し、他の対角線上に対向する半導体デバイス１７の角部についてもレーザビームの間欠照射で切り落とし部７２を形成する。
レーザ加工溝形成ステップ及びレーザビームの間欠照射ステップにおける加工条件は、例えば次のように設定されている。
光源 ：ＬＤ励起Ｑスイッチ Ｎｄ：ＹＡＧパルスレーザ
波長 ：３５５ｎｍ（ＹＡＧレーザの第３高調波）
繰り返し周波数 ：１０ｋＨｚ
平均出力 ：７Ｗ
送り速度 ：５０ｍｍ／秒
波長 ：３５５ｎｍ（ＹＡＧレーザの第３高調波）
繰り返し周波数 ：１０ｋＨｚ
平均出力 ：７Ｗ
送り速度 ：５０ｍｍ／秒
第１の実施形態で加工された半導体ウエーハ１１の平面図が図４に示されている。図４に示された加工後の半導体ウエーハ１１では、分割予定ライン１３に沿ってレーザ加工溝７０が形成されているとともに、各半導体デバイス１７の四隅にレーザビームの間欠照射により形成された切り落とし部７２が形成されている。
図５（Ａ）を参照すると、このようにして形成された半導体デバイス１７の斜視図が示されている。図５（Ｂ）はその平面図である。半導体デバイス１７はＳｉＣ、ＧａＮ等の基材１９上に回路素子１５が形成されており、その四隅には切り落とし部７２が形成されている。図５（Ｂ）で切り落としの長さＳ１は１０μｍ以上必要であり、本実施形態ではＳ１は１００μｍとした。
上述した実施形態では、分割予定ライン１３に沿った加工溝７０の形成をレーザ加工装置２で実施しているが、分割予定ライン１３に沿っての分割は切削装置によるダイシングで実施し、半導体デバイス１７の角部の切り落としをレーザ加工装置２によるレーザビームの間欠照射で実施するようにしてもよい。
次に、図６乃至図８を参照して、本発明第２実施形態の加工方法について説明する。この実施形態の加工方法では、まず図６に示すように、レーザ加工装置２のチャックテーブル２８でダイシングテープＴを介してウエーハ１１を吸引保持し、ウエーハ１１の表面に格子状に形成された分割予定ライン１３の交点に集光器３７からウエーハ１１に対して吸収性を有する波長のレーザビームを照射し、細孔７４を穿孔する。細孔７４の直径は、各回路素子１４の角部にかかるように設定して、角部に面取り部７４ａを形成するようにする。
照射されるレーザビームの直径はφ２０μｍ程度であるため、分割予定ライン１３の交点へのレーザビームの照射と同時に、チャックテーブル２８をＸ軸方向及びＹ軸方向に制御された割合で同時に移動して細孔７４を形成する。一つの細孔７４の穿孔が終了すると、チャックテーブル２８を図６でＸ１方向に分割予定ライン１３の１ピッチだけ移動して、次の分割予定ライン１３の交点に細孔７４を穿孔する。
全ての分割予定ライン１３の交点に細孔７４の形成が終了すると、切削装置によるダイシングによりウエーハ１１を図８に示すような半導体デバイス１７Ａに分割する。このダイシングについて図７を参照して説明する。尚、図６及び図７においては、分割予定ライン１３の幅及び細孔７４の大きさは誇張して描かれていることに注意されたい。
図７において、切削装置の切削ユニット７６は、スピンドルハウジング７８中に回転可能に収容されたスピンドル８０を有しており、スピンドル８０の先端部には切削ブレード８２が装着されている。
切削装置の図示しないチャックテーブルでダイシングテープＴを介してウエーハ１１を吸引保持し、切削加工（ダイシング加工）すべき分割予定ライン１３を検出するよく知られたアライメントを実施する。
アライメント終了後、切削ブレード８２を高速回転（例えば３００００ｒｐｍ）させながらウエーハ１１の第１の方向に伸長する分割予定ライン１３に切り込ませ、チャックテーブルをＸ１方向に加工送りすることにより、分割予定ライン１３にダイシングテープＴに達する切削溝８４を形成する。
切削ユニット７６をＹ軸方向に割り出し送りしながら第１の方向に伸長する全ての分割予定ライン１３に同様な切削溝８４を形成する。次いで、チャックテーブルを９０度回転してから、第１の方向に直交する第２の方向に伸長する分割予定ライン１３を切削する。
第２の方向に伸長する全ての分割予定ライン１３の切削が終了すると、ウエーハ１１は図８に示すような個々の半導体デバイス１７Ａに分割される。この加工方法により製造した半導体デバイス１７Ａは、四隅に円弧状の切り落とし部７４ａが形成されている。
半導体デバイス１７Ａは基材１９をＳｉＣ又はＧａＮから形成した好ましくは電力用のパワーデバイスであり、四角形の四隅に切り落とし部７４ａが形成されているため、半導体デバイス１７Ａに高電圧が印加されても電界が角部に集中することがなく、発熱による損失を低減することができる。
本実施形態の加工方法の変形例として、切削装置によるダイシングに替えて、レーザビームの照射によるグルービング加工やレーザビームの照射によりウエーハ内部に改質層を形成後、ブレーキング装置でウエーハ１１を分割予定ライン１３に沿って個々の半導体デバイス１７Ａに分割するようにしてもよい。
図９を参照すると、他の実施形態の半導体デバイス１７Ｂの平面図が示されている。この半導体デバイス１７Ｂでは、四隅にＲ形状の切り落とし部８６を有している。このような形状の切り落とし部８６を有する半導体デバイス１７Ｂでも、上述した実施形態の半導体デバイス１７，１７Ａと同様な効果を有している。
尚、上述した実施形態では半導体ウエーハ１１をＳｉＣウエーハから形成した例について説明したが、本発明の半導体ウエーハはこれに限定されるものではなく、ＧａＮウエーハやサファイア基板上にＧａＮ層をエピタキシャル成長させたサファイアウエーハにも同様に適用可能である。
２ レーザ加工装置
１１ 半導体ウエーハ
１３ 分割予定ライン（ストリート）
１５ 回路素子
１７，１７Ａ，１７Ｂ 半導体デバイス
２８ チャックテーブル
３７ 集光器
７０ レーザ加工溝
７２ 切り落とし部
７４ 細孔
７４ａ 切り落とし部
８４ 切削溝
１１ 半導体ウエーハ
１３ 分割予定ライン（ストリート）
１５ 回路素子
１７，１７Ａ，１７Ｂ 半導体デバイス
２８ チャックテーブル
３７ 集光器
７０ レーザ加工溝
７２ 切り落とし部
７４ 細孔
７４ａ 切り落とし部
８４ 切削溝
Claims (2)
- 基材と該基材上に形成された回路素子とを備える半導体デバイスであって、
該基材は、四角形の四隅に切り落とし部が形成された形状であることを特徴とする半導体デバイス。 - 前記回路素子は電力用回路素子である請求項１記載の半導体デバイス。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010200565A JP2012059859A (ja) | 2010-09-08 | 2010-09-08 | 半導体デバイス |
| CN2011102169383A CN102403336A (zh) | 2010-09-08 | 2011-07-29 | 半导体装置 |
| US13/215,419 US20120056309A1 (en) | 2010-09-08 | 2011-08-23 | Semiconductor device with reduced heat-induced loss |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010200565A JP2012059859A (ja) | 2010-09-08 | 2010-09-08 | 半導体デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012059859A true JP2012059859A (ja) | 2012-03-22 |
Family
ID=45770098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010200565A Pending JP2012059859A (ja) | 2010-09-08 | 2010-09-08 | 半導体デバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20120056309A1 (ja) |
| JP (1) | JP2012059859A (ja) |
| CN (1) | CN102403336A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013258286A (ja) * | 2012-06-12 | 2013-12-26 | Shindengen Electric Mfg Co Ltd | 半導体ウェーハ、半導体装置の製造方法及び半導体装置 |
| JP2017163063A (ja) * | 2016-03-11 | 2017-09-14 | 三菱電機株式会社 | 半導体ウエハおよびその製造方法 |
| JP2021015888A (ja) * | 2019-07-11 | 2021-02-12 | 株式会社ディスコ | 製造方法 |
| JP2021034535A (ja) * | 2019-08-23 | 2021-03-01 | 株式会社ディスコ | 複数のデバイスチップの製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8647966B2 (en) * | 2011-06-09 | 2014-02-11 | National Semiconductor Corporation | Method and apparatus for dicing die attach film on a semiconductor wafer |
| KR20170087610A (ko) * | 2016-01-21 | 2017-07-31 | 삼성전자주식회사 | 웨이퍼 절단 장치 |
| JP6957187B2 (ja) | 2017-04-18 | 2021-11-02 | 浜松ホトニクス株式会社 | チップの製造方法、及び、シリコンチップ |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004079667A (ja) * | 2002-08-13 | 2004-03-11 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
| JP2004119985A (ja) * | 2003-10-21 | 2004-04-15 | Fujitsu Ltd | 半導体装置及びその製造方法及びその搬送トレイ |
| JP2007012952A (ja) * | 2005-07-01 | 2007-01-18 | Hitachi Ltd | 半導体装置 |
| JP2008192762A (ja) * | 2007-02-02 | 2008-08-21 | Olympus Corp | 半導体装置の製造方法、及び、半導体装置 |
| JP2009004547A (ja) * | 2007-06-21 | 2009-01-08 | Toshiba Corp | 半導体装置 |
| JP2009099681A (ja) * | 2007-10-15 | 2009-05-07 | Shinko Electric Ind Co Ltd | 基板の個片化方法 |
| JP2010514223A (ja) * | 2006-12-22 | 2010-04-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体チップの形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3497722B2 (ja) * | 1998-02-27 | 2004-02-16 | 富士通株式会社 | 半導体装置及びその製造方法及びその搬送トレイ |
| US7214568B2 (en) * | 2004-02-06 | 2007-05-08 | Agere Systems Inc. | Semiconductor device configured for reducing post-fabrication damage |
| US7129114B2 (en) * | 2004-03-10 | 2006-10-31 | Micron Technology, Inc. | Methods relating to singulating semiconductor wafers and wafer scale assemblies |
| US7772605B2 (en) * | 2004-03-19 | 2010-08-10 | Showa Denko K.K. | Compound semiconductor light-emitting device |
| US7144792B2 (en) * | 2004-10-28 | 2006-12-05 | Woodward Governor Company | Method and apparatus for fabricating and connecting a semiconductor power switching device |
| DE102006025671B4 (de) * | 2006-06-01 | 2011-12-15 | Infineon Technologies Ag | Verfahren zur Herstellung von dünnen integrierten Halbleitereinrichtungen |
| US8062929B2 (en) * | 2007-05-04 | 2011-11-22 | Stats Chippac, Ltd. | Semiconductor device and method of stacking same size semiconductor die electrically connected through conductive via formed around periphery of the die |
-
2010
- 2010-09-08 JP JP2010200565A patent/JP2012059859A/ja active Pending
-
2011
- 2011-07-29 CN CN2011102169383A patent/CN102403336A/zh active Pending
- 2011-08-23 US US13/215,419 patent/US20120056309A1/en not_active Abandoned
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004079667A (ja) * | 2002-08-13 | 2004-03-11 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
| JP2004119985A (ja) * | 2003-10-21 | 2004-04-15 | Fujitsu Ltd | 半導体装置及びその製造方法及びその搬送トレイ |
| JP2007012952A (ja) * | 2005-07-01 | 2007-01-18 | Hitachi Ltd | 半導体装置 |
| JP2010514223A (ja) * | 2006-12-22 | 2010-04-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体チップの形成方法 |
| JP2008192762A (ja) * | 2007-02-02 | 2008-08-21 | Olympus Corp | 半導体装置の製造方法、及び、半導体装置 |
| JP2009004547A (ja) * | 2007-06-21 | 2009-01-08 | Toshiba Corp | 半導体装置 |
| JP2009099681A (ja) * | 2007-10-15 | 2009-05-07 | Shinko Electric Ind Co Ltd | 基板の個片化方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013258286A (ja) * | 2012-06-12 | 2013-12-26 | Shindengen Electric Mfg Co Ltd | 半導体ウェーハ、半導体装置の製造方法及び半導体装置 |
| JP2017163063A (ja) * | 2016-03-11 | 2017-09-14 | 三菱電機株式会社 | 半導体ウエハおよびその製造方法 |
| JP2021015888A (ja) * | 2019-07-11 | 2021-02-12 | 株式会社ディスコ | 製造方法 |
| JP2021034535A (ja) * | 2019-08-23 | 2021-03-01 | 株式会社ディスコ | 複数のデバイスチップの製造方法 |
| JP7358011B2 (ja) | 2019-08-23 | 2023-10-10 | 株式会社ディスコ | 複数のデバイスチップの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120056309A1 (en) | 2012-03-08 |
| CN102403336A (zh) | 2012-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012059859A (ja) | 半導体デバイス | |
| TWI390611B (zh) | 雷射束處理機 | |
| TW201736071A (zh) | 晶圓的生成方法 | |
| US20040180473A1 (en) | Method of dividing a semiconductor wafer | |
| US9156108B2 (en) | Laser machining apparatus | |
| JP5090897B2 (ja) | ウェーハの分割方法 | |
| US20060255022A1 (en) | Wafer laser processing method and laser beam processing machine | |
| US9802270B2 (en) | Laser machining apparatus | |
| JP2011165767A (ja) | 光デバイスウエーハの加工方法 | |
| TW201641206A (zh) | 薄板的分離方法 | |
| JP2010123723A (ja) | ウエーハのレーザー加工方法 | |
| KR20100126185A (ko) | 반도체 웨이퍼의 레이저 가공 방법 | |
| JP5964621B2 (ja) | レーザー加工装置 | |
| JP2009113052A (ja) | レーザー加工装置 | |
| KR102662458B1 (ko) | 레이저 가공 장치 | |
| JP2013197108A (ja) | ウエーハのレーザー加工方法 | |
| KR20100126187A (ko) | 반도체 웨이퍼의 레이저 가공 방법 | |
| US20150283650A1 (en) | Laser processing apparatus | |
| JP2006289388A (ja) | レーザー加工装置 | |
| JP5946308B2 (ja) | ウエーハの分割方法 | |
| KR101530390B1 (ko) | 레이저 가공 장치 | |
| JP2014116361A (ja) | ウエーハのレーザー加工方法およびレーザー加工装置 | |
| CN109411412B (zh) | 晶片的加工方法 | |
| KR102008530B1 (ko) | 게터링층 형성 방법 | |
| JP5946307B2 (ja) | ウエーハの分割方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150317 |