JP2004119985A - 半導体装置及びその製造方法及びその搬送トレイ - Google Patents

半導体装置及びその製造方法及びその搬送トレイ Download PDF

Info

Publication number
JP2004119985A
JP2004119985A JP2003360160A JP2003360160A JP2004119985A JP 2004119985 A JP2004119985 A JP 2004119985A JP 2003360160 A JP2003360160 A JP 2003360160A JP 2003360160 A JP2003360160 A JP 2003360160A JP 2004119985 A JP2004119985 A JP 2004119985A
Authority
JP
Japan
Prior art keywords
resin layer
semiconductor device
cutting
sealing resin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003360160A
Other languages
English (en)
Other versions
JP4116962B2 (ja
Inventor
Norio Fukazawa
深澤　則雄
Hirohisa Matsuki
松木　浩久
Kenichi Nagae
永重　健一
Yuzo Hamanaka
濱中　雄三
Munetomo Morioka
森岡　宗知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003360160A priority Critical patent/JP4116962B2/ja
Publication of JP2004119985A publication Critical patent/JP2004119985A/ja
Application granted granted Critical
Publication of JP4116962B2 publication Critical patent/JP4116962B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】　本発明はチップサイズパッケージ構造を有した半導体装置及びその製造方法及びその搬送トレイに関し、半導体装置の製造効率及び信頼性の向上を図ることを課題とする。
【解決手段】　突起電極２３が形成されてなる半導体素子２１と、この半導体素子２１の突起電極形成側の面に形成されており、突起電極２３の一部を残し突起電極形成側の面を封止する封止樹脂層２２とを具備する半導体装置において、封止樹脂層２２及び半導体素子２１の外周部分に面取り部２４Ａを形成し、この部位における応力集中及び破損発生を回避する。
【選択図】　図１

Description

　本発明は半導体装置及びその製造方法及びその搬送トレイに係り、特にチップサイズパッケージ構造を有した半導体装置及びその製造方法及びその搬送トレイに関する。
　近年、電子機器及び装置の小型化の要求に伴い、半導体装置の小型化、高密度化が図られている。このため、半導体装置の形状を半導体素子（チップ）に極力近づけることにより小型化を図った、いわゆるチップサイズパッケージ構造の半導体装置が用いられている。
　こうした中で、真のチップサイズであるパッケージを成し得るため、また生産効率の向上のため、複数の半導体素子が形成された基板を一括してパッケージングし、その後、切断分離して個々の小型半導体装置を得る、いわゆるウェーハーレベルパッケージングが提案されている。
　図４０は、従来のウェーハーレベルパッケージングによって得られた半導体装置の一例を示している。同図に示す半導体装置１０Ａは、大略すると半導体素子１Ａ（半導体チップ）、封止樹脂層２，及び多数の突起電極３（バンプ）等とにより構成されている。
　この半導体装置１０Ａは、複数の半導体素子１Ａが形成された基板の状態で突起電極３の形成面に封止樹脂層２が形成され、その後突起電極３の一部を露出させた上で個々の半導体素子に分離することにより製造される。上記構成とされた半導体装置１０Ａは、その外形が半導体素子１Ａと略等しくなるため、小型化を図ることができる。
　また、図４１は、従来のウェーハーレベルパッケージングによって得られた半導体装置１０Ａを搭載する搬送トレイ５の一例を示している。この搬送トレイ５は、半導体装置１０Ａを内部に装着するトレイ本体６と、トレイ本体６の上部開口部を塞ぐキャップ７とにより構成されている。また、トレイ本体６の下部には鍔部８が形成されており、装着された状態で装置本体１０Ａの封止樹脂層２はこの鍔部８に載置される。また、鍔部の中央には開口部が形成されており、突起電極３はこの開口部から外部に対し露出した構成となっている。
　また、図４２は、従来のチップサイズパッケージ化された半導体装置１０Ｂを示している。同図に示す半導体装置１０Ｂは、大略すると半導体素子１Ａ（半導体チップ），インターポーザーを構成するバンプ４及び回路基板９，及び半導体素子１Ａと回路基板９と間に介装されたアンダーフィル樹脂１１，及び回路基板９の下面に配設された多数の突起電極３（バンプ）等により構成されている。この構成の半導体装置１０Ｂは、ＢＧＡ(Ball Grid Array) といわれる構造であり、小型化が図れると共に、外部接続端子となる突起電極３の高密度化を図ることができる。
　また、図４３は、薄型化を図った従来の半導体装置の一例を示している。この半導体装置１０Ｃは、図４２に示した半導体装置１０Ｂと略同一の構成とされているが、半導体素子１Ｂの背面（図における上面）を研削処理することにより薄型化を図っている。
　また、図４４は、従来の半導体素子が形成される半導体基板の製造方法の一例を示している。半導体素子を形成する前の基板作製に於いては、近年では半導体素子を高集積させるために基板を大きくする方法が提案されている。この基板の作製は通常、基板素材より所定の厚さでワイヤーソーにより切り出され、両面を整面している。
　図４４（Ａ）は、ワイヤーソーにより切り出された直後の基板１２Ａを示している。この切り出された基板１２Ａの表面及び背面は粗い面となっているため、その両面に整面処理が実施される。先ず、図４４（Ｂ）に示すように、基板１２Ａの一方の面（図では、表面）に仮想基準１３を設定する。そして、図４４（Ｃ）に示されるように、この仮想基準１３に基づき基板１２Ａの背面を整面処理し、図４４（Ｃ）に示す基板１２Ｂを形成する。続いて、整面処理された基板１２Ｂの背面を仮想基準として表面側を整面処理し、これにより、図４４（Ｄ）に示す両面共に整面処理された基板１２を製造していた。尚、上記した技術に関連する従来技術としては、特許文献１〜５がある。
特開平０９−２１９４２１号公報 特開平０６−２１６２４１号公報 特開平０３−１８７２４２号公報 特開平０９−０９７９７３号公報 特開平０４−０２５１５４号公報
　前記したように、図４０に示した半導体装置１０Ａは、小型化を図ることができるため高密度実装を行うことが可能となる。
　しかるに、半導体装置１０Ａは、半導体素子１Ａの突起電極３が形成された面に、半導体素子１Ａとは特性の異なる封止樹脂層２が形成された構成とされている。即ち、半導体素子１Ａと封止樹脂層２との境界部は、複合構成となっている。また、封止樹脂層２を含めた半導体素子１Ａの形状は略矩形状であり、よって各コーナー部は角張った構成とされている。
　従って、半導体装置１０Ａを製造するため、基板に対し切断処理を行うと、基板切断により発生する衝撃及び応力は、主として半導体素子１Ａと封止樹脂層２との境界部に集中して印加されてしまうという問題点があった。この場合、半導体素子１Ａと封止樹脂層２との境界部で剥離が生じたり、また半導体素子１Ａ或いは封止樹脂層２にクラックが発生したりするおそれがある。
　また、上記の剥離やクラックが発生しなくても、切断後の半導体装置は半導体素子１Ａと封止樹脂層２との境界部で壊れやすく、半導体装置の耐使用環境、ハンドリングなど取り扱いが困難であるという問題点もある。
　また、図４１に示した搬送トレイ５では、単に鍔部８に半導体装置１０Ａを載置することにより保持する構成であったため、トレイ本体６内において半導体装置１０Ａにいわゆる遊びが発生し、確実な保持を行うことができないという問題点があった。
　特に、半導体装置１０Ａの信頼性試験では、搬送トレイ５に搭載された状態で行うものがあり、近年のように多ピン化された半導体装置１０Ａでは、搬送トレイ５への搭載位置不良により良好な試験が行えなくなるおそれがある。また、トレイ本体６内において半導体装置１０Ａが移動（遊ぶ）ことにより、突起電極３が鍔部８と衝突し、突起電極３の保護を確実に行えないという問題点もある。
　また、図４３に示したように、半導体装置１０Ｃの薄型化を図った場合、半導体素子１Ｂは背面研削により薄くなり、非常に壊れやすくなる。よって、近年求められている半導体素子１Ｂの高集積化を図ると、基板はいっそう大型化し壊れやすくなり、結果的に基板製造効率の低下及び取り扱いの困難化を招くという問題点があった。
　更に、図４４に示した整面処理方法では、基板の面積が大きいと基板両面にワイヤーソーの切削跡がうねりとなって残存し、このうねり面を仮想基準１３として研削を行うため、整面された面にうねり影響が出てしまう。このため、従来の整面処理方法では、精度の高い整面を得ることができないという問題点がある。
　本発明は上記の点に鑑みてなされたものであり、半導体装置の製造効率及び信頼性の向上を図りうる半導体装置及びその製造方法及びその搬送トレイを提供することを目的とする。
　上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
　上記の課題は、下記の手段を講じることにより解決することができる。
　請求項１記載の発明では、
　突起電極が形成されてなる半導体素子と、
　前記半導体素子の突起電極形成側の面に形成されており、前記突起電極の一部を残し前記突起電極形成側の面を封止する封止樹脂層とを具備する半導体装置において、
　前記封止樹脂層及び前記半導体素子の外周部分に、前記封止樹脂層と前記半導体素子とを跨るように連続的に面取り部を形成したことを特徴とするものである。
　また、請求項２記載の発明では、
　突起電極が形成されてなる半導体素子と、
　前記半導体素子の突起電極形成側の面に形成されており、前記突起電極の一部を残し前記突起電極形成側の面を封止する封止樹脂層とを具備する半導体装置において、
　前記封止樹脂層及び前記半導体素子の外周四隅位置に、前記封止樹脂層と前記半導体素子とを跨るように連続的に面取り部を形成したことを特徴とするものである。
　また、請求項３記載の発明では、
　突起電極が配設された複数の半導体素子が形成された基板を封止樹脂層により封止し、続いて前記突起電極の一部を前記封止樹脂層から露出させた後、前記基板を前記封止樹脂層と共に切削して個々の半導体素子に分離する分離工程を実施する半導体装置の製造方法であって、
　前記分離工程は、
　角度を有した角度付き刃を用いて前記基板を切削して前記封止樹脂層及び前記基板の内、少なくとも前記封止樹脂層に面取り部用溝を形成する溝形成工程と、
　前記溝形成工程終了後、前記面取り部用溝の溝幅より幅狭な寸法を有すると共に角度を有していない角度なし刃を用いて、前記面取り部用溝の形成位置を切削することにより前記基板を完全切削し個々の半導体素子に分離する切削工程と
を有することを特徴とするものである。
　また、請求項４記載の発明では、
　突起電極が配設された複数の半導体素子が形成された基板を封止樹脂層により封止し、続いて前記突起電極の一部を前記封止樹脂層から露出させた後、前記基板を前記封止樹脂層と共に切削して個々の半導体素子に分離する分離工程を実施する半導体装置の製造方法であって、
　前記分離工程は、
　角度を有していない角度なし刃を用いて、前記基板の所定切断位置を前記封止樹脂層と共に切削することにより前記基板を完全切断して個々の半導体素子に分離する切削工程と
　前記切削工程終了後、角度を有した角度付き刃を前記切断位置に挿入し、分離された前記封止樹脂層及び前記半導体素子の外周部分に面取り部を形成する面取り部形成工程とを有することを特徴とするものである。
　また、請求項５記載の発明では、
　突起電極が配設された複数の半導体素子が形成された基板を封止樹脂層により封止し、続いて前記突起電極の一部を前記封止樹脂層から露出させた後、前記基板を前記封止樹脂層と共に切削して個々の半導体素子に分離する分離工程を実施する半導体装置の製造方法であって、
　前記分離工程は、
　角度を有した角度付き刃を用い、前記基板の所定切削位置が直交する切削交点部及びその近傍における前記封止樹脂層及び前記基板の内少なくとも前記封止樹脂層を切削し、十字状の四隅面取り部用溝を形成する溝形成工程と、
　前記溝形成工程終了後、前記四隅面取り部用溝の溝幅より幅狭な寸法を有すると共に角度を有していない角度なし刃を用い、前記四隅面取り部用溝の形成位置を含め前記所定切削位置を切削することにより前記基板を完全切断し個々の半導体素子に分離する切削工程とを有することを特徴とするものである。
　また、請求項６記載の発明では、
　突起電極が配設された複数の半導体素子が形成された基板を封止樹脂層により封止し、続いて前記突起電極の一部を前記封止樹脂層から露出させた後、前記基板を前記封止樹脂層と共に切削して個々の半導体素子に分離する分離工程を実施する半導体装置の製造方法であって、
　前記分離工程は、
　角度を有していない角度なし刃を用いて、前記基板の所定切削位置を前記封止樹脂層と共に切削することにより前記基板を完全切断して個々の半導体素子に分離する切削工程と
　前記切削工程終了後、角度を有した角度付き刃を前記所定切削位置が直交する切削交点部に挿入し、分離された前記封止樹脂層及び前記半導体素子の内少なくとも前記封止樹脂層の前記切削交点部及びその近傍に面取り部を形成する面取り部形成工程とを有することを特徴とするものである。
　また、請求項７記載の発明では、
　前記請求項３乃至６のいずれか１項に記載の半導体装置の製造方法において、
　前記分離工程を実施する前に、前記基板の前記突起電極形成側の面と反対側の面である背面を、全面的に切削する背面切削工程を実施することを特徴とするものである。
　また、請求項８記載の発明では、
　前記請求項１記載の半導体装置が装着されるトレイ本体を具備する搬送トレイであって、
　前記トレイ本体の内側部に、前記半導体装置に形成された面取り部と対応した形状のトレイ側面取り部を形成したことを特徴とするものである。
　また、請求項９記載の発明では、
　前記請求項２記載の半導体装置が装着されるトレイ本体を具備する搬送トレイであって、
　前記トレイ本体の内側四隅部に、前記半導体装置の外周四隅位置に形成された面取り部と対応した形状のトレイ側段付き部を形成したことを特徴とするものである。
　また、請求項１０記載の発明では、
　前記請求項１または２記載の半導体装置において、
　前記半導体素子の前記突起電極形成側の面と反対側の面である背面に、前記背面を覆う背面側樹脂層を形成したことを特徴とするものである。
　また、請求項１１記載の発明では、
　前記請求項１０記載の半導体装置において、
　前記背面側樹脂層及び前記半導体素子の内、少なくとも前記背面側樹脂層の外周部分または外周四隅位置に、背面側面取り部を形成したことを特徴とするものである。
　また、請求項１２記載の発明では、
　前記請求項１または２記載の半導体装置において、
　前記半導体素子の前記突起電極形成側の面と反対側の面である背面外周部分または外周四隅位置に、背面側面取り部を形成したことを特徴とするものである。
　また、請求項１３記載の発明では、
　前記請求項１または２記載の半導体装置において、
　前記封止樹脂層及び前記半導体素子の外周四隅角部に、前記半導体素子の前記突起電極形成側の面に対し直交する方向に延在する角面取り部を形成したことを特徴とするものである。
　また、請求項１４記載の発明では、
　前記請求項１０乃至１２のいずれか１項に記載の半導体装置において、
　少なくとも前記封止樹脂層及び前記半導体素子の外周四隅角部に、前記半導体素子の前記突起電極形成側の面に対し直交する方向に延在する角面取り部を形成したことを特徴とするものである。
　また、請求項１５記載の発明は、
　突起電極が配設された複数の半導体素子が形成された基板を封止樹脂層により封止し、前記基板を前記封止樹脂層と共に切削して個々の半導体素子に分離する分離工程を実施する半導体装置の製造方法であって、
　前記分離工程は、
　第一の刃を用いて前記封止樹脂層、及び前記基板の一部を切削して溝を形成する溝形成工程と、
　前記第一の刃より幅狭な寸法を有する第二の刃を用いて、前記溝の形成位置を切削することにより前記基板を完全切削し個々の半導体素子に分離する切削工程とを有することを特徴とするものである。
　更に、請求項１６記載の発明は、
　突起電極が形成されてなる半導体素子と、
　前記半導体素子の突起電極形成側の面に形成された封止樹脂層とを具備する半導体装置において、
　前記半導体素子の露出する側面外周部分における、面取り部または段付き部の形成により、前記突起電極形成側の前記半導体素子側面よりも前記突起電極形成側の反対側の前記半導体素子側面が突出するよう形成してなることを特徴とするものである。
　上記した各手段は、次の様に作用する。
　請求項１記載の発明によれば、
　半導体素子と封止樹脂層との境界部における複合構成に対し、その外周の全体にわたり衝撃及び応力の集中を回避することが可能となり、使用環境に拘わらず高い信頼性を維持できると共に、搬送時におけるハンドリング等の取り扱いを容易化することができる。
　また、請求項２記載の発明によれば、
　半導体素子と封止樹脂層との境界部における複合構成に対し、特に衝撃及び応力の集中に弱い外周四隅位置で衝撃及び応力の集中を回避することが可能となり、使用環境に拘わらず高い信頼性を維持できると共に、搬送時におけるハンドリング等の取り扱いを容易化することができる。
　また、請求項３及び４記載の発明によれば、
　角度を有した角度付き刃と角度を有しない角度なし刃を選択的に用い、角度付き刃で面取り部を形成すると共に角度なし刃で基板を完全切断することにより、封止樹脂層及び半導体素子の外周部分に面取り部を有する半導体装置を容易かつ確実に製造することができる。
　また、請求項５記載の発明によれば、
　角度を有した角度付き刃を用いて基板上に十字状の四隅面取り部用溝を形成し、その後に四隅面取り部用溝の溝幅より幅狭な寸法を有する角度なし刃を用いて所定切削位置を切削して基板を完全切断して個々の半導体素子に分離する構成としたことにより、半導体装置の構造上、温度変化等により発生する応力集中やハンドリングによる破壊による一番弱いとされる外周四隅位置に、衝撃及び応力の集中を回避しうる面取り部を容易かつ確実に形成することができる。
　また、角度付き刃は、半導体装置の四隅部分にあたる切削交点部にある程度の長さの四隅面取り部用溝を形成するため、磨耗し易い角度付き刃の寿命を延ばすことが可能となり、また切削量が少ないため処理時間を短縮させることが可能となる。
　更に、角度なし刃により行われる基板の切断処理は、残存した封止樹脂層が少ない状態或いは全く存在しない状態で実施されるため、困難であった封止樹脂層と半導体素子との境界部の切断を容易にすることが可能となり、半導体素子及び封止樹脂へのダメージを軽減することが可能となる。
　また、請求項６記載の発明によれば、
　角度なし刃を用いて基板を完全切断して個々の半導体素子に分離した後、角度付き刃を切削交点部に挿入し、少なくとも封止樹脂層の切削交点部及びその近傍に面取り部を形成したことにより、半導体装置の構造上、温度変化等により発生する応力集中やハンドリングによる破壊による一番弱いとされる外周四隅位置に、衝撃及び応力の集中を回避しうる面取り部を容易かつ確実に形成することができる。　また、角度付き刃は、半導体装置の四隅部分にあたる切削交点部にある程度の長さの四隅面取り部用溝を形成するため、磨耗し易い角度付き刃の寿命を延ばすことが可能となり、また切削量が少ないため処理時間を短縮させることが可能となる。
　また、角度なし刃により行われる基板の切断処理は、残存した封止樹脂層が少ない状態或いは全く存在しない状態で実施されるため、困難であった封止樹脂層と半導体素子との境界部の切断を容易にすることが可能となり、半導体素子及び封止樹脂へのダメージを軽減することが可能となる。
　更に、先ず角度なし刃を用いて切削し、続いて角度有り刃を用いて切削処理を行うことにより、角度有り刃を用いる際には既に角度なし刃により切削交点部は切削された状態（直線状の切削状態）であるため、磨耗し易い角度付きの刃の先端及び磨耗による刃の角度変化の寿命を更に延ばすことが可能となる。
　また、請求項７記載の発明によれば、
　分離工程を実施する前に、基板の背面を全面的に切削する背面切削工程を実施することにより、製造される半導体装置の薄型化を図ることができる。また、分離工程の前に基板背面を切削しているので、封止樹脂層が基板保護の役割を果たして基板の取り扱いが容易となり、近年求められている半導体素子を高集積化した大型基板または半導体装置の極薄型化に有効となる。
　また、請求項８及び９記載の発明によれば、
　半導体装置に形成された面取り部及び段付き部を利用し、搬送トレイのトレイ本体にこれと対応したトレイ側面取り部及びトレイ側段付き部を形成したことにより、半導体装置の安定した搭載位置決めが可能となり、また半導体装置の水平方向の動きが抑えられて半導体装置の突起電極が搬送トレイと接触することを回避することができる。
　また、請求項１０記載の発明によれば、
　半導体素子の背面にこれを覆う背面側樹脂層を形成したことにより、半導体素子の保護をより確実に行うことができ、かつ分離時において半導体素子の背面外周部分に破損（欠け等）が発生することを防止することができる。
　また、請求項１１記載の発明によれば、
　半導体素子の背面に形成された背面側樹脂層及び半導体素子の内、少なくとも背面側樹脂層の外周部分または外周四隅位置に背面側面取り部を形成したことにより、或いは背面側樹脂層の外周部分または外周四隅位置に背面側段付き部を形成したことにより、半導体素子と背面側樹脂層との境界部における複合構成に対し、衝撃及び応力の集中を回避することが可能となり、使用環境に拘わらず高い信頼性を維持できると共に、搬送時におけるハンドリング等の取り扱いを容易化することができる。
　また、請求項１２記載の発明によれば、
　半導体素子の背面外周部分または外周四隅位置に背面側面取り部を形成したことにより、角を有した形状では壊れやすい半導体素子の外周位置及び外周四隅位置に背面面取り部が形成されるため、この位置における破損防止を図ることができる。
　また、請求項１３及び１４記載の発明によれば、
　封止樹脂層，背面側樹脂層，及び半導体素子の外周四隅角部に、半導体素子の突起電極形成面に対し直交する方向に延在する角面取り部を形成したことにより、角を有した形状では壊れやすい外周四隅角部の破損防止を図ることができる。
　本発明によれば、次に述べる種々の効果を実現することができる。
　請求項１記載の発明によれば、半導体素子と封止樹脂層との境界部における複合構成に対し、その外周の全体にわたり衝撃及び応力の集中を回避することが可能となり、使用環境に拘わらず高い信頼性を維持できると共に、搬送時におけるハンドリング等の取り扱いを容易化することができる。
　また、請求項２記載の発明によれば、半導体素子と封止樹脂層との境界部における複合構成に対し、特に衝撃及び応力の集中に弱い外周四隅位置で衝撃及び応力の集中を回避することが可能となり、使用環境に拘わらず高い信頼性を維持できると共に、搬送時におけるハンドリング等の取り扱いを容易化することができる。
　また、請求項３及び請求項４記載の発明によれば、封止樹脂層及び半導体素子の外周部分に面取り部を有する半導体装置を容易かつ確実に製造することができる。
　また、請求項５記載の発明によれば、半導体装置の構造上、温度変化等により発生する応力集中やハンドリングによる破壊による一番弱いとされる外周四隅位置に、衝撃及び応力の集中を回避しうる面取り部を容易かつ確実に形成することができる。
　また、角度付き刃は、半導体装置の四隅部分にあたる切削交点部にある程度の長さの四隅面取り部用溝を形成するため、磨耗し易い角度付き刃の寿命を延ばすことが可能となり、また切削量が少ないため処理時間を短縮させることが可能となる。
　更に、角度なし刃により行われる基板の切断処理は、残存した封止樹脂層が少ない状態或いは全く存在しない状態で実施されるため、困難であった封止樹脂層と半導体素子との境界部の切断を容易にすることが可能となり、半導体素子及び封止樹脂へのダメージを軽減することが可能となる。
　また、請求項６記載の発明によれば、請求項７の効果に加え、角度有り刃を用いる際には既に角度なし刃により切削交点部は切削された状態（直線状の切削状態）であるため、磨耗し易い角度付きの刃の先端及び磨耗による刃の角度変化の寿命を更に延ばすことが可能となる。
　また、請求項７記載の発明によれば、分離工程を実施する前に、基板の背面を全面的を切削する背面切削工程を実施することにより、製造される半導体装置の薄型化を図ることができる。また、分離工程の前に基板背面を切削しているので、封止樹脂層が基板保護の役割を果たして基板の取り扱いが容易となり、近年求められている半導体素子を高集積化した大型基板または半導体装置の極薄型化に有効となる。
　また、請求項８及び９記載の発明によれば、半導体装置の安定した搭載位置決めが可能となり、また半導体装置の水平方向の動きが抑えられて半導体装置の突起電極が搬送トレイと接触することを回避することができる。
　また、請求項１０記載の発明によれば、半導体素子の保護をより確実に行うことができ、かつ分離時において半導体素子の背面外周部分に破損（欠け等）が発生することを防止することができる。
　また、請求項１１記載の発明によれば、半導体素子と背面側樹脂層との境界部における複合構成に対し、その外周全体にわたり衝撃及び応力の集中を回避することが可能となり、使用環境に拘わらず高い信頼性を維持できると共に、搬送時におけるハンドリング等の取り扱いを容易化することができる。
　また、請求項１２記載の発明によれば、角を有した形状では壊れやすい半導体素子の外周位置及び外周四隅位置に背面面取り部が形成されるため、この位置における破損防止を図ることができる。
　また、請求項１３及び請求項１４記載の発明によれば、角を有した形状では壊れやすい外周四隅角部の破損防止を図ることができる。
　次に、本発明を実施するための最良の形態について図面と共に説明する。
　図１は、本発明の第１実施例である半導体装置２０Ａを示している。図１（Ａ）は半導体装置２０Ａの側面図であり、図２（Ｂ）は半導体装置２０Ａの平面図である。この半導体装置２０Ａは、大略すると半導体素子２１，突起電極２３（バンプ），及び封止樹脂層２２等よりなる極めて簡単な構成とされている。
　半導体素子２１（半導体チップ）は、その実装側面に電子回路（図示せず）が形成されると共に多数の突起電極２３が配設されている。突起電極２３は、例えば半田ボールを転写法を用いて配設された構成とされており、外部接続端子として機能するものである。本実施例では、突起電極２３は半導体素子２１に形成されている電極パッド（図示せず）に直接配設された構成とされている。
　また、封止樹脂層２２（梨地で示す）は、例えばポリイミド，エポキシ（ＰＰＳ，ＰＥＫ，ＰＥＳ，及び耐熱性液晶樹脂等の熱可塑性樹脂）等よりなり、半導体素子２１の突起電極形成側の面全体にわたり形成されている。従って、半導体素子２１に配設されている突起電極２３は、この封止樹脂層２２により封止された状態となるが、突起電極２３の少なくとも先端部は封止樹脂層２２から露出するよう構成されている。
　また、半導体装置２０Ａの突起電極２３が形成された突起電極形成側の面の外周部分に注目すると、この外周部分における封止樹脂層２２及び半導体素子２１には、面取り部２４Ａが形成されている。本実施例では、この面取り部２４Ａは、封止樹脂層２２と半導体素子２１とを跨がるように連続的に形成されており、かつ平面状の面取り部構造とされている。図１（Ａ）に示されるように、面取り部２４Ａの形成により角が形成される。以下、この角を角部６０というものとする。
　上記構成とされた半導体装置２０Ａは、その全体的な大きさが略半導体素子２１の大きさと等しい、いわゆるチップサイズパッケージ構造となる。従って、半導体装置２０Ａは、近年特に要求されている小型化のニーズに十分対応することができる。
　また、上記のように半導体装置２０Ａは、半導体素子２１上に封止樹脂層２２が形成された構成とされており、かつこの封止樹脂層２２は突起電極２３の少なくとも一部を封止した構造とされている。このため、封止樹脂層２２によりデリケートな突起電極２３は保持されることとなり、よってこの封止樹脂層２２は、従来から用いられているアンダーフィル樹脂と同様な機構を奏することとなる。これにより、半導体装置２０Ａを実装基板に実装した際、突起電極２３と実装基板との接合部位はアンダーフィル樹脂として機能する封止樹脂層２２に保持されるため、この接合部位に破損が発生することを防止することができる。
　一方、本実施例に係る半導体装置２０Ａは、前記したように外周部分における封止樹脂層２２及び半導体素子２１に面取り部２４Ａが形成されている。この面取り部２４Ａを形成することにより、半導体素子２１と封止樹脂層２２との境界部における複合構成に対し、その外周の全体にわたり衝撃及び応力の集中を回避することが可能となる。よって、使用環境（例えば、高温環境，低温環境等）に拘わらず高い信頼性を維持できると共に、搬送時に実施されるハンドリングにおいてはハンドラーの把持による破損防止を図ることができ、ハンドリング時における取り扱いを容易化することができる。
　尚、本実施例では封止樹脂層２２と半導体素子２１とを跨がるよう面取り部２４Ａを形成した例を示しているが、封止樹脂層２２にのみ面取り部２４Ａを形成することも可能である。
　また、面取り部の表面構造も、本実施例で適用した平面構造の面取り部２４Ａに限定されるものではなく、曲面を有した構造としても、また複数の面を組み合わせた構成としてもよい。即ち、本明細書で述べる面取り部は、半導体装置の上記外周部分において、衝撃及び応力の集中を回避しうる構造の全てを含むものとする。
　続いて、本発明の第２実施例である半導体装置について説明する。
　図２は、第２実施例に係る半導体装置２０Ｂを示している。図２（Ａ）は半導体装置２０Ｂの側面図であり、また図２（Ｂ）は半導体装置２０Ｂの平面図である。尚、図２において、図１を用いて説明した第１実施例に係る半導体装置２０Ａの構成と対応する構成については、同一符号を付してその説明を省略する。また、以下説明する各実施例の説明においても同様とする。
　本実施例に係る半導体装置２０Ｂは、封止樹脂層２２の外周部分に段付き部２５Ａを形成したことを特徴とするものである。本実施例では、段付き部２５Ａは封止樹脂層２２の外周部に一段の段差を有するよう形成されているが、複数段設けることも可能である。また、段付き部２５Ａは、必ずしも矩形状の段差に限定されるものではなく、曲線を含めた段差形状としてもよい。
　本実施例のように、封止樹脂層２２の外周部分に段付き部２５Ａを形成することによっても、半導体素子２１と封止樹脂層２２との境界部における複合構成に対し、その外周の全体にわたり衝撃及び応力の集中を回避することが可能となり、使用環境に拘わらず高い信頼性を維持できると共に、搬送時におけるハンドリング等の取り扱いを容易化することができる。
　続いて、本発明の第３実施例である半導体装置について説明する。
　図３は、第３実施例に係る半導体装置２０Ｃを示している。図３（Ａ）は半導体装置２０Ｃの側面図であり、また図３（Ｂ）は半導体装置２０Ｃの平面図である。
　本実施例に係る半導体装置２０Ｃは、その外周四隅位置における封止樹脂層２２及び半導体素子２１に面取り部２４Ｂを形成したことを特徴とするものである。よって、図３（Ｂ）に示されるように、面取り部２４Ｂは、半導体装置２０Ｃの外周に４箇所形成された構成とされている。本実施例に係る面取り部２４Ｂは、封止樹脂層２２と半導体素子２１とを跨がるように連続的に形成されている。
　このように、半導体装置２０Ｃの外周四隅位置における封止樹脂層２２及び半導体素子２１に面取り部２４Ｂを形成したことにより、半導体素子２１と封止樹脂層２２との境界部における複合構成に対し、特に衝撃及び応力の集中に弱い外周四隅位置で衝撃及び応力の集中を回避することが可能となり、使用環境に拘わらず高い信頼性を維持できると共に、搬送時におけるハンドリング等の取り扱いを容易化することができる。
　尚、本実施例では封止樹脂層２２と半導体素子２１とを跨がるよう面取り部２４Ｂを形成した例を示しているが、封止樹脂層２２にのみ面取り部２４Ｂを形成することも可能である。
　続いて、本発明の第４実施例である半導体装置について説明する。
　図４は、第４実施例に係る半導体装置２０Ｄを示している。図４（Ａ）は半導体装置２０Ｄの側面図であり、また図４（Ｂ）は半導体装置２０Ｄの平面図である。
　本実施例に係る半導体装置２０Ｃは、その外周四隅位置における封止樹脂層２２に段付き部２５Ｂを形成したことを特徴とするものである。よって、図４（Ｂ）に示されるように、段付き部２５Ｂは、半導体装置２０Ｄの外周に４箇所形成された構成とされている。
　本実施例のように、半導体装置２０Ｄの外周四隅位置における封止樹脂層２２に段付き部２５Ｂを形成したことにより、半導体素子２１と封止樹脂層２２との境界部における複合構成に対し、特に衝撃及び応力の集中に弱い外周四隅位置で衝撃及び応力の集中を回避することが可能となり、使用環境に拘わらず高い信頼性を維持できると共に、搬送時におけるハンドリング等の取り扱いを容易化することができる。
　尚、本実施例では、段付き部２５Ｂは封止樹脂層２２の外周部に一段の段差を有するよう形成されているが、複数段設けることも可能である。また、段付き部２５Ｂは、必ずしも矩形状の段差に限定されるものではなく、曲線を含めた段差形状としてもよい。
　続いて、本発明の第１及び第２実施例である半導体装置の製造方法について説明する。図５は第１実施例に係る製造方法を説明するための図であり、図６は第２実施例に係る製造方法を説明するための図である。この第１及び第２実施例に係る製造方法は、図１を用いて説明した第１実施例に係る半導体装置２０Ａを製造するための方法である。
　尚、本実施例で説明する半導体装置の製造方法は、基板５１を分離して個々の半導体素子２１に分離する分離工程に特徴を有するものであり、この分離工程が実施される前に行われる処理（突起電極２３が配設された複数の半導体素子２１が形成された基板を封止樹脂層２２により封止し、続いて突起電極２３の一部を封止樹脂層２２から露出させる処理）は、従来方法（例えば、本出願人により出願された特願平９−１０６８３号に開示した方法）と同一である。このため、以下の説明では、分離工程についてのみ説明するものとする。また、以下説明する半導体装置の各製造方法においても同様とする。
　先ず、図５を用いて、本発明の第１実施例である半導体装置２０Ａの製造方法について説明する。
　本実施例に係る製造方法における分離工程では、図５（Ａ）に示すように、先ず角度θを有した角度付き刃２６を用い、図５（Ｂ），（Ｃ）に示すように、封止樹脂層２２及び基板５１の一部を切削して面取り部用溝５６を形成する（溝形成工程）。この時形成される面取り部用溝５６は、角度付き刃２６により形成されるため、両側部に面取り部２４Ａが形成された構造となっている。尚、この時の基板５１の切削深さをＺ１とする。
　上記の溝形成工程が終了後すると、続いて図５（Ｄ）に示すように、面取り部用溝の溝幅（図中、矢印Ｗで示す）より幅狭な寸法（図中、矢印Ｚ２で示す）を有すると共に角度を有していない角度なし刃２７Ａを用い、図５（Ｅ）に示されるように面取り部用溝５６の中央位置を切削する（切削工程）。
　この際、溝形成工程において、面取り部用溝５６の形成位置には封止樹脂層２２が存在しない構成となっている。よって、角度なし刃２７Ａによる切削は、基板５１のみを切削する処理となる。これにより、切削工程において封止樹脂層２２と基板５１を同時に切削する必要がなくなり、切削処理を容易に行うことができる。
　切削工程が終了することにより、図５（Ｆ）に示されるように、基板５１は完全切削され、基板５１は個々の半導体素子２１に分離される。以上のように面取り部２４Ａの形成により角部６０を湯要した半導体装置２０Ａが形成される。
　続いて、図６を用いて、本発明の第２実施例である半導体装置２０Ａの製造方法について説明する。
　本実施例に係る製造方法における分離工程では、図６（Ａ）に示すように、角度を有していない角度なし刃２７Ａ（刃幅を図中矢印Ｚ２で示す）を用いて、基板５１の所定切断位置を封止樹脂層２２と共に切削し、図６（Ｂ），（Ｃ）に示すように、封止樹脂層２２を含め基板５１を完全切断して個々の半導体素子に分離する（切削工程）。
　この切削工程が終了すると、図６（Ｄ），（Ｅ）に示すように、角度を有した角度付き刃２６を角度なし刃２７Ａにより切削された切断部５０に挿入し、各半導体素子２１の切込み量がＺ３となるよう切削処理を行う。この際、角度付き刃２６の刃幅Ｚ５は、角度なし刃２７Ａの刃幅Ｚ２より大きいため、角度付き刃２６は封止樹脂層２２及び半導体素子２１の外周部分に面取り部２４Ａを形成する（面取り部形成工程）。よって、面取り部２４Ａの形状により角部６０を有した半導体装置２０Ａが形成される。
　上記した第１及び第２実施例に係る半導体装置２０Ａの製造方法によれば、角度を有した角度付き刃２６と角度を有しない角度なし刃２７Ａを選択的に用い、角度付き刃２６で面取り部２４Ａを形成すると共に角度なし刃２７Ａで基板５１を完全切断することにより、封止樹脂層２２及び半導体素子２１の外周部分に面取り部２４Ａが、また面取り部２４Ａの形成により角部６０が形成された半導体装置２０Ａを容易かつ確実に製造することができる。
　特に、図６に示した第２実施例の順序で各刃２６，２７Ａを使用することにより、磨耗し易い角度付きの刃２６の先端における摩耗を低減でき、よって刃先の角度変化を防止でき、角度付きの刃２６の寿命を延ばすことが可能となる。
　続いて、図７を用いて本発明の第３実施例である半導体装置の製造方法について説明する。本実施例は、図３を用いて説明した第３実施例に係る半導体装置２０Ｃの製造方法である。
　本実施例に係る製造方法における分離工程では、先ず角度を有した角度付き刃（図示せず）を用いて基板５１の所定切削位置（図中、符号５２Ｘ，５２Ｙで示す）が直交する切削交点部２８及びその近傍部分における封止樹脂層２２及び基板５１の一部を切削し、同図に拡大して示すような十字状の四隅面取り部用溝２９を形成する（溝形成工程）。
　続いて、溝形成工程で形成された四隅面取り部用溝２９の溝幅より幅狭な寸法を有する角度なし刃（図示せず）を用い、この四隅面取り部用溝２８の形成位置を含め所定切削位置５２Ｘ，５２Ｙを切削することにより、基板５１を完全切断し個々の半導体素子２１に分離する（切削工程）。以上の処理を行うことにより、外周四隅位置に面取り部２４Ｂが形成された半導体装置２０Ｃが製造される。
　上記のように本実施例に係る製造方法では、角度付き刃を用いて基板５１上に十字状の四隅面取り部用溝２９を形成し、その後に四隅面取り部用溝２９の溝幅より幅狭な寸法を有する角度なし刃を用いて所定切削位置５２Ｘ，５２Ｙで基板５１を完全切断して半導体装置２０Ｃを製造する構成としたことにより、半導体装置２０Ｃの構造上、温度変化等により発生する応力集中やハンドリングによる破壊による一番弱いとされる外周四隅位置に、衝撃及び応力の集中を回避しうる面取り部２４Ｂを容易かつ確実に形成することができる。
　また、角度付き刃により形成される四隅面取り部用溝２９は、半導体装置２０Ｃの四隅部分にあたる切削交点部２８のみに所定の深さで形成されるため、磨耗し易い角度付き刃の寿命を延ばすことが可能となり、また切削量が少ないため処理時間を短縮させることが可能となる。
　更に、角度なし刃により行われる基板５１の切断処理は、基板５１上に残存した封止樹脂層２２が少ない状態或いは全く存在しない状態で実施されるため、困難であった封止樹脂層２２と半導体素子２１との境界部の切断を容易にすることが可能となり、分離工程において半導体素子２１及び封止樹脂２２にダメージが生じることを防止することができる。
　続いて、図８及び図９を用いて本発明の第４実施例である半導体装置の製造方法について説明する。本実施例も、図３を用いて説明した第３実施例に係る半導体装置２０Ｃの製造方法である。
　本実施例に係る製造方法における分離工程では、先ず角度なし刃（図示せず）を用いて基板５１の所定切削位置５２Ｘ，５２Ｙを封止樹脂層２２と共に切削し、基板５１を完全切断して個々の半導体素子２１に分離する処理を行う（切削工程）。
　続いて、この切削工程が終了した後、角度付き刃（図示せず）を所定切削位置５２Ｘ，５２Ｙが直交する切削交点部２８に挿入し、分離された封止樹脂層２２及び半導体素子２１を切削して切削交点部２８及びその近傍部分に面取り部２４Ｂを形成する（面取り部形成工程）。
　上記した本実施例に係る製造方法においても、半導体装置２０Ｃの外周四隅位置に、衝撃及び応力の集中を回避しうる面取り部を容易かつ確実に形成することができる。また、面取り部を形成するために角度付き刃が半導体素子２１及び封止樹脂層２２を切削する切削量は少ないため、磨耗し易い角度付き刃の寿命を延ばすことが可能となり、また切削量が少ないため処理時間を短縮させることが可能となる。
　また、本実施例では、先ず角度なし刃を用いて切削し、続いて角度有り刃を用いて切削処理を行うことにより、角度有り刃を用いる際には既に角度なし刃により切削交点部２８は切削された状態（直線状の切削状態）であるため、磨耗し易い角度付きの刃の先端及び磨耗による刃の角度変化の寿命を更に延ばすことが可能となる。
　ところで、半導体装置２０Ａ〜２０Ｃの外周部分及び外周四隅位置に面取り部２４Ａ，２５Ａを形成するには、下式を満足させる必要がある。尚、下式では、角度付き刃２６の刃先角度をθ，基板５１の切込み量をＺ１，角度なし刃２７Ａの刃幅をＺ５としている（図５参照）。
　Ｚ５＜２（　Ｚ１×ｔａｎ（θ／２））　……（１）
　上記の（１）式より、例えば円形の刃を有する角度付き刃２６（ダイシングソー等）で切断処理を行った場合、切込み量Ｚ１は、角度付き刃２６の外形変化により把握できる為、封止樹脂層２２と基板５１（半導体素子２１）の面取り部２４Ａの形状を所定形状に維持させる為には、角度付き刃２６の外形変化に応じて切込み量Ｚ１を増加させて行けば良い。
　続いて、図１０を用いて本発明の第５実施例である半導体装置の製造方法について説明する。本実施例は、図２を用いて説明した第２実施例に係る半導体装置２０Ｂの製造方法である。
　本実施例に係る製造方法における分離工程では、角度を有していない第１及び第２の角度なし刃２７Ｂ，２７Ａを用いる。第１の角度なし刃２７Ｂの刃幅Ｚ４は、第２の角度なし刃２７Ａの刃幅Ｚ２に対して幅広となるよう設定されている（Ｚ４＞Ｚ２）。尚、以下の説明では、第１の角度なし刃２７Ｂを幅広角度なし刃２７Ｂといい、第２の角度なし刃２７Ａを単に角度なし刃２７Ａというものとする。
　本実施例では、図１０（Ａ），（Ｂ）に示すように、先ず幅広角度なし刃２７Ｂを用いて基板５１を切削し、図１０（Ｃ）に示されるように封止樹脂層２２に段付き部用溝５３を形成する（溝形成工程）。
　そして、この溝形成工程が終了した後、前記した幅広角度なし刃２７Ｂの幅Ｚ４（これは、段付き部用溝５３の溝幅と等価）より幅狭な寸法Ｚ２を有した角度なし刃２７Ａを用い、図１０（Ｄ），（Ｅ）に示されるように、段付き部用溝５３の形成位置を切削する（切削工程）。これにより、図１０（Ｆ）に示されるように、基板５１は完全切削されて個々の半導体素子５１が形成され、段付き部２５Ａを有した半導体装置１０Ｂが製造される。
　本実施例の製造方法によれば、角度なし刃２７Ａと幅広角度なし刃２７Ｂとを選択的に用い、幅広角度なし刃２７Ｂで段付き部２５Ａ（段付き部用溝５３）を形成すると共に、幅狭な角度なし刃２７Ａで基板５１を完全切断することにより、封止樹脂層２２の外周部分に段付き部２５Ａを有する半導体装置２０Ｂを容易かつ確実に製造することができる。
　尚、本実施例に係る製造方法では、角度なし刃２７Ａは封止樹脂層２２が残存する基板５１を切削することとなる。しかるに、溝形成工程において実施される幅広角度なし刃２７Ｂによる封止樹脂２２の切削処理により、封止樹脂層２２は薄くなっている。よって、角度なし刃２７Ａによる切削処理時において、封止樹脂層２２が切削処理に与える影響は少なく、よって容易かつ確実に分離処理を行うことができる。
　続いて、図１１を用いて本発明の第６実施例である半導体装置の製造方法について説明する。本実施例は、図４を用いて説明した第４実施例に係る半導体装置２０Ｄの製造方法である。
　本実施例に係る製造方法における分離工程では、先ず角度を有していない第１の角度なし刃（図示せず）を用い、基板５１の切削位置５２Ｘ，５２Ｙが直交する切削交点部２８及びその近傍部分における封止樹脂層２２を切削し、十字状の四隅段付き用溝３０を形成する（溝形成工程）。
　そして、この溝形成工程が終了した後、四隅段付き部用溝３０の溝幅より幅狭な寸法を有する第２の角度なし刃（図示せず）を用い、この四隅段付き部用溝３０の形成位置を含め切削位置５２Ｘ，５２Ｙを切削する（切削工程）。これにより基板５１を完全切断して個々の半導体素子２１に分離し、これにより外周四隅位置に段付き部２５Ｂを有する半導体装置２０Ｄが製造される。
　本実施例に係る製造方法では、第１の角度なし刃を用いて基板５１の切削交点部２８及びその近傍の封止樹脂層２２を切削し十字状の四隅段付き用溝３０を形成した後、第２の角度なし刃を用いて基板５１を完全切断し個々の半導体素子２１に分離するため、温度変化等により発生する応力集中やハンドリング等において破壊し易いとされる封止樹脂層２２の外周四隅部分に、衝撃及び応力の集中を回避しうる段付き部２５Ｂを容易かつ確実に形成することができる。
　また、第１の角度なし刃は、封止樹脂層２２の切削交点部２８及びその近傍のみに溝入れ加工を行うものであり、かつその溝入れ深さは封止樹脂層２２の厚さよりも小さいため、第１の角度なし刃の寿命を延ばすことが可能となり、合わせて処理時間の短縮を図ることができる。
　図１２（Ａ）は、図１に示した第１実施例に係る半導体装置２０Ａの変形例を示している。同図に示される半導体装置２０Ｅは、半導体素子２１の背面側、即ち突起電極２３が形成される面と反対側の面に切削加工を行うことにより、半導体素子２１を薄型化し（以下、この半導体素子２１を薄型半導体素子２１Ａという）、半導体装置２０Ｅの低背化を図ったものである。以下、この半導体装置２０Ｅの製造方法について説明する。
　半導体装置２０Ｅを製造するには、図１２（Ｂ）に示されるように、突起電極２３及び封止樹脂層２２が形成された基板５１を用意する。続いて、図１２（Ｃ）に示されるように、基板５１の突起電極２３が敬せされた面側と反対側の面（背面）に切削処理を行い、基板５１を薄型化する（背面切削工程）。
　続いて、図１２（Ｄ）に破線で示す切断位置において薄型化された基板５１を切断し（分離工程）、薄型半導体素子２１Ａを有した半導体装置２０Ｅを製造する。尚、図１２及び上記の説明では、面取り部２４Ａを形成する方法については省略したが、前記したと同様の方法により形成される。
　上記した製造方法によれば、分離工程を実施する前に基板５１の背面を全面的に切削する背面切削工程を実施することにより、製造される半導体装置２０Ｅの薄型化を図ることができる。また、分離工程の前に基板５１の背面を切削しているので、封止樹脂層２２が基板保護の役割を果たす。このため、基板５１の取り扱いが容易となり、近年求められている半導体素子２１Ａを高集積化した大型基板または半導体装置２０Ｅの極薄型化に有効となる。
　また、図１３は、高品質で生産効率の良い基板５１の製造方法を説明するための図である。この製造方法は、半導体素子２１を形成する前の基板５１の作製において使用するものである。
　図１３（Ａ）は、基板素材より所定の厚さでワイヤーソーにより切り出された状態の基板５１を示している。同図に示されるように、この状態の基板５１の上面５１ａ及び背面５１ｂは切削後が存在し凹凸が発生した状態となっている。
　この基板５１には、先ずその一方の面（本実施例では、上面５１ａ）に、図１３（Ｂ）に示されるように、基準面出し用樹脂３１が形成される。この基準面出し用樹脂３１の上面は平坦面とすることが可能であり、この上面を基準面３４として用いることができる。
　続いて、図１３（Ｃ）に示されるように、基準面３４を基準として背面５１ｂに切削処理を行うことにより、背面５１ｂの整面処理を行う。この整面処理により形成された切削面３３Ａは、基準面３４が平坦面であるため、平坦な面に仕上げることができる。よって、この整面処理された切削面３３Ａを基準面として用いることが可能となる。
　よって、切削面３３Ａを基準面として基準面出し用樹脂３１の除去処理及び上面５１ａの整面処理を行い、これにより、図１３（Ｄ）に示されるように、上面３３Ｂ及び下面３３Ａが共に高い平面度を有した高品質で生産効率の良い基板５１が形成される。
　続いて、本発明の第１乃至第４実施例である搬送トレイについて説明する。
　図１４乃至図１７は、第１乃至第４実施例である搬送トレイ３５Ａ〜３５Ｄを示している。各図に示す搬送トレイ３５Ａ〜３５Ｄは、前記した半導体装置２０Ａ〜２０Ｄが装着され、これを搬送したり試験したりするために用いられるものである。以下、各実施例について説明する。
　尚、図１４乃至図１７において、（Ａ）は搬送トレイ３５Ａ〜３５Ｄを分解した状態を示しており、（Ｂ）は半導体装置の装着状態を示しており、（Ｃ）は後述するトレイ本体３６Ａ〜３６Ｄを平面視した状態を示している。
　図１４は、第１実施例に係る搬送トレイ３５Ａを示している。この搬送トレイ３５Ａは、前記した第１実施例に係る半導体装置２０Ａに対応した構成とされている。
　この搬送トレイ３５Ａは、トレイ本体３６Ａとキャップ２７Ａとにより構成されている。本実施例に係る搬送トレイ３５Ａでは、トレイ本体３６Ａの内側部に、装着される半導体装置２０Ａに形成された面取り部２４Ａと対応した形状のトレイ側面取り部３８Ａを形成したことを特徴としている。
　また、図１５は第２実施例に係る搬送トレイ３５Ｂを示している。この搬送トレイ３５Ｂは、前記した第２実施例に係る半導体装置２０Ｂに対応した構成とされている。
　この搬送トレイ３５Ｂは、トレイ本体３６Ｂの内側部に、半導体装置２０Ｂに形成された段付き部２５Ａと対応した形状のトレイ側段付き部４０Ａを形成したことを特徴としている。
　また、図１６は第３実施例に係る搬送トレイ３５Ｃを示している。この搬送トレイ３５Ｃは、前記した第３実施例に係る半導体装置２０Ｃに対応した構成とされている。
　この搬送トレイ３５Ｃは、トレイ本体３６Ｃの内側四隅部に、半導体装置２０Ｃの外周四隅位置に形成された面取り部２４Ｂと対応した形状のトレイ側段付き部３８Ｂを形成したことを特徴としている。
　更に、図１７は第４実施例に係る搬送トレイ３５Ｄを示している。この搬送トレイ３５Ｄは、前記した第４実施例に係る半導体装置２０Ｄに対応した構成とされている。
　この搬送トレイ３５Ｄは、トレイ本体３６Ｄの内側四隅部に、半導体装置２０Ｄの外周四隅位置に形成された段付き部２５Ｂと対応した形状のトレイ側段付き部４０Ｂを形成したことを特徴としている。
　上記した各実施例に係る搬送トレイ３５Ａ〜３５Ｄによれば、半導体装置２０Ａ〜２０Ｄに形成された面取り部２４Ａ，２４Ｂ及び段付き部２５Ａ，２５Ｂを利用し、搬送トレイ３５Ａ〜３５Ｄのトレイ本体３６Ａ〜３６Ｄにこれと対応したトレイ側面取り部３８Ａ，３８Ｂ及びトレイ側段付き部４０Ａ，４０Ｂを形成した。これにより、トレイ本体３６Ａ〜３６Ｄに対し半導体装置２０Ａ〜２０Ｄの安定した搭載位置決めが可能となり、搬送トレイ３５Ａ〜３５Ｄ内で半導体装置２０Ａ〜２０Ｄが遊んでしまうことを防止することができる。また半導体装置２０Ａ〜２０Ｄの水平方向の動きが抑えられるため、突起電極２３が搬送トレイ３５Ａ〜３５Ｄと接触することを回避することができる。
　また、特に第１及び第３実施例に係る搬送トレイ３５Ａ，３５Ｃでは、傾斜面とされたトレイ側面取り部３８Ａ，３８Ｂにて半導体装置２０Ａ，２０Ｃを保持する構成とされているため、他実施例の構成と異なり、トレイ側段付き部４０Ａ，４０Ｂと半導体装置２０Ｂ，２０Ｄとのオバーハング量を考慮する必要はなく、簡単かつ確実に半導体装置２０Ａ，２０Ｃの保持を行うことができる。
　続いて、本発明の第６及び第７実施例である半導体装置について説明する。
　図１８は第６実施例に係る半導体装置２０Ｆであり、前記した第１実施例に係る半導体装置２０Ａにおいて、その背面（突起電極２３の形成面と反対側の面）に背面側樹脂層４１を形成したことを特徴とするものである。
　また、図１９は第７実施例に係る半導体装置２０Ｇであり、前記した第２実施例に係る半導体装置２０Ａにおいて、その背面に背面側樹脂層４１を形成したことを特徴とするものである。
　この背面側樹脂層４１の材質は、封止樹脂層２２の材質と等しいものが選定されており、具体的にはポリイミド，エポキシ（ＰＰＳ，ＰＥＫ，ＰＥＳ，及び耐熱性液晶樹脂等の熱可塑性樹脂）等を用いることができる。また、この背面側樹脂層４１は、例えば圧縮成形法を用い半導体素子２１の背面全面に形成されている。
　このように、半導体素子２１の背面にこれを覆う背面側樹脂層４１を形成したことにより、半導体素子２１の保護をより確実に行うことができ、かつ分離時において半導体素子２１の背面外周部分に破損（欠け等）が発生することを防止することができる。
　続いて、本発明の第８及び第９実施例である半導体装置について説明する。
　図２０は、第８実施例である半導体装置２０Ｈを示している。本実施例に係る半導体装置２０Ｈは、前記した第６実施例に係る半導体装置２０Ｆと類似した構成とされているが、背面側樹脂層４１及び半導体素子２１の外周部分に、背面側面取り部４２を形成したことを特徴とするものである。また、背面側面利と部４２の形成により角部６０が形成される。
　本実施例では、背面側面取り部４２を背面側樹脂層４１と半導体素子２１との間を跨がるように形成しているが、背面側樹脂層４１のみに形成することも可能である。また、背面側面取り部４２は、必ずしも背面の外周全体に形成する必要はなく、外周四隅位置に形成する構成としてもよい。更に、本実施例では、背面側面取り部４２を平面構造としているが、曲面等を有した構成としてもよい。
　図２１は、第９実施例である半導体装置２０Ｉを示している。本実施例に係る半導体装置２０Ｉは、前記した第７実施例に係る半導体装置２０Ｇと類似した構成とされているが、背面側樹脂層４１の外周部分に背面側段付き部４３を形成したことを特徴とするものである。
　本実施例では、背面側段付き部４３を背面外周全体に形成しているが、背面側面段付き４３は必ずしも背面の外周全体に形成する必要はなく、外周四隅位置に形成する構成としてもよい。また、本実施例では、背面側面段付き４３を矩形状とした構造としているが、曲面を有した構造としてもよく、また複数の段部を形成した構成としてもよい。
　上記した第８及び第９実施例に係る半導体装置２０Ｈ，２０Ｇによれば、半導体素子２１の背面に形成された背面側樹脂層４１，半導体素子２１の外周部分または外周四隅位置に背面側面取り部４２或いは背面側段付き部４３を形成したことにより、半導体素子２１と背面側樹脂層４１との境界部における複合構成に対し、衝撃及び応力の集中を回避することが可能となり、使用環境に拘わらず高い信頼性を維持できると共に、搬送時におけるハンドリング等の取り扱いを容易化することができる。
　続いて、本発明の第１０及び第１１実施例である半導体装置について説明する。
　図２２は、第１０実施例である半導体装置２０Ｊを示している。本実施例に係る半導体装置２０Ｊは、前記した第１実施例に係る半導体装置２０Ａと類似した構成とされているが、図２２（Ｃ）に示されるように、半導体素子２１の背面外周部分に、背面側面取り部４２を形成したことを特徴とするものである。
　図２３は、第１１実施例である半導体装置２０Ｋを示している。本実施例に係る半導体装置２０Ｋは、前記した第２実施例に係る半導体装置２０Ｂと類似した構成とされているが、背面側樹脂層４１の外周部分に背面側段付き部４２を形成したことを特徴とするものである。
　上記した各実施例では、背面側面取り部４２を半導体素子２１の背面外周部分の全体にわたり形成しているが、必ずしも背面の外周全体に形成する必要はなく、外周四隅位置に形成する構成としてもよい。更に、上記した各実施例では、背面側面取り部４２を平面構造としているが、曲面等を有した構成としてもよい。
　上記した各実施例に係る半導体装置２０Ｊ，２０Ｋによれば、半導体素子２１の背面外周部分または外周四隅位置に背面側面取り部４２を形成したことにより、角を有した形状では壊れやすい半導体素子２１の外周位置及び外周四隅位置に背面面取り部４２が形成されるため、この位置における破損防止を図ることができる。
　尚、上記した第１７乃至第１１実施例に係る半導体装置２０Ｈ〜２０Ｋにおいて、背面側面取り部４２及び背面側段付き部４３の形成方法は、先に図５乃至図１１を用いて説明した第１乃至第６実施例に係る製造方法を用いて形成することができる。
　次に、本発明の第１２乃至第１６実施例である半導体装置について説明する。
　図２４は、第１２実施例に係る半導体装置２０Ｌを示している。本実施例に係る半導体装置２０Ｌは、図４０を用いて説明した従来技術に係る半導体装置１０Ａと類似した構成とされている。しかるに、本実施例に係る半導体装置２０Ｌは、半導体素子２１の外周四隅角部に角面取り部４４を形成したことを特徴とするものである。この角面取り部４４は、半導体素子２２の突起電極形成側の面に対し直交する方向（即ち、図における上下方向）に延在するよう構成されている。
　図２５は、第１３実施例に係る半導体装置２０Ｍを示している。本実施例に係る半導体装置２０Ｍは、前記した第１実施例に係る半導体装置２０Ａ（図１参照）と類似した構成とされているが、半導体素子２１の外周四隅角部に、突起電極形成側の面に対し直交する方向に延在する角面取り部４４を形成した構成とされている。
　図２６は、第１４実施例に係る半導体装置２０Ｎを示している。本実施例に係る半導体装置２０Ｎは、前記した第２実施例に係る半導体装置２０Ｂ（図２参照）と類似した構成とされているが、半導体素子２１の外周四隅角部に、突起電極形成側の面に対し直交する方向に延在する角面取り部４４を形成した構成とされている。
　図２７（Ａ）は、第１５実施例に係る半導体装置２０Ｐを示している。本実施例に係る半導体装置２０Ｐは、前記した第８実施例に係る半導体装置２０Ｈ（図２０参照）と類似した構成とされているが、半導体素子２１の外周四隅角部に、突起電極形成側の面に対し直交する方向に延在する角面取り部４４を形成した構成とされている。
　図２７（Ｂ）は、第１６実施例に係る半導体装置２０Ｑを示している。本実施例に係る半導体装置２０Ｑは、前記した第１０実施例に係る半導体装置２０Ｊ（図２２参照）と類似した構成とされているが、半導体素子２１の外周四隅角部に、突起電極形成側の面に対し直交する方向に延在する角面取り部４４を形成した構成とされている。
　図２８は、第１７実施例に係る半導体装置２０Ｒを示している。本実施例に係る半導体装置２０Ｒは、前記した第９実施例に係る半導体装置２０Ｉ（図２１参照）と類似した構成とされているが、半導体素子２１の外周四隅角部に、突起電極形成側の面に対し直交する方向に延在する角面取り部４４を形成した構成とされている。
　図２９は、第１８実施例に係る半導体装置２０Ｓを示している。本実施例に係る半導体装置２０Ｓは、前記した第１１実施例に係る半導体装置２０Ｋ（図２３参照）と類似した構成とされているが、半導体素子２１の外周四隅角部に、突起電極形成側の面に対し直交する方向に延在する角面取り部４４を形成した構成とされている。
　上記した第１２乃至第１６実施例に係る半導体装置２０Ｌ〜２０Ｓによれば、封止樹脂層２２，背面側樹脂層４１，及び半導体素子２１の外周四隅角部に、半導体素子２１の突起電極形成面に対し直交する方向に延在する角面取り部４４が形成されているため、角を有した形状では壊れやすい外周四隅角部の破損防止を図ることができる。また、角面取り部４４を面取り部２４Ａ，２４Ｂ、段付き部２５Ａ，２５Ｂ、背面側面取り部４２、及び背面側段付き部４３と組み合わせて設けることにより、半導体装置半導体装置２０Ｍ〜２０Ｓの信頼性を更に向上させることができる。
　尚、上記した第１２乃至第１６実施例では、角面取り部４４を平面構造した例を示したが、角面取り部４４は必ずしも平面構造する必要はなく、例えば曲面を有した構造としたり、また段付き構造としたりすることも可能である。
　続いて、本発明の第９実施例である半導体装置の製造方法について説明する。
　本実施例に係る製造方法は、先に図２４乃至図２９を用いて説明した第１２乃至第１６実施例に係る半導体装置２０Ｌ〜２０Ｓに設けられた角面取り部４４を形成する方法に特徴を有する。以下、図３０乃至図３３を用いて、分離工程において半導体素子２２等の外周四隅角部に角面取り部４４を形成する方法について説明する。
　本実施例に係る製造方法における分離工程では、図３０に示すように、先ず予め突起電極２３及び封止樹脂層２２が形成された基板５１をセットフイルム４５（固定部材）に貼着して固定する（基板固定工程）。
　続いて、セットフイルム４５に固定された基板５１を個々の半導体素子２１に対応した形状に分離する切削処理が実施される。図３１示すように、基板５１は図中矢印Ｘ方向に延在する切断線４６Ｘと、矢印Ｙ方向に延在する切断線４６Ｙに沿って切断される。
　この切削処理では、先ず基板５１を切断線４６Ｘに沿って複数回平行に切削処理を行う（第１の切削工程）。この第１の切削工程では、セットフイルム４５を残し封止樹脂層２２を含め基板５１のみを切削する。よって、第１の切削工程が終了した状態では、基板５１はセットフイルム４５に貼着され、切削処理開始前の状態を維持している。
　上記の第１の切削工程が終了すると、続いて基板５１を切断線４６Ｘに直交する切断線４６Ｙに沿って複数回平行に切削処理を行う（第２の切削工程）。この第２の切削工程では、基板５１，封止樹脂２２と共に、セットフイルム４５も合わせ切削し切断する。
　これにより、図３２に示される短冊形状とされた短冊状基板４７が形成される。この短冊状基板４７は、複数個（図３２では５個）の半導体素子２２が貼着された状態となっており、また個々の半導体素子２１の側面（図における左右側面）は、外部に露出した状態となっている。
　上記のように短冊状基板４７が形成されると、続いて図３３に示される角面取り部形成工程が短冊状基板４７に対し実施される。この角面取り部形成工程では、先ず図３３（Ａ）に示されるように、角度を有した角度付き刃２６を、前記した第１の切削工程で切削された切削位置の側面（第２の切削工程で切断された側面）と対向するよう位置決めする。
　続いて、この角度付き刃２６を用い、図３３（Ｂ）に示されるように、前記の第１の切削工程で切削された切削位置の側面から封止樹脂層２２及び基板２１を切削する。これにより、図３３（Ｃ）に示されるように、半導体素子２２及び封止樹脂層２２の外周四隅角部に角面取り部４４が形成された半導体装置が製造される。この後、セットフイルム４５を除去することにより、個々の半導体装置に分離される。
　上記した製造方法を用いて角面取り部４４を形成することにより、耐使用環境の応力集中やハンドリング等により破損が発生し易いとされる外周四隅角部に、衝撃及び応力の集中を回避しうる角面取り部４４を容易かつ確実に形成することができる。また、角度付き刃２６は、第１の切削工程で切削された切削位置近傍のみに溝入れ加工を行うため、その溝入れ深さは浅い。このため、角度付き刃２６の寿命を延ばすことが可能となり、合わせて処理時間の短縮を図ることができる。
　続いて、本発明の第１９実施例である半導体装置について説明する。
　図３４は、第１９実施例である半導体装置２０Ｔを示している。本実施例に係る半導体装置２０Ｔは、半導体素子２１の封止樹脂層２２が形成される上面外周部分に素子側面取り部４８が形成された構成とされている。また、封止樹脂層２２は、この素子側面取り部４８を含めて半導体素子２１の突起電極形成側の面を覆うよう形成されている。
　本実施例に係る半導体装置２０Ｔは、上記のように半導体素子２１に素子側面取り部４８を形成し、封止樹脂層２２がこの素子側面取り部４８を含めて半導体素子２１上に形成される構成としたため、樹脂封止層２２と半導体素子２１との密着面積を増大させることができる。このため、樹脂封止層２２と半導体素子２１との接合力は増大し、樹脂封止層２２が半導体素子２１から剥離することを防止でき、半導体装置２０Ｔの信頼性を向上させることができる。
　図３５は、本発明の第１０実施例である半導体装置の製造方法を示している。同図に示される製造方法は、図３４に示した第１９実施例に係る半導体装置２０Ｔの製造方法である。
　本実施例に係る製造方法における分離工程では、先ず図３５（Ａ）〜（Ｃ）に示されるように、角度を有した角度付き刃２６を用いて基板５１の上面を切削して素子側面取り部用溝４９を形成する（溝形成工程）。続いて、この素子側面取り部用溝４９が形成された基板５１の上面に、素子側面取り部用溝４９を含め封止樹脂層２２を形成する（樹脂層形成工程）。これにより、図３５（Ｄ）に示されるように、素子側面取り部用溝４９の内部にも封止樹脂層２２が充填された構成となる。
　この樹脂層形成工程が終了すると、図３５（Ｅ），（Ｆ）に示されるように、素子側面取り部用溝４９より幅狭な寸法を有する角度なし刃２７Ａを用いて、素子側面取り部用溝４９の略中央位置において封止樹脂層２２及び基板５１を切削する。これにより、封止樹脂層２２及び基板５１は完全に切断され、図３５（Ｇ）に示されるように、素子側面取り部４８に封止樹脂層２２が充填された構成の半導体装置２０Ｔが製造される。
　上記した製造方法によれば、樹脂層形成工程を実施する前に素子側面取り部用溝４９が形成されるため、素子側面取り部４８に封止樹脂層２２が形成された半導体装置を容易に形成することができる。また、角度付き刃２６により素子側面取り部用溝４９を形成する際、その溝入れ深さは浅いため、角度付き刃２６の寿命を延ばすことが可能となり、合わせて処理時間の短縮を図ることができる。
　続いて、本発明の第２０実施例である半導体装置について説明する。
　図３６は、第２０実施例である半導体装置２０Ｕを示している。本実施例に係る半導体装置２０Ｕは、図３４を用いて説明した第１９実施例である半導体装置２０Ｔに対し、半導体素子２１の背面外周部分に素子側背面面取り部５４を形成すると共に、この背面に素子側背面面取り部５４を含め背面側樹脂層４１を形成したことを特徴とするものである。
　本実施例の構成により半導体装置２０Ｕによれば、第１９実施例である半導体装置２０Ｔで実現できる作用効果に加え、背面側樹脂層４１と半導体素子２１との密着面積を増大することができるため、背面側樹脂層４１が半導体素子２１から剥離することを防止でき、半導体装置２０Ｕの信頼性を更に向上させることができる。
　図３７は、本発明の第１１実施例である半導体装置の製造方法を示している。同図に示される製造方法は、図３６に示した第２０実施例に係る半導体装置２０Ｕの製造方法である。
　本実施例に係る製造方法における分離工程では、先ず図３７（Ａ），（Ｂ）に示されるように、角度を有した角度付き刃２６を用いて基板５１の上面を切削して素子側面取り部用溝４９を形成する。続いて、角度付き刃２６を用いて基板５１の背面を切削して素子側面取り部用溝４９を形成する（溝形成工程）。よって、この溝形成工程を実施することにより、図３７（Ｃ）に示されるように、基板５１には対向する一対の素子側面取り部用溝４９が形成された状態となる。
　続いて、この一対の素子側面取り部用溝４９が形成された基板５１の上面及び背面に、素子側面取り部用溝４９を含め封止樹脂層２２及び背面側樹脂層４１を形成する（樹脂層形成工程）。これにより、図３７（Ｄ）に示されるように、各素子側面取り部用溝４９の内部にも封止樹脂層２２及び背面側樹脂層４１が充填された構成となる。
　この樹脂層形成工程が終了すると、図３７（Ｅ），（Ｆ）に示されるように、各素子側面取り部用溝４９より幅狭な寸法を有する角度なし刃２７Ａを用いて、各素子側面取り部用溝４９の略中央位置において封止樹脂層２２及び基板５１を切削する。これにより、封止樹脂層２２，背面側樹脂層４１及び基板５１は完全に切断され、図３７（Ｇ）に示されるように、上面側の素子側面取り部４８に封止樹脂層２２が、また背面側面取り部５４に背面側樹脂層４１が充填された構成の半導体装置２０Ｕが製造される。
　上記した製造方法によっても、図３５を用いて説明した第１０実施例に係る製造方法と同様に、素子側面取り部４８，背面側面取り部５４に封止樹脂層２２，背面側樹脂層４１が形成された半導体装置を容易に形成することができる。また、角度付き刃２６により素子側面取り部用溝４９を形成する際、その溝入れ深さは浅いため、角度付き刃２６の寿命を延ばすことが可能となり、合わせて処理時間の短縮を図ることができる。
　尚、上記した第１９及び第２０実施例に係る半導体装置２０Ｔ，２０Ｕでは、素子側面取り部４８及び素子側背面面取り部５４を平面構造とした例を示したが、素子側面取り部４８及び素子側背面面取り部５４は必ずしも平面構造とする必要はなく、例えば曲面を有した構造としたり、また段付き構造としたりすることも可能である。即ち、封止樹脂層２２及び背面側樹脂層４１に対し、アンカー効果を持たせ得る形状であれば、他の構造とすることも可能である。
　続いて、本発明の第２１実施例である半導体装置について説明する。
　図３８は、第２１実施例である半導体装置２０Ｖを示している。本実施例に係る半導体装置２０Ｖは、その突起電極形成側の面の外周部分に、封止樹脂層２２から半導体素子２１に到る面取り部２４Ａを形成すると共に、封止樹脂層２２に突起電極形成側の面に対し直角方向（図中、上下方向）に延在するストレート部５５を形成したことを特徴とするものである。また、面取り部２４Ａの形成により角度部６０が形成されている。
　このように、封止樹脂層２２に上記構成とされたストレート部５５を形成することにより、搬送時に実施されるハンドリング時におけるハンドラーの装着を容易かつ確実に行うことができ、ハンドリング時の取り扱いを容易化することができる。
　尚、本実施例では封止樹脂層２２から半導体素子２１に到る面取り部２４Ａが形成されているため、封止樹脂層２２と半導体素子２１との境界部における複合構成に対し、その外周の全体にわたり衝撃及び応力の集中を回避することが可能となり、使用環境に拘わらず高い信頼性を維持できる。また、本実施例では面取り部２４Ａが封止樹脂層２２と半導体素子２１とを跨ぐように形成された構成とされているが、封止樹脂層２２にのみ形成する構成としてもよい。
　図３９は、本発明の第１２実施例である半導体装置の製造方法を示している。同図に示される製造方法は、図３８に示した第２１実施例に係る半導体装置２０Ｖの製造方法である。
　本実施例に係る製造方法における分離工程では、図３９（Ａ），（Ｂ）に示すように、先ず先端部に角度を有すると共に側部に側面垂立部５７を有した角度付き刃２６を用いて、面取り部用溝５６を形成する（溝形成工程）。
　この際、角度付き刃２６の側面垂立部５７が封止樹脂層２２に到るまで基板５１を切削する。これにより、面取り部用溝５６の両側部分には、ストレート分５５が形成される。
　上記の溝形成工程が終了すると、続いて上記した（１）式の条件を満たす面取り部用溝５６の溝幅より幅狭な寸法を有した角度なし刃２７Ａを用いて、図３９（Ｃ）に示すように、面取り部用溝５６の略中央位置で基板５１を切削する。これにより、図３９（Ｄ）に示されるように、封止樹脂分２２にストレート部５５を有した半導体装置２０Ｖが製造される。
　上記した製造方法によれば、溝形成工程において、角度付き刃２６の側面垂立部５７が封止樹脂層２２に到るまで基板５１を切削し、封止樹脂層２２から基板５１に到る面取り部用溝５６を形成することにより、樹脂封止層２２の厚さが大となった場合でも、角度付き刃２６の寿命延長確保、及び切削時間の短縮を図ることができる。
　以下、この理由について説明する。いま、側面垂立部５７を有していない（即ち、切削部位が全て角度を有している構成）の角度付き刃（以下、これを全体角度付き刃という）を想定し、この全体角度付き刃を用いて厚い封止樹脂層２２が形成された半導体素子２１に対し面取り部用溝５６を形成しようとした場合を想定する。
　この場合では、全体角度付き刃の先端が基板に到るまでに封止樹脂層２２に大きな切削処理が必要となり、必然的に全体角度付き刃として刃幅寸法の大きなものが必要となる。ところが、このように刃幅が厚い全体角度付き刃の加工は難しく、刃幅の薄いものと比較すると、コストが高くなる、刃が特殊加工となり半導体装置の製造安定性に欠ける等の問題点が生じる。
　一方、面取り部２４Ａに応力集中の回避等の機能を実現させるためには、必ずしも面取り部２４Ａはその全体にわたり傾斜を有する完全な面取り構造とする必要はなく、封止樹脂層２２と半導体素子２１との境界部分近傍のみ完全な面取り構造とすれば足る。そこで、本発明では、上記のように角度付き刃２６に側面垂立部５７を設け、この側面垂立部５７が封止樹脂層２２を切削する構成とした。
　この構成では、封止樹脂層２２と半導体素子２１との境界部分近傍では面取り部２４Ａが形成されるため、封止樹脂層２２と半導体素子２１との境界部分の強度向上を図ることができる。また、角度付き刃２６の刃幅を厚くする必要がなくなるため、角度付き刃２６のコスト低減を図ることができる。
　また、角度付き刃２６の製造に際し、特殊加工が不要となるため、半導体装置２０Ｖの製造安定性を向上させることができ、更に切削エネルギーの低下が図れるため、切削力の低減及び切削速度の向上を図ることができる。
図１は、本発明の第１実施例である半導体装置を説明するための図である。 図２は、本発明の第２実施例である半導体装置を説明するための図である。 図３は、本発明の第３実施例である半導体装置を説明するための図である。 図４は、本発明の第４実施例である半導体装置を説明するための図である。 図５は、本発明の第１実施例である半導体装置の製造方法を説明するための図である。 図６は、本発明の第２実施例である半導体装置の製造方法を説明するための図である。 図７は、本発明の第３実施例である半導体装置の製造方法を説明するための図である。 図８は、本発明の第４実施例である半導体装置の製造方法を説明するための図である（その１）。 図９は、本発明の第４実施例である半導体装置の製造方法を説明するための図である（その２）。 図１０は、本発明の第５実施例である半導体装置の製造方法を説明するための図である。 図１１は、本発明の第６実施例である半導体装置の製造方法を説明するための図である。 図１２は、本発明の第５実施例である半導体装置及び本発明の第７実施例である半導体装置の製造方法を説明するための図である。 図１３は、本発明の第８実施例である半導体装置の製造方法を説明するための図である。 図１４は、本発明の第１実施例である搬送トレイを説明するための図である。 図１５は、本発明の第２実施例である搬送トレイを説明するための図である。 図１６は、本発明の第３実施例である搬送トレイを説明するための図である。 図１７は、本発明の第４実施例である搬送トレイを説明するための図である。 図１８は、本発明の第６実施例である半導体装置を説明するための図である。 図１９は、本発明の第７実施例である半導体装置を説明するための図である。 図２０は、本発明の第８実施例である半導体装置を説明するための図である。 図２１は、本発明の第９実施例である半導体装置を説明するための図である。 図２２は、本発明の第１０実施例である半導体装置を説明するための図である。 図２３は、本発明の第１１実施例である半導体装置を説明するための図である。 図２４は、本発明の第１２実施例である半導体装置を説明するための図である。 図２５は、本発明の第１３実施例である半導体装置を説明するための図である。 図２６は、本発明の第１４実施例である半導体装置を説明するための図である。 図２７は、本発明の第１５実施例及び第１６実施例である半導体装置を説明するための図である。 図２８は、本発明の第１７実施例及び第１８実施例である半導体装置を説明するための図である。 図２９は、本発明の第１９実施例である半導体装置を説明するための図である。 図３０は、本発明の第９実施例である半導体装置の製造方法を説明するための図である（その１）。 図３１は、本発明の第９実施例である半導体装置の製造方法を説明するための図である（その２）。 図３２は、本発明の第９実施例である半導体装置の製造方法を説明するための図である（その３）。 図３３は、本発明の第９実施例である半導体装置の製造方法を説明するための図である（その４）。 図３４は、本発明の第２０実施例である半導体装置を説明するための図である。 図３５は、本発明の第１０実施例である半導体装置の製造方法を説明するための図である。 図３６は、本発明の第２１実施例である半導体装置を説明するための図である。 図３７は、本発明の第１１実施例である半導体装置の製造方法を説明するための図である。 図３８は、本発明の第２２実施例である半導体装置を説明するための図である。 図３９は、本発明の第１２実施例である半導体装置の製造方法を説明するための図である。 図４０は、従来の半導体装置の一例を示す図である（その１）。 図４１は、従来の半導体装置を搭載する搬送トレイの一例を示す図である。 図４２は。従来の半導体装置の一例を示す図である（その２）。 図４３は、従来の半導体装置の一例を示す図である（その３）。 図４４は、従来の半導体装置の製造方法の一例を説明するための図である。
符号の説明
　２０Ａ〜２０Ｖ　半導体装置
　２１　半導体素子
　２１Ａ　薄型半導体素子
　２２　封止樹脂層
　２３　突起電極
　２４Ａ，２４Ｂ　面取り部
　２５Ａ，２５Ｂ　段付き部
　２６　角度付き刃
　２７Ａ　角度なし刃
　２７Ｂ　幅広角度なし刃
　２８　切削交点
　２９　四隅面取り部用溝
　３０　四隅段取り用溝
　３１　基準面出し用樹脂
　３２　薄型基板
　３３Ａ，３３Ｂ　切削面
　３４　基準面
　３５Ａ〜３５Ｄ　搬送トレイ
　３６Ａ〜３６Ｄ　トレイ本体
　３７Ａ〜３７Ｄ　キャップ
　３８Ａ，３８Ｂ　トレイ側面取り部
　４０Ａ，４０Ｂ　トレイ側段付き部
　４１　背面側樹脂層
　４２　背面側面取り部
　４３　背面側段付き部
　４４　角面取り部
　４５　セットフイルム
　４７　短冊状基板
　４８　素子側面取り部
　４９　素子側面取り部用溝
　５０　切削部
　５１　基板
　５３　段付き部用溝
　５４　素子側背面面取り部
　５５　ストレート部

Claims (16)

  1. 　突起電極が形成されてなる半導体素子と、
    　前記半導体素子の突起電極形成側の面に形成されており、前記突起電極の一部を残し前記突起電極形成側の面を封止する封止樹脂層とを具備する半導体装置において、
    　前記封止樹脂層及び前記半導体素子の外周部分に、前記封止樹脂層と前記半導体素子とを跨るように連続的に面取り部を形成したことを特徴とする半導体装置。
  2. 　突起電極が形成されてなる半導体素子と、
    　前記半導体素子の突起電極形成側の面に形成されており、前記突起電極の一部を残し前記突起電極形成側の面を封止する封止樹脂層とを具備する半導体装置において、
    　前記封止樹脂層及び前記半導体素子の外周四隅位置に、前記封止樹脂層と前記半導体素子とを跨るように連続的に面取り部を形成したことを特徴とする半導体装置。
  3. 　突起電極が配設された複数の半導体素子が形成された基板を封止樹脂層により封止し、続いて前記突起電極の一部を前記封止樹脂層から露出させた後、前記基板を前記封止樹脂層と共に切削して個々の半導体素子に分離する分離工程を実施する半導体装置の製造方法であって、
    　前記分離工程は、
    　角度を有した角度付き刃を用いて前記基板を切削し、前記封止樹脂層及び前記基板の内、少なくとも前記封止樹脂層に面取り部用溝を形成する溝形成工程と、
    　前記溝形成工程終了後、前記面取り部用溝の溝幅より幅狭な寸法を有すると共に角度を有していない角度なし刃を用いて、前記面取り部用溝の形成位置を切削することにより前記基板を完全切削し個々の半導体素子に分離する切削工程と
    を有することを特徴とする半導体装置の製造方法。
  4. 　突起電極が配設された複数の半導体素子が形成された基板を封止樹脂層により封止し、続いて前記突起電極の一部を前記封止樹脂層から露出させた後、前記基板を前記封止樹脂層と共に切削して個々の半導体素子に分離する分離工程を実施する半導体装置の製造方法であって、
    　前記分離工程は、
    　角度を有していない角度なし刃を用いて、前記基板の所定切断位置を前記封止樹脂層と共に切削することにより前記基板を完全切断して個々の半導体素子に分離する切削工程と
    　前記切削工程終了後、角度を有した角度付き刃を前記切断位置に挿入し、分離された前記封止樹脂層及び前記半導体素子の外周部分に面取り部を形成する面取り部形成工程と
    を有することを特徴とする半導体装置の製造方法。
  5. 　突起電極が配設された複数の半導体素子が形成された基板を封止樹脂層により封止し、続いて前記突起電極の一部を前記封止樹脂層から露出させた後、前記基板を前記封止樹脂層と共に切削して個々の半導体素子に分離する分離工程を実施する半導体装置の製造方法であって、
    　前記分離工程は、
    　角度を有した角度付き刃を用い、前記基板の所定切削位置が直交する切削交点部及びその近傍における前記封止樹脂層及び前記基板の内少なくとも前記封止樹脂層を切削し、十字状の四隅面取り部用溝を形成する溝形成工程と、
    　前記溝形成工程終了後、前記四隅面取り部用溝の溝幅より幅狭な寸法を有すると共に角度を有していない角度なし刃を用い、前記四隅面取り部用溝の形成位置を含め前記所定切削位置を切削することにより前記基板を完全切断し個々の半導体素子に分離する切削工程とを有することを特徴とする半導体装置の製造方法。
  6. 　突起電極が配設された複数の半導体素子が形成された基板を封止樹脂層により封止し、続いて前記突起電極の一部を前記封止樹脂層から露出させた後、前記基板を前記封止樹脂層と共に切削して個々の半導体素子に分離する分離工程を実施する半導体装置の製造方法であって、
    　前記分離工程は、
    　角度を有していない角度なし刃を用いて、前記基板の所定切削位置を前記封止樹脂層と共に切削することにより前記基板を完全切断して個々の半導体素子に分離する切削工程と
    　前記切削工程終了後、角度を有した角度付き刃を前記所定切削位置が直交する切削交点部に挿入し、分離された前記封止樹脂層及び前記半導体素子の内少なくとも前記封止樹脂層の前記切削交点部及びその近傍に面取り部を形成する面取り部形成工程と
    を有することを特徴とする半導体装置の製造方法。
  7. 　請求項３乃至６のいずれか１項に記載の半導体装置の製造方法において、
    　前記分離工程を実施する前に、前記基板の前記突起電極形成側が形成された面と反対側の面である背面を、全面的に切削する背面切削工程を実施することを特徴とする半導体装置の製造方法。
  8. 　請求項１記載の半導体装置が装着されるトレイ本体を具備する搬送トレイであって、
    　前記トレイ本体の内側部に、前記半導体装置に形成された面取り部と対応した形状のトレイ側面取り部を形成したことを特徴とする搬送トレイ。
  9. 　請求項２記載の半導体装置が装着されるトレイ本体を具備する搬送トレイであって、
    　前記トレイ本体の内側四隅部に、前記半導体装置の外周四隅位置に形成された面取り部と対応した形状のトレイ側段付き部を形成したことを特徴とする搬送トレイ。
  10. 　請求項１または２記載の半導体装置において、
    　前記半導体素子の前記突起電極形成側が形成された面と反対側の面である背面に、前記背面を覆う背面側樹脂層を形成したことを特徴とする半導体装置の製造方法。
  11. 　請求項１０記載の半導体装置において、
    　前記背面側樹脂層及び前記半導体素子の内、少なくとも前記背面側樹脂層の外周部分または外周四隅位置に、背面側面取り部を形成したことを特徴とする半導体装置。
  12. 　請求項１または２記載の半導体装置において、
    　前記半導体素子の前記突起電極形成側が形成された面と反対側の面である背面の外周部分または外周四隅位置に、背面側面取り部を形成したことを特徴とする半導体装置。
  13. 　請求項１または２記載の半導体装置において、
    　前記封止樹脂層及び前記半導体素子の外周四隅角部に、前記半導体素子の前記突起電極形成側の面に対し直交する方向に延在する角面取り部を形成したことを特徴とする半導体装置。
  14. 　請求項１０乃至１２のいずれか１項に記載の半導体装置において、
    　少なくとも前記封止樹脂層及び前記半導体素子の外周四隅角部に、前記半導体素子の前記突起電極形成側の面に対し直交する方向に延在する角面取り部を形成したことを特徴とする半導体装置。
  15. 　突起電極が配設された複数の半導体素子が形成された基板を封止樹脂層により封止し、前記基板を前記封止樹脂層と共に切削して個々の半導体素子に分離する分離工程を実施する半導体装置の製造方法であって、
    　前記分離工程は、
    　第一の刃を用いて前記封止樹脂層、及び前記基板の一部を切削して溝を形成する溝形成工程と、
    　前記第一の刃より幅狭な寸法を有する第二の刃を用いて、前記溝の形成位置を切削することにより前記基板を完全切削し個々の半導体素子に分離する切削工程と
    を有することを特徴とする半導体装置の製造方法。
  16. 　突起電極が形成されてなる半導体素子と、
    　前記半導体素子の突起電極形成側の面に形成された封止樹脂層とを具備する半導体装置において、
    　前記半導体素子の露出する側面外周部分における、面取り部または段付き部の形成により、前記突起電極形成側の前記半導体素子側面よりも前記突起電極形成側の反対側の前記半導体素子側面が突出するよう形成してなることを特徴とする半導体装置。
JP2003360160A 2003-10-21 2003-10-21 半導体装置及びその製造方法 Expired - Fee Related JP4116962B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003360160A JP4116962B2 (ja) 2003-10-21 2003-10-21 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003360160A JP4116962B2 (ja) 2003-10-21 2003-10-21 半導体装置及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP04808298A Division JP3497722B2 (ja) 1998-02-27 1998-02-27 半導体装置及びその製造方法及びその搬送トレイ

Publications (2)

Publication Number Publication Date
JP2004119985A true JP2004119985A (ja) 2004-04-15
JP4116962B2 JP4116962B2 (ja) 2008-07-09

Family

ID=32290897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003360160A Expired - Fee Related JP4116962B2 (ja) 2003-10-21 2003-10-21 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4116962B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405159B2 (en) 2004-03-25 2008-07-29 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device package having a semiconductor element with a roughened surface
JP2011218607A (ja) * 2010-04-06 2011-11-04 Sharp Corp 基板分割装置および基板分割方法
JP2012059859A (ja) * 2010-09-08 2012-03-22 Disco Abrasive Syst Ltd 半導体デバイス
JP2015056658A (ja) * 2013-09-10 2015-03-23 ▲き▼邦科技股▲分▼有限公司 半導体装置
US11533038B2 (en) 2017-12-19 2022-12-20 Murata Manufacturing Co., Ltd. Elastic wave device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405159B2 (en) 2004-03-25 2008-07-29 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device package having a semiconductor element with a roughened surface
US7608911B2 (en) 2004-03-25 2009-10-27 Kabushiki Kaisha Toshiba Semiconductor device package having a semiconductor element with a roughened surface
JP2011218607A (ja) * 2010-04-06 2011-11-04 Sharp Corp 基板分割装置および基板分割方法
JP2012059859A (ja) * 2010-09-08 2012-03-22 Disco Abrasive Syst Ltd 半導体デバイス
JP2015056658A (ja) * 2013-09-10 2015-03-23 ▲き▼邦科技股▲分▼有限公司 半導体装置
US11533038B2 (en) 2017-12-19 2022-12-20 Murata Manufacturing Co., Ltd. Elastic wave device

Also Published As

Publication number Publication date
JP4116962B2 (ja) 2008-07-09

Similar Documents

Publication Publication Date Title
JP3497722B2 (ja) 半導体装置及びその製造方法及びその搬送トレイ
TWI384590B (zh) 半導體裝置及其製造方法
JP4832782B2 (ja) 段差型ダイを有する半導体パッケージとその製造方法
JP2005252078A (ja) 半導体装置及びその製造方法
US6507092B1 (en) Semiconductor device having increased reliability and method of producing the same and semiconductor chip suitable for such a semiconductor device and method of producing the same
JP2009094451A (ja) 耐クラック性半導体パッケージ及びその製造方法
JP2012069747A (ja) 半導体装置およびその製造方法
JP4495916B2 (ja) 半導体チップの製造方法
WO2014115644A1 (ja) 半導体装置の製造方法
TWI433282B (zh) 半導體裝置及其製造方法
JP2008211125A (ja) 半導体装置およびその製造方法
JP4116962B2 (ja) 半導体装置及びその製造方法
JP2003124392A (ja) 半導体装置及びその製造方法
KR100871707B1 (ko) 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법
JP2010225648A (ja) 半導体装置およびその製造方法
US11551973B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2014165388A (ja) 半導体装置の製造方法
US20090155981A1 (en) Method and apparatus for singulating integrated circuit chips
JP2003243336A (ja) 半導体基板の製造方法
WO2007049356A1 (ja) 半導体装置およびその製造方法
JP5509170B2 (ja) マルチチップ積層体の製造方法
TWI789705B (zh) 半導體裝置
KR100895353B1 (ko) 반도체 패키지
CN114899094A (zh) 一种有槽晶圆背面减薄的加工方法
CN117116865A (zh) 晶圆级芯片规模封装

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060825

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060830

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080418

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees