CN114899094A - 一种有槽晶圆背面减薄的加工方法 - Google Patents
一种有槽晶圆背面减薄的加工方法 Download PDFInfo
- Publication number
- CN114899094A CN114899094A CN202210564561.9A CN202210564561A CN114899094A CN 114899094 A CN114899094 A CN 114899094A CN 202210564561 A CN202210564561 A CN 202210564561A CN 114899094 A CN114899094 A CN 114899094A
- Authority
- CN
- China
- Prior art keywords
- wafer
- groove
- sacrificial layer
- processing method
- thinning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 36
- 235000012431 wafers Nutrition 0.000 claims abstract description 152
- 239000010410 layer Substances 0.000 claims abstract description 78
- 239000002184 metal Substances 0.000 claims abstract description 19
- 238000000227 grinding Methods 0.000 claims abstract description 15
- 238000011282 treatment Methods 0.000 claims abstract description 11
- 239000011241 protective layer Substances 0.000 claims abstract description 10
- 238000011049 filling Methods 0.000 claims abstract description 9
- 238000000608 laser ablation Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 239000002313 adhesive film Substances 0.000 claims description 5
- 238000000197 pyrolysis Methods 0.000 claims description 5
- 230000007797 corrosion Effects 0.000 claims description 4
- 238000005260 corrosion Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 238000003486 chemical etching Methods 0.000 claims description 3
- 239000007888 film coating Substances 0.000 claims description 3
- 238000009501 film coating Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 2
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims description 2
- 238000000354 decomposition reaction Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 9
- 239000012634 fragment Substances 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明公开一种有槽晶圆背面减薄的加工方法：S1、提供表面具有凹槽的晶圆，在凹槽间的晶圆上表面形成金属凸块；S2、在晶圆上表面及凹槽中形成第一保护层，且第一保护层未覆盖金属凸块；S3、在晶圆上表面及凹槽中填充牺牲层；S4、清除晶圆上表面牺牲层，凹槽内仍有牺牲层；S5、在晶圆上表面贴载具，对晶圆背面研磨，使凹槽中牺牲层露出；S6、对晶圆的背面保护处理，形成第二保护层；S7、清除凹槽内牺牲层，将载具与晶圆分离，形成已封装的器件。本发明工艺保证晶圆有较高的平整度，同时牺牲层对凹槽两侧晶圆的边角进行了覆盖保护，起到了缓冲作用，减少了研磨时由于受力不均导致的晶圆崩边、崩角、碎片等问题，提高了生产良率，降低了生产成本。
Description
技术领域
本发明涉及芯片制造工艺技术领域，具体涉及一种有槽晶圆背面减薄的加工方法。
背景技术
随着全球电子产品个性化、轻巧化的需求蔚为风潮，封装技术已进步到CSP(ChipSize Package)。它显著地减小了芯片封装外形的尺寸；使封装后的器件尺寸边长不大于芯片尺寸的1.2倍，器件面积不超过晶粒(Die)面积的1.4倍。CSP封装又可分为四类：LeadFrame Type(传统导线架形式)、Rigid Interposer Type(硬质内插板型)、FlexibleInterposer Type(软质内插板型)、Wafer Level Package(晶圆尺寸封装)。
现有的晶圆尺寸封装过程，需要在晶圆的上表面以及下表面分别至少切割一次，对晶圆进行多次切割处理后在晶圆表面形成若干凹槽，然后对晶圆的背面基体材料进行磨削，去掉一定厚度的材料，从而满足后续封装工艺的尺寸要求并且提高芯片的物理强度、散热性等，研磨过程可以分为粗磨阶段、精磨阶段和抛光阶段，由于晶圆属于脆性材料，此过程中晶圆极易产生崩边、崩角、碎片等不良。
发明内容
本发明的目的是在于：为了解决现有技术中存在的需要多次切割，对减薄有槽晶圆良率低的缺点，而提出了一种有槽晶圆背面减薄的加工方法。
为解决上述技术问题，本发明是通过如下技术方案实现的：
一种有槽晶圆背面减薄的加工方法，其特征在于，该方法包括如下步骤：
S1、提供表面具有若干凹槽的晶圆，然后在相邻凹槽之间的晶圆上表面形成若干金属凸块；
S2、在所述晶圆的上表面及所述凹槽中形成具有一定厚度的第一保护层，且使所述凹槽内仍然具有空间；并且所述的第一保护层未覆盖所述金属凸块；
S3、在所述晶圆上表面及所述凹槽中填充牺牲层；
S4、对所述晶圆上表面的牺牲层进行清除，并且所述凹槽内仍然具有所述牺牲层；
S5、在所述晶圆的上表面贴附载具，然后对所述晶圆的下表面进行研磨，使得所述凹槽中的所述牺牲层露出；
S6、对所述晶圆的下表面作保护处理，形成第二保护层；
S7、对所述凹槽内的所述牺牲层进行清除，然后将所述载具与所述晶圆分离，形成已封装的器件。
具体的，步骤S1中形成的金属凸块作为器件的电极用。
具体的，本发明所提供的有槽晶圆背面减薄的加工方法，保证了晶圆有较高的平整度，同时牺牲层对凹槽两侧晶圆的边角进行了覆盖保护，起到了缓冲作用，减少了研磨时由于受力不均导致的晶圆崩边、崩角、碎片等问题，大大提高了生产良率，降低了生产成本。
进一步的，一种有槽晶圆背面减薄的加工方法：步骤S1、提供表面具有若干凹槽的晶圆，然后在相邻凹槽之间的晶圆上表面形成若干金属凸块；其中：所述晶圆表面的凹槽通过化学蚀刻方式获得；形成所述金属凸块的方式采用化学镀、或者电镀。
进一步的，一种有槽晶圆背面减薄的加工方法：步骤S2、在所述晶圆的上表面及所述凹槽中形成具有一定厚度的第一保护层，且使所述凹槽内仍然具有空间，并且所述的第一保护层未覆盖所述金属凸块；其中：形成所述第一保护层的方式采用涂覆无机物、树脂或有机硅的方式或者采用贴膜方式来实现。
进一步的，一种有槽晶圆背面减薄的加工方法：步骤S3、在所述晶圆上表面及所述凹槽中填充牺牲层；其中：填充所述牺牲层的方式采用喷涂、旋涂、刷涂中的一种或上述几种方式的结合来实现。
进一步的，一种有槽晶圆背面减薄的加工方法：所述牺牲层的材料选自聚酰亚胺、光刻胶或环氧树脂中的一种。
进一步的，一种有槽晶圆背面减薄的加工方法：步骤S4、对所述晶圆上表面的牺牲层进行清除，并且所述凹槽内仍然具有所述牺牲层；其中：清除所述晶圆上表面牺牲层的方式采用激光烧蚀、干腐蚀、湿腐蚀、高温分解方式中的一种或采用上述几种方式的结合来实现。
进一步的，一种有槽晶圆背面减薄的加工方法：步骤S5、在所述晶圆的上表面贴附载具，然后对所述晶圆的下表面进行研磨，使得所述凹槽中的所述牺牲层露出；其中：贴附所述载具的方式采用热敏胶膜粘贴、或光敏胶膜粘贴。
进一步的，一种有槽晶圆背面减薄的加工方法：步骤S6、对所述晶圆的下表面进行保护处理，形成第二保护层；其中：保护处理的方式采用选择性镀膜或贴膜。
进一步的，一种有槽晶圆背面减薄的加工方法：步骤S7、对所述凹槽内的所述牺牲层进行清除，然后将所述载具与所述晶圆分离，形成已封装的器件；其中：清除所述凹槽内牺牲层的方式采用激光烧蚀、或干腐蚀、或湿腐蚀、或高温分解方式，或者采用上述几种方式的结合来实现。
本发明的有益效果：
本发明提供的有槽晶圆背面减薄的加工方法，其工艺简单，通过在具有若干凹槽的晶圆上表面及凹槽内填充牺牲层，然后对晶圆上表面的牺牲层进行清除并保证凹槽内仍然具有牺牲层；接着在晶圆的上表面贴附载具后，对晶圆的背面进行研磨，使得凹槽内的牺牲层露出，此种研磨方式保证了晶圆有较高的平整度，同时牺牲层对凹槽两侧晶圆的边角进行了覆盖保护，起到了缓冲作用，减少了研磨时由于受力不均导致的晶圆崩边、崩角以及碎片等问题，大大提高了生产良率，降低了生产成本。进一步的，本发明提供的有槽晶圆背面减薄的加工方法，对晶圆的背面进行了保护处理后，再对晶圆凹槽内的牺牲层进行清除，将载具与晶圆分离形成已封装的器件，此过程对器件保护的同时大幅度提高了效率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1为本发明实施例1提出的一种有槽晶圆背面减薄的加工方法的工艺流程图；
图2为本发明实施例1提出的一种有槽晶圆背面减薄的加工方法在晶圆上表面及凹槽内填充牺牲层前的结构示意图；
图3为本发明实施例1提出的一种有槽晶圆背面减薄的加工方法对晶圆上表面及凹槽内填充牺牲层后的结构示意图；
图4为本发明实施例1提出的一种有槽晶圆背面减薄的加工方法在清除晶圆上表面牺牲层后的结构示意图；
图5为本发明实施例1提出的一种有槽晶圆背面减薄的加工方法在晶圆上表面贴附载具后的结构示意图；
图6为本发明实施例1提出的一种有槽晶圆背面减薄的加工方法在晶圆下表面(背面)研磨后的结构示意图；
图7为本发明实施例1提出的一种有槽晶圆背面减薄的加工方法在晶圆下表面(背面)进行保护处理后的结构示意图；
图8为本发明实施例1提出的一种有槽晶圆背面减薄的加工方法对晶圆凹槽内牺牲层进行清除后的结构示意图；
图9为本发明实施例1提出的一种有槽晶圆背面减薄的加工方法将载具与晶圆分离后形成已封装的器件的结构示意图；
图中标记：1晶圆、2金属凸块、3第一保护层、4牺牲层、5载具、6第二保护层、11凹槽。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请中所使用的术语“上表面”、“下表面”、“第一”、“第二”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。除非另有定义，本申请所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本申请中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本申请所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例1
一种有槽晶圆背面减薄的加工方法，包括如下步骤：
S1、提供表面具有若干凹槽11的晶圆1，然后在相邻凹槽11之间的晶圆1上表面形成若干金属凸块2；在该步骤中：所述晶圆1表面的凹槽11通过化学蚀刻方式获得；形成所述金属凸块2的方式采用化学镀方式；参照图2，所述晶圆1上具有多个器件以及设置在器件之间的划刻区，且在划刻区内没有器件，凹槽11开设在划刻区，相邻的凹槽11之间的晶圆1部分作为等待封装的器件的雏形；相邻两个凹槽11之间的晶圆1上表面具有两个金属凸块2，所述金属凸块2作为器件的电极；
S2、在所述晶圆1的上表面及所述凹槽1中采用涂覆无机物方式形成具有一定厚度的第一保护层3，且在涂覆无机物后，使所述凹槽11内仍然具有一定的空间；并且所述的第一保护层3未覆盖所述金属凸块2；参照图2所示；
S3、在所述晶圆1上表面及所述凹槽1中通过喷涂方式填充牺牲层4，且牺牲层4的材料为聚酰亚胺；参照图3；
S4、对所述晶圆1上表面的牺牲层4采用激光烧蚀方式进行清除，并且使所述凹槽11内仍然具有所述牺牲层4；参照图4，在该步骤中，针对不同材料的牺牲层4采用的清除方式不同，清除的方式包括激光烧蚀、或干腐蚀、或湿腐蚀、或高温分解、或上述方式的结合；请参照图4，图4为清除晶圆上表面牺牲层后的结构示意图，需要注意的是，清除过程中需保留所述凹槽11内的牺牲层4；
S5、在所述晶圆1的上表面采用热敏胶膜粘贴方式贴附载具5，然后对所述晶圆1的下表面进行研磨，使得所述凹槽11中的所述牺牲层4露出；参照图5，在该步骤中，所述晶圆1牢固、平整地贴附于载具5表面，保证晶圆1研磨后有较高的平整度；参照图6，图6为晶圆1下表面(背面)研磨后的结构示意图，需要说明的是，由于在该步骤中，所述凹槽11内仍然具有牺牲层4，在对晶圆1背面研磨至凹槽11的槽底后，即所述凹槽11的槽底贯通，此时由于牺牲层4的粘结作用，被分割开的晶圆1仍能够有效地连接在一起，同时研磨时所述牺牲层4对凹槽两侧晶圆1的边角进行了覆盖保护，起到了缓冲作用，减少了研磨时由于受力不均导致的晶圆崩边、崩角、碎片等问题，大大提高了生产良率，降低了生产成本；
S6、对所述晶圆1的下表面采用选择性镀膜方式进行保护处理，形成第二保护层6；参照图7所示，保护处理后在晶圆1的背面形成第二保护层6，此时载具5上的多个器件单元已经能够测试与使用，进一步的，可以通过优化后续生产工艺流程来提高生产效率；
S7、对所述凹槽11内的所述牺牲层4采用激光烧蚀方式进行清除，然后将所述载具5与所述晶圆1进行分离，形成已封装的器件；请参照图8、图9，图8为晶圆凹槽内牺牲层进行清除后的结构示意图，图9为载具与晶圆分离后形成已封装的器件的结构示意图；在该步骤中，针对不同材料的牺牲层4采用的清除方式不同，清除的方式包括激光烧蚀、干腐蚀、湿腐蚀、高温分解、或上述方式的结合。
上述实施例1的工艺流程如图1所示。
本发明在具有若干凹槽的晶圆上表面及凹槽内填充牺牲层，对晶圆上表面的牺牲层进行清除并且凹槽内仍然具有牺牲层，在晶圆的上表面贴附载具后，对晶圆的背面研磨，使得凹槽内的牺牲层露出，此种研磨方式保证晶圆有较高的平整度，同时牺牲层对凹槽两侧晶圆的边角进行了覆盖保护，起到了缓冲作用，减少了研磨时由于受力不均导致的晶圆崩边、崩角、碎片等问题，大大提高了生产良率，降低了生产成本。进一步的，本发明对晶圆的背面进行保护处理后，对晶圆凹槽内的牺牲层进行清除，将载具与晶圆分离形成已封装的器件，此过程对器件保护的同时大幅度提高了效率。
上述为本发明的较佳实施例仅用于解释本发明，并不用于限定本发明。凡由本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (9)
1.一种有槽晶圆背面减薄的加工方法，其特征在于，该方法包括如下步骤：
S1、提供表面具有若干凹槽(11)的晶圆(1)，然后在相邻凹槽(11)之间的晶圆(1)上表面形成若干金属凸块(2)；
S2、在所述晶圆(1)的上表面及所述凹槽(11)中形成具有一定厚度的第一保护层(3)，且使所述凹槽(11)内仍然具有空间；并且所述的第一保护层(3)未覆盖所述金属凸块(2)；
S3、在所述晶圆(1)上表面及所述凹槽(11)中填充牺牲层(4)；
S4、对所述晶圆(1)上表面的牺牲层(4)进行清除，并且所述凹槽(11)内仍然具有所述牺牲层(4)；
S5、在所述晶圆(1)的上表面贴附载具(5)，然后对所述晶圆(1)的下表面进行研磨，使得所述凹槽(11)中的所述牺牲层(4)露出；
S6、对所述晶圆(1)的下表面作保护处理，形成第二保护层(6)；
S7、对所述凹槽(11)内的所述牺牲层(4)进行清除，然后将所述载具(5)与所述晶圆(1)分离，形成已封装的器件。
2.根据权利要求1所述的一种有槽晶圆背面减薄的加工方法，其特征在于，步骤S1、提供表面具有若干凹槽(11)的晶圆(1)，然后在相邻凹槽(11)之间的晶圆(1)上表面形成若干金属凸块(2)；其中：所述晶圆(1)表面的凹槽(11)通过化学蚀刻方式获得；形成所述金属凸块(2)的方式采用化学镀、或者电镀。
3.根据权利要求1所述的一种有槽晶圆背面减薄的加工方法，其特征在于，步骤S2、在所述晶圆(1)的上表面及所述凹槽(11)中形成具有一定厚度的第一保护层(3)，且使所述凹槽(11)内仍然具有空间，并且所述的第一保护层(3)未覆盖所述金属凸块(2)；其中：形成所述第一保护层(3)的方式采用涂覆无机物、树脂或有机硅的方式或者采用贴膜方式来实现。
4.根据权利要求1所述的一种有槽晶圆背面减薄的加工方法，其特征在于，步骤S3、在所述晶圆(1)上表面及所述凹槽(11)中填充牺牲层(4)；其中：填充所述牺牲层(4)的方式采用喷涂、旋涂、刷涂中的一种或上述几种方式的结合来实现。
5.根据权利要求1或4所述的一种有槽晶圆背面减薄的加工方法，其特征在于，所述牺牲层(4)的材料选自聚酰亚胺、光刻胶或环氧树脂中的一种。
6.根据权利要求1所述的一种有槽晶圆背面减薄的加工方法，其特征在于，步骤S4、对所述晶圆(1)上表面的牺牲层(4)进行清除，并且所述凹槽(11)内仍然具有所述牺牲层(4)；其中：清除所述晶圆(1)上表面牺牲层(4)的方式采用激光烧蚀、干腐蚀、湿腐蚀、高温分解方式中的一种或采用上述几种方式的结合来实现。
7.根据权利要求1所述的一种有槽晶圆背面减薄的加工方法，其特征在于，步骤S5、在所述晶圆(1)的上表面贴附载具(5)，然后对所述晶圆(1)的下表面进行研磨，使得所述凹槽(11)中的所述牺牲层(4)露出；其中：贴附所述载具(5)的方式采用热敏胶膜粘贴、或光敏胶膜粘贴。
8.根据权利要求1所述的一种有槽晶圆背面减薄的加工方法，其特征在于，步骤S6、对所述晶圆(1)的下表面进行保护处理，形成第二保护层(6)；其中：保护处理的方式采用选择性镀膜或贴膜。
9.根据权利要求1所述的一种有槽晶圆背面减薄的加工方法，其特征在于，步骤S7、对所述凹槽(11)内的所述牺牲层(4)进行清除，然后将所述载具(5)与所述晶圆(1)分离，形成已封装的器件；其中：清除所述凹槽(11)内牺牲层(4)的方式采用激光烧蚀、或干腐蚀、或湿腐蚀、或高温分解方式，或者采用上述几种方式的结合来实现。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210564561.9A CN114899094A (zh) | 2022-05-23 | 2022-05-23 | 一种有槽晶圆背面减薄的加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210564561.9A CN114899094A (zh) | 2022-05-23 | 2022-05-23 | 一种有槽晶圆背面减薄的加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114899094A true CN114899094A (zh) | 2022-08-12 |
Family
ID=82724883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210564561.9A Pending CN114899094A (zh) | 2022-05-23 | 2022-05-23 | 一种有槽晶圆背面减薄的加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114899094A (zh) |
-
2022
- 2022-05-23 CN CN202210564561.9A patent/CN114899094A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10026680B2 (en) | Semiconductor package and fabrication method thereof | |
| JP3456462B2 (ja) | 半導体装置及びその製造方法 | |
| US10354891B2 (en) | Electronic package and method for fabricating the same | |
| US7524763B2 (en) | Fabrication method of wafer level chip scale packages | |
| TWI479632B (zh) | 半導體封裝及封裝半導體裝置之方法 | |
| TWI455215B (zh) | 半導體封裝件及其之製造方法 | |
| US6753238B2 (en) | Semiconductor device and manufacturing method thereof | |
| WO2001015223A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| JP2004140037A (ja) | 半導体装置、及びその製造方法 | |
| JP2001127206A (ja) | チップスケールパッケージの製造方法及びｉｃチップの製造方法 | |
| US8486803B2 (en) | Wafer level packaging method of encapsulating the bottom and side of a semiconductor chip | |
| US10224243B2 (en) | Method of fabricating electronic package | |
| US8691625B2 (en) | Method for making a chip package | |
| TWI421956B (zh) | 晶片尺寸封裝件及其製法 | |
| CN112908946A (zh) | 一种降低塑封晶圆翘曲的封装结构及其制造方法 | |
| US10453764B2 (en) | Molding for large panel fan-out package | |
| CN114664759A (zh) | 半导体封装件及其制法 | |
| CN114899094A (zh) | 一种有槽晶圆背面减薄的加工方法 | |
| US9324686B2 (en) | Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same | |
| JP3803214B2 (ja) | 半導体装置の製造方法 | |
| CN111312598B (zh) | 一种扇出型封装方法、扇出型封装器件及扇出型封装体 | |
| US20070216038A1 (en) | Method for producing semiconductor components | |
| CN111668110B (zh) | 半导体芯片的封装方法 | |
| JP2000340530A (ja) | 半導体装置およびその製造方法 | |
| JP2005191485A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |