TWI479632B - 半導體封裝及封裝半導體裝置之方法 - Google Patents

半導體封裝及封裝半導體裝置之方法 Download PDF

Info

Publication number
TWI479632B
TWI479632B TW100141699A TW100141699A TWI479632B TW I479632 B TWI479632 B TW I479632B TW 100141699 A TW100141699 A TW 100141699A TW 100141699 A TW100141699 A TW 100141699A TW I479632 B TWI479632 B TW I479632B
Authority
TW
Taiwan
Prior art keywords
die
cover
stack
package
die stack
Prior art date
Application number
TW100141699A
Other languages
English (en)
Other versions
TW201225239A (en
Inventor
Catherine Bee Liang Ng
Kriangsak Sae Le
Chuen Khiang Wang
Nathapong Suthiwongsunthorn
Original Assignee
United Test & Assembly Ct Lt
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Test & Assembly Ct Lt filed Critical United Test & Assembly Ct Lt
Publication of TW201225239A publication Critical patent/TW201225239A/zh
Application granted granted Critical
Publication of TWI479632B publication Critical patent/TWI479632B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

半導體封裝及封裝半導體裝置之方法 對相關申請案的交叉參考
本申請案主張2010年11月15日申請之題為「Embedded Die Fan-Out Packaging Structures and Processes」之美國臨時申請案第61/413,577號之優先權，該案為所有目的以引用之方式併入本文中。
工業扇出解決方案涉及高資本投資成本以用於新晶圓再分配層(RDL)及凸塊設施。此外，需要用於壓縮模製系統及修整套組之新設備以使得能夠在扇出解決方案之抓放系統中進行晶圓處置。
為了最小化或避免以上所提及之花費，需要改良扇出半導體封裝製程，其能夠利用與當前晶圓級扇出解決方案相關聯的現有設備工具及製程。另外，需要產生扇出半導體封裝，其具有非常薄的封裝外型、較高I/O計數以用於晶圓級晶片尺度封裝，其中封裝應用中具有多級再分配層及(可能)系統。
實施例大體上係關於半導體封裝。在一實施例中，呈現用於形成半導體封裝之方法。該方法包括提供具有第一表面及第二表面之至少一晶粒，其中晶粒之第二表面包括複數個導電墊。該方法亦包括提供支撐載體及將至少一晶粒附著至支撐載體。至少一晶粒之第一表面面向支撐載體。具有第一表面及第二表面之罩套形成以囊封至少一晶粒。罩套之第二表面安置於不同於晶粒之第二表面的平面處。
在另一實施例中，揭示一種用於形成半導體封裝之方法。該方法包括提供具有第一表面及第二表面之至少一晶粒堆疊。晶粒堆疊之第二表面包括複數個導電墊。具有第一表面及第二表面之罩套經提供以囊封該至少一晶粒堆疊。罩套之第二表面安置於不同於晶粒堆疊之第二表面的平面處。該方法亦包括在晶粒堆疊之第二表面上形成具有互連件之組合式封裝基板。該互連件耦接至同一晶粒堆疊之導電墊。
在另一實施例中，揭示一種半導體封裝。該半導體封裝包括具有第一表面及第二表面之至少一晶粒。晶粒之第二表面包括複數個導電墊。該半導體封裝包括具有第一表面及第二表面之罩套以囊封該至少一晶粒。罩套之第二表面安置於不同於晶粒之第二表面的平面處。該封裝進一步包括在該至少一晶粒之第二表面上具有互連件之組合式封裝基板。該互連件耦接至同一晶粒之導電墊。
在又一實施例中，呈現一種半導體封裝。該半導體封裝包括具有第一表面及第二表面之至少一晶粒堆疊。該晶粒堆疊之第二表面包括複數個導電墊。該半導體封裝包括具有第一表面及第二表面之罩套以囊封該至少一晶粒堆疊。罩套之第二表面安置於不同於晶粒堆疊之第二表面的平面處。該封裝進一步包括在至少一晶粒堆疊之第二表面上具有互連件之組合式封裝基板。該互連件耦接至同一晶粒堆疊之導電墊。
此等實施例連同本文中所揭示之其他優點及特徵將經由參考以下描述及隨附圖式而變得顯而易見。此外，應理解，本文中所描述之各種實施例之特徵不相互排斥，且可以各種組合及排列存在。
在圖式中，相同參考字元通常貫穿不同視圖指代相同部分。又，圖式未必係按比例，而重點通常在於說明本發明之原理。在以下描述中，參看以下圖式描述本發明之各種實施例。
實施例係關於半導體封裝及用於形成半導體封裝之方法。該等封裝用於封裝一或多個半導體晶粒或晶片。對於一個以上之晶粒之狀況，晶粒可以平面配置、垂直配置或其組合來配置。晶粒(例如)可包括記憶體裝置、邏輯裝置、通信裝置、光電子裝置、數位信號處理器(DSP)、微控制器、系統單晶片(SOC)以及其他類型之裝置，或其組合。此等封裝可併入至電子產品或設備中，諸如，電話、電腦以及行動產品及行動智慧型產品。將封裝併入至其他類型之產品中亦可有用。
圖1a至圖1b更詳細地展示具有部分A'之半導體封裝100之不同實施例的簡化橫截面圖。該封裝包括組合式或整合式佈線基板110。該佈線基板包括第一主表面111及第二主表面112。第一主表面(例如)可被稱為頂面，且第二主表面(例如)可被稱為底面。表面之其他命名亦可有用。在一實施例中，佈線基板之第一主表面包括第一區111a及第二區111b。第一區(例如)為上面安裝晶粒150之晶粒或晶片區，且第二區(例如)為非晶粒區。在一實施例中，非晶粒區圍繞晶粒區。晶粒區(例如)可安置於安裝晶粒150之中心部分中，且非晶粒區111b在晶粒附著區外部。晶粒區(例如)可同心地安置於佈線基板之周邊內。晶粒區及非晶粒區之其他組態亦可有用。
晶粒可為半導體晶粒或晶片。晶粒(例如)可為任何類型之積體電路(IC)，諸如，記憶體裝置(諸如，動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)及各種類型之非揮發性記憶體，包括可程式化唯讀記憶體(PROM)及快閃記憶體)、光電子裝置、邏輯裝置、通信裝置、數位信號處理器(DSP)、微控制器、系統單晶片以及其他類型之裝置。
晶粒包括第一表面150a及第二主表面150b。第一表面(例如)為晶粒之非作用面或背面，且第二表面為晶粒之作用表面。晶粒之表面之其他命名亦可有用。晶粒之作用表面接觸佈線基板之晶粒區。作用表面(例如)包括最終鈍化層中之開口以曝露導電晶粒墊155。導電晶粒墊之表面(例如)與晶粒之第二主表面150b實質上共面。提供不與晶粒之第二主表面共面之導電墊的表面亦可有用。晶粒墊提供至晶粒之電路之連接。晶粒墊(例如)由導電材料形成，諸如，銅、鋁、金、鎳或其合金。其他類型之導電材料亦可用於晶粒墊。晶粒墊之圖案可為安置於作用表面之中心或相對側處的一或多個列。其他墊圖案(諸如，柵格或矩陣配置)亦可有用。
在一實施例中，佈線基板包括多層基板。在一實施例中，多層基板包括第一絕緣基板層113及第二絕緣基板層117。第一層包括第一表面113a及第二表面113b。第一表面可被稱為頂面，且第二表面可被稱為底面。第一層之表面之其他命名亦可有用。第一表面接觸晶粒。在一實施例中，第一層包括穿孔接點130，該等穿孔接點130自第一層之第一表面延伸至第二表面。通孔接點由導電材料形成。舉例而言，通孔接點可由銅、鋁、金、鎳或其合金形成。其他類型之導電材料亦可有用。通孔接點藉由第一絕緣基板層相互隔離。
導電跡線140安置於第一絕緣基板層之第二表面上。導電跡線由導電材料形成，諸如，銅、鋁、金、鎳或其合金。其他類型之導電材料亦可有用。導電跡線耦接至形成互連件之基板通孔接點，該等互連件耦接至同一晶粒之晶粒墊。導電跡線可包括導電墊168。
第一基板層可為介電層。介電層(例如)安置於晶粒之第二表面上。其他類型之第一基板層亦可有用。在其他實施例中，基板層可經圖案化以提供其中安置基板通孔接點之通孔。第一基板層中之通孔之形成可藉由任何適當技術來達成，包括且不限於雷射及機械鑽孔。
第二絕緣基板層包括第一表面117a及第二表面117b。第一表面可被稱為頂面，且第二表面可被稱為底面。第二絕緣基板層之表面之其他命名亦可有用。第二絕緣層之第一表面安置於第一基板層之第二表面及導電跡線上；第二表面充當封裝之底面。第二基板層使導電跡線相互隔離。第二基板層可由阻焊劑或其他介電材料形成。其他類型之第二基板層亦可有用。
開口設於其中安置封裝接點170之第二基板層中。開口(例如)曝露導電跡線上之導電墊。開口之圖案可經設計以提供所要封裝接觸圖案。舉例而言，接觸開口可以柵格圖案配置以形成BGA類型封裝。其他接觸開口圖案亦可有用。導電墊(例如)與導電跡線共面。在其他實施例中，導電墊可包括突出導電墊。導電墊可用表面保護材料(諸如OSP或金屬塗層或鍍層)進一步覆蓋。
外部封裝接點170在開口中安置於第二基板層上。封裝接點(例如)為球形結構或球。封裝接點自第二基板層之底面突出。提供不自第二基板層之底面突出之封裝接點(諸如焊盤)亦可有用。封裝接點由導電材料形成。封裝接點(例如)可由焊料形成。各種類型之焊料可用於形成封裝接點。舉例而言，焊料可為鉛基或非鉛基焊料。其他類型之導電材料亦可用於形成封裝接點。
封裝接點經由導電跡線、基板通孔接點及晶粒墊提供對晶粒之外部接取。封裝可藉由封裝接點而電耦接至諸如電路板之外部裝置(未圖示)。
在一實施例中，組合式佈線基板為整合式封裝基板。如所述，封裝基板直接接觸晶粒區中之晶粒，其中導電跡線及通孔接點耦接至同一晶粒之晶粒墊。在一實施例中，整合式封裝基板包括直接耦接至同一晶粒之晶粒墊之通孔接點。佈線基板充當晶粒之扇出再分配結構，從而使得能夠進行再分配之扇出外部封裝連接。
如所述，第一基板層為單層。在其他實施例中，第一基板層113可包括複數個第一子層。舉例而言，第一基板層可包括第一第一子層及第二第一子層。提供具有其他數目個第一子層之第一基板層亦可有用。第一第一子層與第二第一子層(例如)可包括相同材料。提供具有不同於第二子層之材料的第一子層亦可有用。第一子層類似於第一基板層。舉例而言，第一子層包括第一表面及第二表面以及延伸穿過該等表面及第二表面上之導電跡線之基板通孔接點。子層之第一表面接觸晶粒或鄰近第一子層之第二表面。此產生具有多個導電層之第一基板層或分層堆疊。提供具有多個組合式導電層之第一基板層可促進具有晶粒接點及封裝接點之較高密度之晶粒之封裝。
在一實施例中，罩套190形成於封裝基板之第一主表面111之第二區111b上。罩套用以保護晶粒不受環境影響。舉例而言，罩套可保護晶粒不受濕氣影響。罩套(例如)由囊封材料形成。囊封材料(例如)可為模製環氧樹脂材料。其他類型之囊封材料亦可有用。
罩套包括第一主表面190a及第二主表面190b。第一表面(例如)可為頂面，且第二表面可為底面。罩套之表面之其他命名亦可有用。在一實施例中，罩套至少圍繞晶粒。舉例而言，底面190b在封裝基板之非晶粒區上安置於封裝基板上。罩套藉由圍繞晶粒來保護晶粒。
在一實施例中，非晶粒區安置於不同於晶粒區之平面中。舉例而言，如藉由部分A'所示，晶粒區及非晶粒區在封裝基板中形成梯級187。在一實施例中，晶粒區相對於罩套之第一主表面190a安置或凹入至囊封材料中。舉例而言，晶粒區111a較非晶粒區111b具有距封裝基板之底部117b更遠的距離。非晶粒區(例如)相對於罩套之第一主表面190a在晶粒區或導電晶粒墊上方。參看圖1a，晶粒之第二表面安置於不同於罩套之第二表面的平面中。在不同於晶粒的平面處設置罩套之底面有利地減輕歸因於封裝材料之熱失配之晶粒上的機械應力。
在一實施例中，罩套使晶粒之背面或第一表面曝露，如圖1a中所示。舉例而言，罩套之頂面190a與晶粒之背面150a大約共面。在另一實施例中，罩套圍繞且覆蓋晶粒，如圖1b中所示。舉例而言，罩套之第一表面190a在晶粒之背面150a上方。罩套保護晶粒之側面及背面。
圖2展示半導體封裝200之另一實施例。該半導體封裝類似於圖1a至圖1b中所描述之半導體封裝。因而，可不描述或不詳細描述共同元件。
半導體封裝200包括安裝於佈線基板110之晶粒區111a上之晶粒堆疊210。該晶粒堆疊包括n數目個晶粒，其中n2。底部晶粒(例如)可被稱為第一(例如，n=1)，且頂部晶粒等於n。使用其他規定命名晶粒堆疊之晶粒亦可有用。晶粒堆疊(例如)可藉由任何適當類型之晶粒堆疊方法形成。如圖所示，該晶粒堆疊包括第一晶粒2501 及第二晶粒2502 。第二晶粒2502 附著至第一晶粒2501 上，且第一晶粒附著至佈線基板110之晶粒區111a。用於晶粒堆疊之晶粒可為TSV或非TSV晶粒。在一實施例中，頂部晶粒與底部晶粒兩者皆可為TSV晶粒。在又一實施例中，底部晶粒可包括TSV晶粒，且頂部晶粒可包括非TSV晶粒。非TSV晶粒(例如)可包括線接合、直接連接、覆晶晶粒等。對於具有兩個以上晶粒之晶粒堆疊，下部晶粒(除頂部晶粒以外的底部晶粒及中間晶粒)通常為TSV晶粒，而頂部晶粒為非TSV晶粒。晶粒堆疊之晶粒之其他組態或類型亦可有用。
TSV晶粒包括第一主表面250a及第二主表面250b。第一表面包括第一晶粒接點233，且第二主表面包括第二晶粒接點235。晶粒接點(例如)為具有與晶粒之第一主表面250a及第二主表面250b共面之頂面的晶粒接觸墊。提供不與晶粒之表面共面之接觸墊的表面亦可有用。其他組態之晶粒接點或晶粒接觸墊亦可有用。第一晶粒接點及第二晶粒接點由穿孔接點230互連。其他組態之TSV晶粒亦可有用。通孔接點及接觸墊(例如)由導電材料形成。導電材料(例如)可包括銅。其他類型之導電材料亦可用於通孔接點及接觸墊。
如圖所示，底部晶粒之第二晶粒接點235安裝至佈線基板之晶粒區111a上。第一晶粒接點233與晶粒堆疊之頂部晶粒配合。在一實施例中，晶粒附著薄膜或底膠217可設於形成於晶粒之間的凹穴中以促進堆疊，且保護耦接第二晶粒之導電晶粒墊155與第一晶粒之第一晶粒接點233的接合接點240。亦可設置再分配層。類似於圖1a至圖1b，半導體封裝200之晶粒區及非晶粒區在封裝基板中形成梯級187。對於兩個以上之晶粒用於形成晶粒堆疊之狀況，底部晶粒及中間晶粒可包括TSV晶粒。為底部晶粒及中間晶粒提供非TSV晶粒亦可有用。上方第n+1個晶粒之第二晶粒接點連接至下方第n個晶粒之第一晶粒接點。
提供罩套190以囊封晶粒堆疊210。在一實施例中，罩套圍繞且覆蓋晶粒。舉例而言，罩套之頂面190a覆蓋頂部晶粒2502 之頂面150a。罩套保護晶粒堆疊之第二晶粒之側面及背面。如所論述，晶粒區相對於罩套190之第一主表面190a安置或凹入至囊封材料中。在其他實施例中，罩套之頂面可與頂部晶粒(未圖示)之頂面共面。此(例如)使晶粒之頂面曝露，類似於圖1a中所描述之裝置或封裝。
圖3a至圖3k展示用於形成半導體封裝300之方法之實施例。圖3a展示具有第一表面301a及第二表面301b之晶圓301。晶圓充當用於形成晶粒350之基板。第一表面(例如)為非作用表面350a，而第二表面為作用表面350b。表面之其他命名亦可有用。晶圓(例如)可為矽晶圓。其他類型之半導體晶圓亦可有用。在一實施例中，處理晶圓以包括複數個晶粒或晶片。舉例而言，在晶圓上並行處理複數個晶粒。
晶粒350包括形成於晶圓或基板上之電路組件。該等電路組件包括(例如)電晶體、電阻器、電容器及互連件以形成IC。最終鈍化層可形成於晶粒上。最終鈍化層包括開口以曝露晶粒墊355。晶圓或基板的包括至晶粒墊之開口之表面可被稱為晶圓之作用表面。
在一實施例中，犧牲層377形成於晶圓301之作用表面上。犧牲層為隨後將被移除之暫時層。犧牲層(例如)為黏著材料。其他類型之犧牲層亦可有用。犧牲層可使用各種技術形成於基板上。舉例而言，犧牲層可藉由旋塗或層壓而提供。用於形成犧牲層之其他技術亦可有用。該技術(例如)可視犧牲層之類型而定。在一實施例中，犧牲層可在囊封製程期間半固化至較不黏。在其他實施例中，犧牲層在使用時保持膠黏以改良至支撐載體之黏著。
製程繼續進行分割與晶圓之作用表面上之晶粒及犧牲層一起處理之晶圓。分割晶圓將晶粒分成具有在作用表面上之犧牲層之個別晶粒。在另一實施例中，犧牲層377可在將晶圓分割為個別晶粒之後形成於晶粒之作用表面上。
參看圖3b，提供支撐載體380。支撐載體(例如)為用於處理晶片封裝之暫時載體。載體應足夠硬以用作支撐件且耐受進一步處理步驟。舉例而言，載體應足夠硬以減少或防止在裝配製程期間晶片總成之翹曲。作為非限制性實例，載體可為適合於晶片總成之模製的模板。各種類型之材料可用於形成支撐載體。舉例而言，載體可由金屬、玻璃、半導體、強化材料或任何其他適當材料形成。
載體包括在上面處理晶粒以形成封裝之第一表面。載體可以條帶樣式組態以處理一列晶粒。在其他實施例中，載體經組態以處理複數列晶粒。舉例而言，載體可具有面板樣式以形成二維陣列之封裝。提供以晶圓樣式組態之載體以形成複數個封裝亦可有用。在一些實施例中，載體可經組態以形成一封裝，例如，單一樣式。所選擇樣式之類型可視(例如)製程之要求、可用設備或成本考慮而定。
說明性地，載體以具有用於形成四個封裝之四個封裝區或區域380a至380d之條帶樣式加以組態。提供具有其他數目個封裝區或樣式之載體亦可有用。封裝區包括晶粒區及非晶粒區。封裝區之大小約等於封裝之大小。作用表面350b上之塗佈有犧牲層377之晶粒350附著至晶粒區。舉例而言，四個晶粒3501 至3504 附著至載體上之晶粒區。
在一實施例中，黏著劑375設於載體之第一表面上以促進暫時晶粒附著。其他暫時接合技術亦可用於附著晶粒。黏著劑(例如)設於支撐載體上之至少晶粒區中以用於將晶片總成暫時固持至彼處。在一實施例中，黏著劑設於整個第一表面上。在其他實施例中，黏著劑僅設於晶粒區中。黏著劑可為提供晶片總成至晶片總成表面之暫時接合的任何類型之黏著劑。黏著劑375(例如)可包括與犧牲層377相同的材料。在其他實施例中，黏著劑375可包括不同於犧牲層之材料。黏著劑可呈不同形式。舉例而言，黏著劑可為膠帶、液體或膏狀物。黏著劑可使用各種技術設於基板上。所採用之技術可視黏著劑之類型或形式而定。舉例而言，膠帶黏著劑可藉由層壓而設於基板上，膏狀物黏著劑可藉由印刷而設於基板上，而液體黏著劑可藉由旋塗而設於基板上。使用其他技術將黏著劑設於基板上亦可有用。
在一實施例中，晶粒之非作用表面350a或背面附著至載體之晶粒區。晶粒根據設備及所使用黏著劑之類型而使用任何適當技術附著至晶粒區。
參看圖3c，罩套390經形成以囊封晶粒。在一實施例中，罩套安置於非晶粒區中。舉例而言，囊封材料經施配以填充晶粒之間的空間。在一實施例中，囊封材料為模製化合物，諸如，模製環氧樹脂材料。提供其他類型之囊封材料亦可有用。
在一實施例中，罩套藉由轉印模製技術而形成。在一實施例中，罩套藉由薄膜輔助轉印模製技術而形成。舉例而言，薄膜393經置放而抵靠模具(未圖示)之輪廓。在一實施例中，當載體及晶粒經置放而抵靠模具時，薄膜接觸晶粒之作用表面上之犧牲層，使其間的空間留在非晶粒區中。囊封材料(諸如模製化合物)施配至模具總成中，填充非晶粒區中之空間以形成罩套。犧牲層保護晶粒之作用表面免受囊封材料影響。在模製之後，使晶粒之模製面板與模具分開。犧牲層亦促進模製面板自模製工具之釋放。用於形成罩套之其他技術亦可有用。舉例而言，罩套亦可藉由印刷或壓縮模製而形成。
參看圖3d，在形成罩套之後，支撐載體380及黏著劑375自晶粒分開。在一實施例中，脫結處理用於使晶片總成自晶片總成表面分開。脫結處理可(例如)引起黏著劑失去或減小其黏著強度以允許晶片總成自基板分開。在一實施例中，脫結處理包括溫度或加熱處理。當加熱至脫結溫度時，黏著劑失去或減小其黏著強度。其他類型之脫結處理亦可有用。脫結處理可視所使用之黏著劑之類型而定。脫結處理(例如)可包括化學處理，諸如，塗覆溶劑以溶解黏著劑；或機械處理，諸如，牽拉或扭轉以使晶片自基底載體分開。
載體及黏著劑之移除使複數個晶粒藉由罩套相互附著。罩套提供對晶片之機械支撐以用於進一步處理。在一實施例中，罩套之表面與晶粒之表面共面。舉例而言，罩套之第一表面390a與晶粒之背面或第一表面350a共面，且第二表面390b與晶粒之作用表面或第二表面350b上之犧牲層377共面。藉由設置不覆蓋晶粒之背面之罩套幫助改良自晶粒之熱耗散。外部散熱片亦可附著至晶粒之背面以進一步改良熱耗散。
參看圖3e，移除犧牲層377。在一實施例中，犧牲層藉由以化學品溶解層而移除。舉例而言，較佳不引起對晶粒之第二表面或作用表面之任何損壞的化學品用於移除犧牲層。其他技術亦可用於移除犧牲層。犧牲層之移除曝露晶粒及晶粒接觸墊355之作用表面或第二表面。
在一實施例中，罩套之第二表面390b與晶粒之作用表面350b不共面。舉例而言，晶粒之作用表面與罩套之第二表面形成梯級387。在一實施例中，晶粒之作用表面凹入於罩套之表面下。梯級之高度(例如)可約為犧牲層之厚度。其他梯級高度亦可有用。
在晶粒之作用表面與罩套表面之間設置梯級減輕歸因於在隨後形成的封裝中之晶粒與模製化合物之熱係數之間的差之機械應力。
該製程繼續以形成封裝基板。該製程(例如)繼續以形成組合式或整合式佈線基板。封裝基板(例如)包括多層基板。在一實施例中，第一絕緣基板層313設於罩套之第二表面及晶粒之作用表面上。舉例而言，第一基板層之第一表面313a接觸罩套之第二表面，且填充晶粒上之凹部。
在一實施例中，第一基板層可為介電層。介電層(例如)安置於晶粒之作用表面上。其他類型之第一基板層亦可有用。介電材料可經由諸如晶圓處理技術、旋塗、印刷等之適當技術來沈積。用於沈積第一基板層之其他技術亦可有用。
通孔315係形成於第一基板層中。通孔自第二表面313b延伸穿過第一表面313a以曝露晶粒之晶粒接觸墊。在一實施例中，通孔係藉由雷射鑽孔而形成。諸如機械鑽孔或RIE之其他技術亦可用。通孔可視所使用之通孔形成方法之製程要求及類型而具有錐形或直線輪廓。在一實施例中，通孔經形成而具有錐形輪廓。側壁之錐形促進通孔之填充。舉例而言，錐形側壁促進通孔之側壁及基底之均一材料覆蓋，其減小空隙之形成。為通孔提供非錐形側壁輪廓亦有用。
參看圖3f，該製程繼續以形成封裝基板之導電通孔接點330及跡線340。在一實施例中，導電層形成於第一基板層上，覆蓋其第二表面且填充通孔。導電層(例如)可為銅或銅合金。其他類型之導電材料亦可用。舉例而言，其他類型之導電材料可包括鋁、金、鎳，或其組合或合金。導電層可藉由電鍍而形成。舉例而言，電化學或無電極電鍍可用於形成導電層。亦可使用形成導電層之其他適當方法。在一些實施例中，可在形成導電層之前使用晶種層。
導電層之圖案化可在電鍍製程之前借助於圖案化遮罩層而形成。或者，導電層可經圖案化以形成耦接至通孔中之基板通孔接點330之導電跡線340，該等通孔耦接至同一晶粒之晶粒墊。導電跡線及通孔接點形成互連件。導電層之圖案化可藉由任何適當蝕刻技術達成。舉例而言，經圖案化蝕刻遮罩(諸如光阻)設於導電層上。蝕刻可使用蝕刻遮罩執行以移除導電層之未受蝕刻遮罩保護之部分。蝕刻(例如)可為各向同性蝕刻，諸如，濕式蝕刻。可使用各向異性蝕刻，諸如，反應式離子蝕刻(RIE)。用於圖案化導電層之其他技術亦可有用。
在圖案化導電層之後，移除遮罩。遮罩(例如)可藉由灰化而移除。用於移除遮罩之其他技術亦可用。
如圖3g中所示，第二絕緣基板層317沈積於第一基板層上，覆蓋且填充導電跡線之間的空間。第二基板層在導電跡線之間提供絕緣。第二基板層之第一表面317a接觸第一基板層。第二基板層充當接觸遮罩。在一實施例中，第二基板由聚合物形成。第二基板層(例如)可藉由旋塗而形成。其他類型之介電材料及沈積技術亦可用於形成第二基板層。
第二基板層經圖案化以形成接觸開口319以曝露導電跡線之部分。接觸開口對應於半導體封裝之封裝接點之位置。舉例而言，接觸開口可以柵格圖案配置以形成BGA類型封裝。其他接觸開口圖案亦可有用。
在一實施例中，封裝墊或導電墊368形成於導電跡線340之曝露部分上，如圖3h中所示。在一實施例中，封裝墊包括導電材料。在一實施例中，封裝墊藉由塗佈或電鍍技術而選擇性形成於介電層之開口中。其他類型之導電材料或技術可用於形成接觸墊。導電墊(例如)與導電跡線共面。在其他實施例中，導電墊可包括突出之導電墊。導電墊可用表面保護材料(諸如OSP或金屬塗層或鍍層)進一步覆蓋。
製程繼續進行在封裝遮罩之開口中形成封裝接點370，如圖3i中所示。舉例而言，封裝接點在封裝遮罩之開口中形成於封裝墊368上。封裝接點(例如)可包括以柵格圖案配置之球形結構或球以形成BGA類型封裝。封裝接點由導電材料形成。封裝接點(例如)可由焊料形成。各種類型之焊料可用於形成封裝接點。舉例而言，焊料可為鉛基或非鉛基焊料。
在一些實施例中，其他類型之封裝接點形成於開口中。舉例而言，封裝接點可包括不自第二基板層之底面突出之接點。提供不自第二基板層之底面突出之封裝接點(諸如焊盤)亦可有用。封裝接點可由不同於焊料之材料或使用其他技術形成。
參看圖3j，所形成之結構經單體化以形成個別半導體封裝，如由點線395所指示。因而，形成諸如圖3k或圖1a中所示之半導體封裝的半導體封裝。
如所述之製程導致若干優點。舉例而言，犧牲層用於保護晶粒之第二主表面或作用表面在模製期間不受污染。此外，犧牲層充當在模製之後移除之暫時塗層以使得凹部形成於晶粒之第二表面上，以減輕由模製化合物與晶粒之間的熱失配引起之機械應力。又，製程允許使用諸如印刷、轉印及壓縮模製之各種模製技術用於形成罩套。由於在移除基底載體時曝露晶粒之第一主表面，因此製程亦減少處理步驟及時間。另外，晶粒之曝露第一主表面改良熱耗散。
儘管僅一導電通孔及跡線層級形成且耦接至封裝基板中之同一晶粒之晶粒墊，但應理解，可包括額外導電通孔及跡線層級。舉例而言，第一基板層可包括複數個第一子層。與限於僅單一金屬層扇出結構的基於現有晶圓的扇出製程相比，該製程因此使得多個佈線結構能夠組合於封裝基板中。此外，由於罩套充當晶粒之機械支撐以在其上形成封裝基板，且所得結構呈面板或條帶之形式，因此基板製程可用於在晶粒之作用表面上形成再分配結構。因而，不必需要習知晶圓再分配層形成製程。此避免對基於新晶圓的處理設備中之資本投資的需要。
圖4a至圖4d展示用於形成半導體封裝之製程400之另一實施例。該製程類似於圖3a至圖3k中所描述之製程。因而，可不描述或不詳細描述共同元件。
參看圖4a，提供具有複數個晶粒或晶片之晶圓301，類似於參看圖3a所描述之晶圓。該晶圓包括第一表面301a及第二表面301b。該第二表面(例如)為晶粒之作用表面350b。晶圓之第二表面塗佈有犧牲層377，覆蓋晶圓及曝露晶粒墊355之接觸開口。晶圓經分割，為個別晶粒設置在作用表面上之犧牲層。
參看圖4b，支撐載體380具有在支撐載體之第一表面上之黏著劑375。該載體(例如)包括複數個封裝區380a至380d。個別晶粒暫時附著至載體上之晶粒區。在一實施例中，晶粒之具有犧牲層377之表面350b附著至且接觸載體之晶粒區。晶粒根據設備及所使用的黏著劑之類型而使用任何適當技術附著至晶粒區。
參看圖4c，罩套390經形成以囊封晶粒。在一實施例中，罩套安置於非晶粒區中。舉例而言，囊封材料經施配以填充晶粒之間的空間。在一實施例中，囊封材料為模製化合物，諸如，模製環氧樹脂材料。提供其他類型之囊封材料亦可有用。
在一實施例中，罩套係藉由轉印模製技術而形成。在一實施例中，罩套係藉由薄膜輔助轉印模製技術而形成。舉例而言，薄膜393經置放而抵靠模具(未圖示)之輪廓。在一實施例中，當載體及晶粒經置放而抵靠模具時，薄膜接觸晶粒之背面或第一表面350a，使其間的空間留在非晶粒區中。囊封材料(諸如模製化合物)施配至模具總成中，填充非晶粒區中之空間以形成罩套。用於形成罩套之其他類型之技術亦可用。舉例而言，罩套亦可藉由印刷或壓縮模製而形成。
參看圖4d，在形成罩套之後，將支撐載體及黏著劑375自晶粒分開。載體及黏著劑之移除使複數個晶粒藉由罩套而相互附著。罩套提供對晶片之機械支撐以用於進一步處理。在一實施例中，罩套之表面與晶粒之表面共面。舉例而言，罩套之第一表面390a與晶粒之第一表面或背面共面，且第二表面390b與晶粒之第二表面或作用表面上之犧牲層377共面。製程繼續，例如，如圖3e中所描述且向前進行。
圖5a至圖5b展示用於形成半導體封裝500之製程之又一實施例。該製程類似於圖3a至圖3k及圖4a至圖4d中所描述之製程。因而，可不描述或不詳細描述共同元件。參看圖5a，該製程處於類似於圖4b中所描述之階段的階段。舉例而言，具有在支撐載體之第一表面上之黏著劑375的支撐載體380具備暫時附著至載體上之晶粒區之晶粒350。如圖所示，晶粒之具有犧牲層377之表面350b附著至且接觸載體之晶粒區。
參看圖5b，該製程繼續以形成罩套590。在一實施例中，罩套由囊封材料形成。在一實施例中，囊封材料為模製化合物，諸如，模製環氧樹脂材料。提供其他類型之囊封材料亦可有用。罩套可藉由各種模製技術而形成。舉例而言，罩套可藉由壓縮或轉印模製而形成。其他技術亦可用於形成罩套。在一實施例中，罩套590囊封晶粒。如圖5b中所示，罩套覆蓋晶粒之第一表面350a及側面。
在形成罩套之後，該製程繼續，如圖3d中類似地描述且向前進行。舉例而言，製程形成如圖1b中所描述之封裝。
圖6a至圖6e展示用於形成半導體封裝600之製程之另一實施例。該製程類似於圖3a至圖3k、圖4a至圖4d及圖5a至圖5b中所描述之製程。因而，可不描述或不詳細描述共同元件。參看圖6a，提供具有晶粒堆疊配置之晶圓601。在一實施例中，處理晶圓以包括複數個晶粒堆疊610。
晶粒堆疊包括n數目個晶粒，其中n2。底部晶粒(例如)可被稱為第一(例如，n=1)，且頂部晶粒等於n。使用其他規定命名晶粒堆疊之晶粒亦可有用。晶粒堆疊(例如)可藉由任何適當類型之晶粒堆疊方法而形成。如圖所示，晶粒堆疊包括第一晶粒6501 及第二晶粒6502 。第二晶粒6502 附著至第一晶粒6501 上，且第一晶粒附著至佈線基板之晶粒區。用於晶粒堆疊之晶粒可為TSV或非TSV晶粒。在一實施例中，頂部晶粒與底部晶粒兩者皆可為TSV晶粒。在又一實施例中，底部晶粒可包括TSV晶粒，且頂部晶粒可包括非TSV晶粒。非TSV晶粒(例如)可包括線接合、直接連接、覆晶晶粒等。對於具有兩個以上晶粒之晶粒堆疊，下部晶粒(除頂部晶粒以外的底部晶粒及中間晶粒)通常為TSV晶粒，而頂部晶粒為非TSV晶粒。晶粒堆疊之晶粒之其他組態或類型亦可有用。
TSV晶粒包括第一主表面650a及第二主表面650b。第一表面包括第一晶粒接點633，且第二主表面包括第二晶粒接點635。晶粒接點(例如)為具有與TSV晶粒之第一主表面及第二主表面共面之頂面的晶粒接觸墊。提供不與晶粒之表面共面之接觸墊的表面亦可有用。其他組態之晶粒接點或晶粒接觸墊亦可有用。第一晶粒接點及第二晶粒接點由穿孔接點630互連。其他組態之TSV晶粒亦可有用。通孔接點及接觸墊(例如)由導電材料形成。導電材料(例如)可包括銅。其他類型之導電材料亦可用於通孔接點及接觸墊。
如圖6a中所示，第一晶粒接點633與晶粒堆疊之第二晶粒配合。在一實施例中，晶粒附著薄膜或底膠617可設於形成於晶粒之間的凹穴中，以促進堆疊且保護耦接第二晶粒之導電晶粒墊355與第一晶粒之第一晶粒接點633的接合接點640。對於兩個以上晶粒用於形成晶粒堆疊之狀況，底部晶粒及中間晶粒可為TSV晶粒。其他類型之晶粒亦可用於底部晶粒及中間晶粒。上方第n+1個晶粒之第二晶粒接點連接至下方第n個晶粒之第一晶粒接點。
在一實施例中，犧牲層377形成於晶粒堆疊或晶圓601之第一晶粒6501 之第二主表面650b上。
該製程繼續進行分割與晶圓之第二表面上之晶粒堆疊及犧牲層一起處理之晶圓。分割晶圓將晶粒堆疊分成個別晶粒堆疊6101 至6103 。儘管圖6b中展示三個晶粒堆疊，但應理解，其他數目個晶粒堆疊亦可具備在第二表面650b上之犧牲層。在另一實施例中，可在將晶圓分割為個別晶粒堆疊之後設置犧牲層377。
參看圖6b，該製程處於類似於圖4b及圖5a中所描述之階段的階段。舉例而言，具有在支撐載體之第一表面上之黏著劑的支撐載體380具備暫時附著至載體上之晶粒區之晶粒堆疊6101 至6103 。如圖所示，晶粒堆疊之具有犧牲層377之表面650b附著至且接觸具有載體380之黏著劑375之晶粒區。
參看圖6c，該製程繼續以形成罩套590。在一實施例中，罩套由囊封材料形成。囊封材料(例如)為模製化合物。提供其他類型之囊封材料亦可有用。罩套可藉由各種模製技術而形成。舉例而言，罩套可藉由用於晶圓之壓縮模製或用於條帶或面板之轉印模製而形成。其他技術亦可用於形成罩套。在一實施例中，罩套590覆蓋晶粒堆疊之側面及第一或背面350a，如圖6c中所示。
在形成罩套之後，製程繼續，如圖3d中類似地描述且向前進行。舉例而言，在形成罩套之後，支撐載體及黏著劑375藉由脫結處理而與晶粒堆疊分開，如圖6d中所示。參看圖6e，移除晶粒堆疊之犧牲層377。在一實施例中，犧牲層藉由以化學品溶解層而移除，該等化學品較佳不引起對晶粒堆疊之第一晶粒之表面650b的任何損壞。亦可使用用於移除犧牲層之其他技術。犧牲層之移除曝露晶粒堆疊之第一晶粒之第二表面650b及第二晶粒接點635。另外，晶粒堆疊之第一晶粒之第二表面650b相對於罩套之第一表面590a凹入至囊封材料中，從而形成梯級387，如圖6e中所示。該製程繼續，例如，如圖3e中所描述且向前進行。舉例而言，該製程繼續以形成如圖2中所描述之半導體封裝。
圖7展示用於形成半導體封裝700之方法之另一實施例。參看圖7，該製程處於類似於圖6b中所描述之階段的階段。因而，可不描述或不詳細描述共同元件。
形成罩套390以囊封晶粒堆疊。舉例而言，罩套安置於支撐載體之非晶粒區中。在一實施例中，罩套藉由轉印模製技術而形成。在一實施例中，罩套藉由薄膜輔助轉印模製技術而形成，類似於圖4c中所描述。舉例而言，薄膜393經置放而抵靠模具(未圖示)之輪廓。在一實施例中，當載體及晶粒堆疊經置放而抵靠模具時，薄膜接觸晶粒堆疊之第二晶粒之背面或第一表面350a，使其間的空間留在非晶粒區中。囊封材料(諸如模製化合物)施配至模具總成中，填充非晶粒區中之空間以形成罩套。此使得罩套之頂面390a能夠與晶粒堆疊之第一晶粒之第一表面350a共面。舉例而言，罩套之第一表面390a與晶粒堆疊之第一晶粒之第一表面或背面共面，且罩套之第二表面390b與晶粒堆疊之第一晶粒之第二表面650b上之犧牲層377共面。此允許稍後形成具有晶粒堆疊之曝露背面之半導體封裝。該製程繼續，例如，如圖4d中所描述且向前進行。
圖8a至圖8b展示用於形成半導體封裝800之方法之另一實施例。參看圖8a，該製程處於類似於圖6b中所描述之階段的階段，惟晶粒堆疊之第二晶粒之背面或第一表面350a附著至且接觸具有載體380之黏著劑375之晶粒區除外。因而，可不描述或不詳細描述共同元件。
形成罩套390以囊封晶粒堆疊，如圖8b中所示。在一實施例中，罩套藉由轉印模製技術而形成。在一實施例中，罩套藉由薄膜輔助轉印模製技術而形成，類似於圖3c中所描述。舉例而言，薄膜393經置放而抵靠模具(未圖示)之輪廓。在一實施例中，當載體及晶粒堆疊經置放而抵靠模具時，薄膜接觸晶粒堆疊之第一晶粒之第二表面650b上之犧牲層377，使其間的空間留在非晶粒區中。囊封材料(諸如模製化合物)施配至模具總成中，填充非晶粒區中之空間以形成罩套。此使得罩套之第一表面390a能夠與晶粒堆疊之第二晶粒之第一表面350a共面，從而允許稍後形成具有晶粒堆疊之曝露背面之半導體封裝。該製程繼續，例如，如圖3d中所描述且向前進行以完成封裝。
參看圖4a至圖4d、圖5a至圖5b、圖6a至圖6e、圖7及圖8a至圖8b所描述之實施例包括如參看圖3a至圖3k所描述之一些或所有優點。因而，將不描述或不詳細描述此等優點。
在不脫離本發明之精神或實質特性的情況下，本發明可以其他特定形式體現。因此，以上實施例應在說明性而非限制本文中所描述之本發明的所有方面加以考慮。
100．．．半導體封裝
110．．．佈線基板
111．．．第一主表面
111a．．．第一區/晶粒區
111b．．．第二區/非晶粒區
112．．．第二主表面
113．．．第一絕緣基板層
113a．．．第一表面
113b．．．第二表面
117．．．第二絕緣基板層
117a．．．第一表面
117b．．．第二表面/底部
130．．．穿孔接點
140．．．導電跡線
150．．．晶粒
150a．．．第一表面/背面
150b．．．第二主表面
155．．．導電晶粒墊
168．．．導電墊
170．．．封裝接點
187．．．梯級
190．．．罩套
190a．．．第一主表面/頂面
190b．．．第二主表面/底面
200．．．半導體封裝
210．．．晶粒堆疊
217．．．晶粒附著薄膜/底膠
230．．．穿孔接點
233．．．第一晶粒接點
235．．．第二晶粒接點
240．．．接合接點
2501 ．．．第一晶粒
2502 ．．．第二晶粒
250a．．．第一主表面
250b．．．第二主表面
300．．．半導體封裝
301．．．晶圓
301a．．．第一表面
301b．．．第二表面
313．．．第一絕緣基板層
313a．．．第一表面
313b．．．第二表面
315．．．通孔
317．．．第二絕緣基板層
317a．．．第一表面
319．．．接觸開口
330．．．導電通孔接點
340．．．導電跡線
350．．．晶粒
350a．．．非作用表面
350b．．．作用表面
3501 ．．．晶粒
3502 ．．．晶粒
3503 ．．．晶粒
3504 ．．．晶粒
355．．．晶粒墊
368．．．封裝墊/導電墊
370．．．封裝接點
375．．．黏著劑
377．．．犧牲層
380．．．支撐載體
380a．．．封裝區
380b．．．封裝區
380c．．．封裝區
380d．．．封裝區
387．．．梯級
390．．．罩套
390a．．．第一表面/頂面
390b．．．第二表面
393．．．薄膜
395．．．點線
400．．．製程
500．．．半導體封裝
590．．．罩套
590a．．．第一表面
600．．．半導體封裝
601．．．晶圓
610．．．晶粒堆疊
6101 ．．．晶粒堆疊
6102 ．．．晶粒堆疊
6103 ．．．晶粒堆疊
617．．．晶粒附著薄膜/底膠
630．．．穿孔接點
633．．．第一晶粒接點
635．．．第二晶粒接點
640．．．接合接點
6501 ．．．第一晶粒
6502 ．．．第二晶粒
650a．．．第一主表面
650b．．．第二主表面
700．．．半導體封裝
800．．．半導體封裝
A'．．．部分
圖1a至圖1b及圖2展示半導體封裝之各種實施例；及
圖3a至圖3k、圖4a至圖4d、圖5a至圖5b、圖6a至圖6e、圖7及圖8a至圖8b展示用於形成半導體封裝之方法之各種實施例。
100．．．半導體封裝
110．．．佈線基板
111．．．第一主表面
111a．．．第一區/晶粒區
111b．．．第二區/非晶粒區
112．．．第二主表面
113．．．第一絕緣基板層
113a．．．第一表面
113b．．．第二表面
117．．．第二絕緣基板層
117a．．．第一表面
117b．．．第二表面/底部
130．．．穿孔接點
140．．．導電跡線
150．．．晶粒
150a．．．第一表面/背面
150b．．．第二主表面
155．．．導電晶粒墊
168．．．導電墊
170．．．封裝接點
187．．．梯級
190．．．罩套
190a．．．第一主表面/頂面
190b．．．第二主表面/底面
A'．．．部分

Claims (26)

  1. 一種用於形成一半導體封裝之方法，其包含：提供具有第一表面及第二表面之至少一晶粒堆疊，其中該晶粒堆疊之該第二表面包括複數個導電晶粒墊；提供具有第一及第二主表面之一整合式封裝基板，其中該封裝基板包含一第一經圖案化基板層，其包含第一及第二主表面，該封裝基板之該第一主表面包含一晶粒附著區及一非晶粒附著區，該晶粒附著區及該非晶粒附著區係由相同的該第一經圖案化基板層之該第一主表面所定義，其中該晶粒附著區係安置於不同於該非晶粒附著區之一平面處且該晶粒堆疊之該第二表面直接接觸在該晶粒附著區中之該第一經圖案化基板層之該第一主表面，及安置於其中之多個基板通孔接點，其中該等通孔接點之一頂面係與該封裝基板之該第一主表面共面，該等通孔接點係直接經耦接至該等晶粒墊且與該等晶粒墊接觸；及形成具有第一表面及第二表面之一罩套以囊封該至少一晶粒堆疊，其中該罩套之該第二表面安置於不同於該晶粒堆疊之該第二表面的一平面處，使得一凹穴係在該晶粒附著區與該非晶粒附著區之間由該晶粒堆疊之該第二表面及該罩套之側壁所封閉，其中該等基板通孔接點係安置於該凹穴中且從該晶粒堆疊之該第二表面下之一平面延伸至該第一經圖案化基板層之該第二主表面，及 其中該罩套之該第一表面係實質上與該晶粒堆疊之該第一表面共面，該晶粒堆疊之該第一表面係相對於該晶粒堆疊之該第二表面，使得該晶粒堆疊之該第一表面係被曝露而未被覆蓋。
  2. 如請求項1之方法，其包含：在該至少一晶粒堆疊之該第二表面上形成一犧牲層；及提供一支撐載體，及在形成該罩套之前將該至少一晶粒堆疊附著至該支撐載體，其中該至少一晶粒堆疊之該第一表面面向該支撐載體。
  3. 如請求項2之方法，其包含：將一黏著層設於該支撐載體之一第一表面上；及在形成該罩套之前將該至少一晶粒堆疊附著至該支撐載體之晶粒區。
  4. 如請求項3之方法，其中該至少一晶粒堆疊之該第一表面附著至且接觸該支撐載體之該晶粒區。
  5. 如請求項4之方法，其中該罩套係藉由包含轉印模製之一模製技術而形成。
  6. 如請求項5之方法，其中該罩套係藉由薄膜輔助轉印模製而形成。
  7. 如請求項4之方法，其包含在形成該罩套之後移除具有該黏著層及該犧牲層之該支撐載體。
  8. 如請求項7之方法，其中該罩套係藉由包含轉印模製之一模製技術而形成。
  9. 如請求項8之方法，其中該罩套係藉由薄膜輔助轉印模 製而形成。
  10. 如請求項9之方法，其中該罩套係藉由提供接觸該晶粒堆疊之該第二表面之該犧牲層的一薄膜且將囊封材料填充至該支撐載體之非晶粒區中之空間中而形成。
  11. 如請求項1之方法，其包含：在該至少一晶粒堆疊之該第二表面上形成一犧牲層；及提供一支撐載體，及在形成該罩套之前將該至少一晶粒堆疊附著至該支撐載體，其中該至少一晶粒堆疊之該第二表面面向該支撐載體。
  12. 如請求項11之方法，其中該罩套係藉由提供接觸該晶粒堆疊之該第一表面的一薄膜且將囊封材料填充至該支撐載體之非晶粒區中之空間中而形成。
  13. 如請求項1之用於形成一半導體封裝之方法，其中該晶粒堆疊包含n個晶粒，每一晶粒具有在一第一表面上之第一晶粒接點及在一第二表面上之第二晶粒接點，其中在上面的第n+1個晶粒之第二晶粒接點係透過通孔接點互連至在下面的第n個晶粒之第一晶粒接點。
  14. 如請求項13之方法，其中該晶粒堆疊之頂部晶粒包含一非TSV晶粒。
  15. 一種半導體封裝，其包含：具有第一表面及第二表面之至少一晶粒堆疊，該晶粒堆疊之該第二表面包括複數個導電墊；具有第一及第二主表面之一整合式封裝基板，其中該封裝基板包含一第一經圖案化基板層，其包含 第一及第二主表面，該封裝基板之該第一主表面包含一晶粒附著區及一非晶粒附著區，該晶粒附著區及該非晶粒附著區係由相同的該第一經圖案化基板層之該第一主表面所定義，其中該晶粒附著區係安置於不同於該非晶粒附著區之一平面處且該晶粒堆疊之該第二表面直接接觸在該晶粒附著區中之該第一經圖案化基板層之該第一主表面，及安置於其中之多個基板通孔接點，其中該等通孔接點之一頂面係與該封裝基板之該第一主表面共面，該等通孔接點係直接經耦接至該等晶粒墊且與該等晶粒墊接觸；及具有第一表面及第二表面之一罩套，其用以囊封該至少一晶粒堆疊，其中該罩套之該第二表面係安置於不同於該晶粒堆疊之該第二表面的一平面處，使得一凹穴係在該晶粒附著區與該非晶粒附著區之間由該晶粒堆疊之該第二表面及該罩套之側壁所封閉，其中該等基板通孔接點係安置於該凹穴中且從該晶粒堆疊之該第二表面下之一平面延伸至該第一經圖案化基板層之該第二主表面，及其中該罩套之該第一表面係實質上與該晶粒堆疊之該第一表面共面，該晶粒堆疊之該第一表面係相對於該晶粒堆疊之該第二表面，使得該晶粒堆疊之該第一表面係被曝露而未被覆蓋。
  16. 如請求項15之半導體封裝，其中該第一經圖案化基板層包含安置於該第一經圖案化基 板層之該第二主表面上之導電跡線；及該封裝基板進一步包含安置於該第一經圖案化基板層及該等導電跡線上之一第二基板層，該第二基板層隔離該等導電跡線。
  17. 如請求項16之半導體封裝，其中該第二基板層包含開口以曝露該等導電跡線。
  18. 如請求項15之半導體封裝，其中該晶粒堆疊包含n個晶粒，每一晶粒具有在一第一表面上之第一晶粒接點及在一第二表面上之第二晶粒接點，其中在上面的第n+1個晶粒之第二晶粒接點係透過通孔接點互連至在下面的第n個晶粒之第一晶粒接點。
  19. 如請求項18之半導體封裝，其中該晶粒堆疊之頂部晶粒包含一非TSV晶粒。
  20. 如請求項15之半導體封裝，其中該晶粒堆疊包含至少一第一晶粒及一第二晶粒，該第一晶粒之一第二表面形成該晶粒堆疊之該第二表面。
  21. 如請求項15之半導體封裝，其中直接經耦接至該等導電晶粒墊且與該等導電晶粒墊接觸之該等基板通孔接點包含相同的材料。
  22. 如請求項15之半導體封裝，其中該第一經圖案化基板層包含安置於該第一經圖案化基板層之該第二主表面上之導電跡線，且其中該等導電跡線及該等基板通孔接點係不具有縫隙於其中之單一一元互連結構。
  23. 如請求項15之半導體封裝，其中該晶粒附著區相對於該 罩套之該第一表面係經凹入至該罩套。
  24. 如請求項20之半導體封裝，其中該第一晶粒之該等導電晶粒墊係實質與該第一晶粒之該第二表面共面。
  25. 如請求項17之半導體封裝，其包含安置於該第二基板層之該等開口中之封裝接點。
  26. 如請求項19之半導體封裝，其中該非TSV晶粒包含線接合、直接連接或覆晶晶粒。
TW100141699A 2010-11-15 2011-11-15 半導體封裝及封裝半導體裝置之方法 TWI479632B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US41357710P 2010-11-15 2010-11-15

Publications (2)

Publication Number Publication Date
TW201225239A TW201225239A (en) 2012-06-16
TWI479632B true TWI479632B (zh) 2015-04-01

Family

ID=46047058

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100141699A TWI479632B (zh) 2010-11-15 2011-11-15 半導體封裝及封裝半導體裝置之方法

Country Status (5)

Country Link
US (1) US8829666B2 (zh)
KR (1) KR101390628B1 (zh)
CN (1) CN102468189A (zh)
SG (1) SG181248A1 (zh)
TW (1) TWI479632B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
TWI446501B (zh) * 2012-01-20 2014-07-21 矽品精密工業股份有限公司 承載板、半導體封裝件及其製法
US8912581B2 (en) * 2012-03-09 2014-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. 3D transmission lines for semiconductors
KR20130123682A (ko) * 2012-05-03 2013-11-13 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
TWI503933B (zh) * 2013-01-03 2015-10-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9455160B2 (en) 2013-01-14 2016-09-27 Infineon Technologies Ag Method for fabricating a semiconductor chip panel
DE102013202906A1 (de) * 2013-02-22 2014-08-28 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US20140264783A1 (en) * 2013-03-13 2014-09-18 Altera Corporation Apparatus for electronic assembly with improved interconnect and associated methods
US9368460B2 (en) * 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
CN104051287B (zh) * 2013-03-15 2017-06-16 台湾积体电路制造股份有限公司 扇出互连结构及其形成方法
TWI501370B (zh) * 2013-03-21 2015-09-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US20150014852A1 (en) * 2013-07-12 2015-01-15 Yueli Liu Package assembly configurations for multiple dies and associated techniques
US9466581B2 (en) * 2013-10-18 2016-10-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and manufacturing method thereof
US9786580B2 (en) * 2013-11-15 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Self-alignment for redistribution layer
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9293442B2 (en) 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US9659896B2 (en) 2014-08-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9484285B2 (en) 2014-08-20 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9373604B2 (en) 2014-08-20 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9633934B2 (en) 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture
US9786631B2 (en) 2014-11-26 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Device package with reduced thickness and method for forming same
US10368442B2 (en) 2015-03-30 2019-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method of forming
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN107301984A (zh) * 2017-08-02 2017-10-27 中芯长电半导体（江阴）有限公司 半导体结构、扇出型封装结构及其制备方法
US10629554B2 (en) * 2018-04-13 2020-04-21 Powertech Technology Inc. Package structure and manufacturing method thereof
US10504858B2 (en) * 2018-04-27 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US11450606B2 (en) 2018-09-14 2022-09-20 Mediatek Inc. Chip scale package structure and method of forming the same
US20200312732A1 (en) 2018-09-14 2020-10-01 Mediatek Inc. Chip scale package structure and method of forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090309212A1 (en) * 2008-06-11 2009-12-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Stress Relief Layer Between Die and Interconnect Structure

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
TWI238483B (en) 2004-09-01 2005-08-21 Phoenix Prec Technology Corp Semiconductor electrical connecting structure and method for fabricating the same
US7425464B2 (en) 2006-03-10 2008-09-16 Freescale Semiconductor, Inc. Semiconductor device packaging
TWI331386B (en) 2007-03-09 2010-10-01 Advanced Semiconductor Eng Substrate process for embedded component
US7872347B2 (en) 2007-08-09 2011-01-18 Broadcom Corporation Larger than die size wafer-level redistribution packaging process
US20090072382A1 (en) 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US20090160053A1 (en) 2007-12-19 2009-06-25 Infineon Technologies Ag Method of manufacturing a semiconducotor device
US20090170241A1 (en) * 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
US7859094B2 (en) * 2008-09-25 2010-12-28 Stats Chippac Ltd. Integrated circuit package system for stackable devices
KR20100069007A (ko) * 2008-12-15 2010-06-24 하나 마이크론(주) 반도체 패키지 및 그 제조 방법
WO2010104543A2 (en) * 2008-12-31 2010-09-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Integrated circuits secure from invasion and methods of manufacturing the same
US8003515B2 (en) * 2009-09-18 2011-08-23 Infineon Technologies Ag Device and manufacturing method
US8698321B2 (en) * 2009-10-07 2014-04-15 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
US8304286B2 (en) * 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof
US8455300B2 (en) * 2010-05-25 2013-06-04 Stats Chippac Ltd. Integrated circuit package system with embedded die superstructure and method of manufacture thereof
US8080445B1 (en) 2010-09-07 2011-12-20 Stats Chippac, Ltd. Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090309212A1 (en) * 2008-06-11 2009-12-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Stress Relief Layer Between Die and Interconnect Structure

Also Published As

Publication number Publication date
SG181248A1 (en) 2012-06-28
KR101390628B1 (ko) 2014-04-29
KR20120052171A (ko) 2012-05-23
TW201225239A (en) 2012-06-16
CN102468189A (zh) 2012-05-23
US8829666B2 (en) 2014-09-09
US20120119378A1 (en) 2012-05-17

Similar Documents

Publication Publication Date Title
TWI479632B (zh) 半導體封裝及封裝半導體裝置之方法
US8860079B2 (en) Semiconductor packages and methods of packaging semiconductor devices
TWI569380B (zh) 半導體封裝及封裝半導體裝置之方法
US10867897B2 (en) PoP device
TWI832448B (zh) 半導體裝置及其製造方法
TWI652778B (zh) 半導體封裝以及其製造方法
US10879220B2 (en) Package-on-package structure and manufacturing method thereof
TWI605526B (zh) 扇出系統級封裝及用於形成其之方法
KR101892801B1 (ko) 집적 팬아웃 패키지 및 그 제조 방법
TWI627716B (zh) 系統級封裝扇出堆疊架構及製程流程
TWI531018B (zh) 半導體封裝及封裝半導體裝置之方法
TWI576927B (zh) 半導體裝置及其製造方法
US8252665B2 (en) Protection layer for adhesive material at wafer edge
US9111947B2 (en) Chip arrangement with a recessed chip housing region and a method for manufacturing the same
US8916422B2 (en) Semiconductor packages and methods of packaging semiconductor devices
TW201630088A (zh) 散出型晶圓級封裝之３ｄ整合
CN111403368B (zh) 半导体封装体
CN111883521A (zh) 多芯片3d封装结构及其制作方法
US20120326300A1 (en) Low profile package and method
US11848233B2 (en) Semiconductor package and manufacturing method thereof
TW201633476A (zh) 在緩衝層中具有開口的積體扇出結構
US20240096811A1 (en) Semiconductor package and method of manufacturing the same