CN111312598B - 一种扇出型封装方法、扇出型封装器件及扇出型封装体 - Google Patents

一种扇出型封装方法、扇出型封装器件及扇出型封装体 Download PDF

Info

Publication number
CN111312598B
CN111312598B CN202010121661.5A CN202010121661A CN111312598B CN 111312598 B CN111312598 B CN 111312598B CN 202010121661 A CN202010121661 A CN 202010121661A CN 111312598 B CN111312598 B CN 111312598B
Authority
CN
China
Prior art keywords
wafer
fan
layer
front surface
packaging method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010121661.5A
Other languages
English (en)
Other versions
CN111312598A (zh
Inventor
王耀尘
李尚轩
石佩佩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Tongfu Microelectronics Co ltd
Original Assignee
Nantong Tongfu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Tongfu Microelectronics Co ltd filed Critical Nantong Tongfu Microelectronics Co ltd
Priority to CN202010121661.5A priority Critical patent/CN111312598B/zh
Publication of CN111312598A publication Critical patent/CN111312598A/zh
Application granted granted Critical
Publication of CN111312598B publication Critical patent/CN111312598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本申请提供了一种扇出型封装方法、扇出型封装器件及扇出型封装体，所述扇出型封装方法包括：提供圆片，所述圆片设有若干矩阵排列的芯片，所述芯片之间设有划片槽，所述圆片包括正面及背面，所述芯片的焊盘位于所述正面；从所述圆片的所述正面沿所述划片槽进行切割，以形成多个未贯通所述圆片的凹槽；在所述圆片的所述正面以及所述凹槽内形成塑封层。通过上述方式，本申请能够对圆片整体进行塑封处理，无需进行芯片黏贴过程。

Description

一种扇出型封装方法、扇出型封装器件及扇出型封装体
技术领域
本申请涉及显示半导体领域，特别是涉及一种扇出型封装方法、扇出型封装器件及扇出型封装体。
背景技术
现有的形成六面保护的扇出型封装方法包括：利用晶粒黏合工艺将多个芯片的非功能面黏贴到载盘上；通过制模复合物密封载盘，将其压合成型，以形成五面保护的扇出型封装器件；将载盘去除，利用胶膜黏贴芯片的非功能面，以形成六面保护的扇出型封装器件。
本申请的发明人在长期研究过程中发现，上述形成五面保护的扇出型封装器件过程中，将多个芯片的非功能面黏贴到载盘上的方式需要耗费较长时间，且在黏贴过程中会出现芯片偏移和飞偏等问题。
发明内容
本申请主要解决的技术问题是提供一种扇出型封装方法、扇出型封装器件及扇出型封装体，能够对圆片整体进行塑封处理，无需进行芯片黏贴过程。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种扇出型封装方法，所述扇出型封装方法包括：提供圆片，所述圆片设有若干矩阵排列的芯片，所述芯片之间设有划片槽，所述圆片包括正面及背面，所述芯片的焊盘位于所述正面；从所述圆片的所述正面沿所述划片槽进行切割，以形成多个未贯通所述圆片的凹槽；在所述圆片的所述正面以及所述凹槽内形成塑封层。
其中，所述在所述圆片的所述正面以及所述凹槽内形成塑封层之后，所述扇出型封装方法还包括：对所述圆片的所述背面进行研磨，以使得所述凹槽露出；在所述圆片的所述背面贴附胶膜。
其中，在所述正面至所述背面方向上，所述凹槽的竖截面为倒锥形。
其中，所述在所述圆片的所述背面贴附胶膜之前，所述扇出型封装方法还包括：继续对所述圆片的所述背面进行研磨，直至所述凹槽在所述正面至所述背面方向上的竖截面为倒梯形。
其中，在所述正面至所述背面方向上，所述凹槽的竖截面为倒梯形。
其中，所述在所述圆片的所述背面贴附胶膜之后，所述扇出型封装方法还包括：沿所述凹槽的中线对所述圆片进行切割，以获得单颗封装体，所述单颗封装体中包含单颗所述芯片，所述塑封层覆盖所述芯片设置有所述焊盘的表面以及侧面。
其中，所述从所述圆片的所述正面沿所述划片槽进行切割之前，所述扇出型封装方法还包括：在所述圆片的所述正面形成第一再布线层，所述第一再布线层与位于所述正面的所述焊盘电连接；在所述第一再布线层远离所述圆片一侧形成金属柱，所述金属柱与所述第一再布线层电连接。
其中，所述在所述圆片的所述正面以及所述凹槽内形成塑封层包括：将所述圆片的所述背面贴附到载盘上；在所述载盘设置有所述圆片一侧形成所述塑封层，所述塑封层覆盖所述圆片的所述正面、所述凹槽、所述第一再布线层以及所述金属柱；脱除所述载盘。
其中，所述脱除所述载盘之后，所述扇出型封装方法还包括：对位于所述圆片的所述正面一侧的所述塑封层进行研磨，以使得所述金属柱从所述塑封层中露出；在所述圆片的所述正面形成第二再布线层，所述第二再布线层与所述金属柱电连接。
其中，所述圆片的边缘设置有环形的非功能区，所述将所述圆片的所述背面贴附到载盘上之前，所述扇出型封装方法还包括：切割去除所述非功能区。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种扇出型封装器件，所述扇出型封装器件包括：圆片，设有若干矩阵排列的芯片，相邻所述芯片之间设置有贯通所述圆片的凹槽，所述芯片的焊盘位于所述圆片的正面；塑封层，覆盖所述圆片的所述正面以及所述凹槽。
其中，在所述正面至所述背面方向上，所述凹槽的竖截面为倒梯形。
其中，所述扇出型封装器件还包括：胶膜，设置于所述圆片的所述背面。
其中，所述扇出型封装器件还包括：第一再布线层，位于所述圆片的所述正面，且与所述焊盘电连接；金属柱，位于所述第一再布线层远离所述圆片一侧，所述金属柱与所述第一再布线层电连接，且所述金属柱与所述塑封层齐平。
其中，所述扇出型封装器件还包括：第二再布线层，位于所述塑封层远离所述圆片一侧，且所述第二再布线层与所述金属柱电连接。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种扇出型封装体，所述扇出型封装体由设置有塑封层的圆片沿贯通所述圆片的凹槽切割形成，所述扇出型封装体包括：芯片，包括相对设置的功能面和非功能面，所述功能面上设置有焊盘；塑封层，覆盖所述芯片的侧面以及所述功能面。
其中，在所述非功能面至所述功能面方向上，所述芯片的竖截面为梯形。
其中，所述芯片的所述非功能面上设置有胶膜，所述胶膜的尺寸大于所述芯片的所述非功能面的尺寸，所述塑封层进一步覆盖所述胶膜从所述非功能面中露出的区域。
其中，所述扇出型封装体还包括：第一再布线层，位于所述芯片的所述功能面，且与所述焊盘电连接；金属柱，位于所述第一再布线层远离所述芯片一侧，所述金属柱与所述第一再布线层电连接，且所述金属柱与所述塑封层齐平。
其中，所述扇出型封装体还包括：第二再布线层，位于所述塑封层远离所述芯片一侧，且所述第二再布线层与所述金属柱电连接。
区别于现有技术，本申请所提供的扇出型封装方法包括：在圆片的正面沿划片槽进行切割，以形成多个未贯通圆片的凹槽；然后在圆片的正面以及凹槽内形成塑封层。即本申请所提供的扇出型封装方法中在圆片上进行不切穿切割处理，整片圆片通过压合成型完成五面保护；后续可以通过胶膜黏贴在圆片的另一侧以形成六面保护。本申请的有益效果是：本申请在形成五面保护的工艺过程中无需进行多个芯片黏贴过程，可以大量降低作业时间，进而在很大程度上降低制作工序成本，且并无芯片偏移与飞偏等问题，提高六面保护的扇出型封装器件的品质，提高扇出型封装器件的良率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请扇出型封装方法一实施方式的流程示意图；
图2为圆片一实施方式的结构示意图；
图3a为图1中步骤S102之前对应的一实施方式的结构示意图；
图3b为图1中步骤S102对应的一实施方式的结构示意图；
图3c为图1中步骤S103对应的一实施方式的结构示意图；
图4为图1中步骤S103一实施方式的流程示意图；
图5a为图4中步骤S201对应的一实施方式的结构示意图；
图5b为图4中步骤S202对应的一实施方式的结构示意图；
图6为图4中步骤S203之后本申请扇出型封装方法一实施方式的流程示意图；
图7a为图6中步骤S301对应的一实施方式的结构示意图；
图7b为图6中步骤S302对应的一实施方式的结构示意图；
图8为图1中步骤S103之后本申请扇出型封装方法一实施方式的流程示意图；
图9a为图8中步骤S401对应的一实施方式的结构示意图；
图9b为图8中步骤S402对应的一实施方式的结构示意图；
图10为本申请封装体一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1为本申请扇出型封装方法一实施方式的流程示意图，该扇出型封装方法包括：
S101：提供圆片10，圆片10设有若干矩阵排列的芯片100，芯片100之间设有划片槽102，圆片10包括正面(图2中未示意)及背面(图2中未示意)，芯片100的焊盘(图2中未示意)位于正面。
具体地，请参阅图2，图2为圆片一实施方式的结构示意图。该圆片10可以为市售中任意一种，该圆片10可以为硅基底、锗基底等。芯片100可以通过其表面的焊盘与外界电路进行信号传递。
S102：从圆片10的正面104沿划片槽102进行切割，以形成多个未贯通圆片10的凹槽106。
在一个实施方式中，请结合图3a，图3a为图1中步骤S102之前对应的一实施方式的结构示意图。在上述步骤S102之前，本申请所提供的封装方法还包括：
A、在圆片10的正面104形成第一再布线层12，第一再布线层12与位于正面104的焊盘1000电连接。具体地，上述形成第一再布线层12的过程可以为：在圆片10的正面104形成第一钝化层，第一钝化层对应焊盘1000的位置设置有第一通孔；在第一钝化层远离正面104的一侧形成第一种子层，第一种子层的材质可以为铝、铜、金、银中至少一种，形成第一种子层的工艺可以为溅射工艺或物理气相沉积工艺；在第一种子层表面形成第一掩膜层，并在第一掩膜层对应焊盘1000的位置形成第一开口，第一掩膜层的材料为光刻胶、氧化硅、氮化硅、无定形碳中至少一种。此时第一再布线层12可以包括第一钝化层、第一种子层和第一掩膜层。
B、在第一再布线层12远离圆片10一侧形成金属柱14，金属柱14与第一再布线层12电连接。具体地，上述形成金属柱14的过程可以为：在第一开口内利用电镀的方式形成金属柱14。
此外，上述步骤B之后，本申请所提供的扇出型封装方法还可包括：去除第一掩膜层以及去除金属柱14以外的第一种子层。最终第一再布线层12可以仅包括金属柱14下方的第一种子层以及第一钝化层。
在又一个实施方式中，如图3b所示，图3b为图1中步骤S102对应的一实施方式的结构示意图。在正面104至背面108方向上，上述步骤S102中形成的凹槽106为倒锥形。该倒锥形的凹槽106易于形成。当然，在其他实施例中，在正面104至背面108方向上，上述凹槽106的竖截面也可为矩形、倒梯形等，本申请对此不作限定。
S103：在圆片10的正面104以及凹槽106内形成塑封层16。
具体地，请参阅图3c，图3c为图1中步骤S103对应的一实施方式的结构示意图。塑封层16的材质可以为环氧树脂等，其可通过压合工艺形成，此时塑封层16可以覆盖圆片10正面104以及金属柱14。
在一个实施方式中，请参阅图4，图4为图1中步骤S103一实施方式的流程示意图，上述步骤S103具体包括：
S201：将圆片10的背面108贴附到载盘20上。
具体地，如图5a所示，图5a为图4中步骤S201对应的一实施方式的结构示意图。圆片10的背面108可以通过一双面胶与载盘20粘附，载盘20的尺寸可以大于圆片10的尺寸，载盘20的材质可以为金属或者硬塑料等，载盘20可以降低圆片10在塑封过程中破裂的概率。
此外，请再次参阅图2，圆片10的边缘101设置有环形的非功能区103，即图2中虚线和边缘101界定的区域，图2中虚线并不是实际存在的，只是为了更明确的标示非功能区103的位置而画出的。在上述步骤S201之前，本申请所提供的扇出型封装方法还包括：切割去除非功能区103。非功能区103上一般设置有定位部分等，并不设置有电路，在塑封之前将非功能区103去除可以降低后续塑封料的使用，降低成本。
S202：在载盘20设置有圆片10一侧形成塑封层16，塑封层16覆盖圆片10的正面104、凹槽106、第一再布线层12以及金属柱14。
具体地，如图5b所示，图5b为图4中步骤S202对应的一实施方式的结构示意图。需要说明的是，在本实施例中，塑封层16还可进一步覆盖圆片10的侧面，本申请对此不作限定。
S203：脱除载盘20。
具体地，脱除载盘20后的结构如图3c所示，由于载盘20和圆片10的背面108之间通过双面胶连接，通过剥离双面胶即可实现脱除载盘20。
进一步，请参阅图6，图6为图4中步骤S203之后本申请扇出型封装方法一实施方式的流程示意图，本申请所提供的扇出型封装方法还包括：
S301：对位于圆片10的正面104一侧的塑封层16进行研磨，以使得金属柱14从塑封层16中露出。
具体地，如图7a所示，图7a为图6中步骤S301对应的一实施方式的结构示意图。经过该步骤S301，金属柱14与塑封层16齐平。
S302：在圆片10的正面104形成第二再布线层11，第二再布线层11与金属柱14电连接。
具体地，如图7b所示，图7b为图6中步骤S302对应的一实施方式的结构示意图。上述形成第二再布线层11的过程可以为：在塑封层16上形成第二钝化层110，第二钝化层110对应金属柱14的位置设置有第二通孔(未标示)；在第二钝化层110远离塑封层16一侧形成第二种子层112，第二种子层112的材质可以为铝、铜、金、银中至少一种，形成第二种子层112的工艺可以为溅射工艺或物理气相沉积工艺；在第二种子层112表面形成第二掩膜层(图未示)，并在第二掩膜层对应金属柱14的位置形成第二开口(图未示)，第二掩膜层的材料为光刻胶、氧化硅、氮化硅、无定形碳中至少一种；在第二开口内形成导电块114；去除第二掩膜层以及去除导电块114以外的第二种子层112。最终形成的第二再布线层11包括第二钝化层110、导电块114以及位于导电块114下方的第二种子层112。
在又一个实施方式中，请参阅图8，图8为图1中步骤S103之后本申请扇出型封装方法一实施方式的流程示意图，在上述步骤S103或上述步骤S302之后，本申请所提供的扇出型封装方法还包括：
S401：对圆片10的背面108进行研磨，以使得凹槽106露出。
具体地，请参阅图9a，图9a为图8中步骤S401对应的一实施方式的结构示意图。在圆片10的正面104至背面108方向上，当研磨前凹槽106的竖截面为倒锥形时，上述步骤S401中使得凹槽106露出之后，本申请所提供的扇出型封装方法还包括：继续对圆片10的背面108进行研磨，直至凹槽106在正面104至背面108方向上的竖截面为倒梯形(如图9a所示)。在圆片10的正面104至背面108方向上，当研磨前凹槽106的竖截面为倒梯形时，上述步骤S401中研磨使凹槽106露出后，可以继续进行研磨，也可不继续进行研磨，本申请对此不作限定。
S402：在圆片10的背面108贴附胶膜18。
具体地，如图9b所示，图9b为图8中步骤S402对应的一实施方式的结构示意图。该胶膜18的设置方式可以保护圆片10的背面108。
进一步，请继续参阅图8，上述步骤S402之后，本申请所提供的扇出型封装方法还包括S403：沿凹槽106的中线L对圆片10进行切割，以获得单颗封装体22，单颗封装体22中包含单颗芯片100，塑封层16覆盖芯片100设置有焊盘1000的表面以及侧面。具体地，请参阅图9b和图10，图10为本申请封装体一实施方式的结构示意图。
在一个优选实施方式中，上述扇出型封装方法的具体过程包括：A、提供圆片，在圆片的正面形成第一再布线层和金属柱，金属柱通过第一再布线层与位于圆片正面的焊盘电连接。B、对圆片的背面进行研磨，并沿圆片上的切割槽进行切割，以形成多个未贯通圆片的凹槽。C、切割去除圆片外围的非功能区。D、将圆片的背面贴附到载盘上。E、通过制模复合物密封载盘，并将其压合成型以形成塑封层，该塑封层覆盖圆片以及圆片正面的金属柱。F、脱除载盘。G、研磨圆片正面的塑封层，以使得金属柱从塑封层中露出。H、在塑封层的表面形成第二再布线层，第二再布线层与金属柱电连接。I、对圆片的背面进行研磨，以使得凹槽露出。J、在圆片的背面贴附胶膜。K、沿凹槽的中线对圆片进行切割，以获得多个单颗封装体。
下面从结构的角度对本申请所提供的可以单独售卖的扇出型封装器件和扇出型封装体作进一步说明。
请再次参阅图9b，本申请所提供的扇出型封装器件包括圆片10和塑封层16。圆片10设有若干矩阵排列的芯片100，相邻芯片100之间设置有贯通圆片10的凹槽106，芯片100的焊盘1000位于圆片10的正面104。塑封层16覆盖圆片10的正面104以及凹槽106。
在一个实施方式中，在圆片10的正面104至背面108方向上，凹槽106的竖截面为倒梯形。当然，在其他实施例中，凹槽106的竖截面也可为矩形等。
在又一个实施方式中，请继续参阅图9b，本申请所提供的扇出型封装器件还包括胶膜18，设置于圆片10的背面108，用于保护圆片10。
在又一个实施方式中，请继续参阅图9b，本申请所提供的扇出型封装器件还包括第一再布线层12和金属柱14。具体地，第一再布线层12位于圆片10的正面104，且与焊盘1000电连接；金属柱14位于第一再布线层12远离圆片10一侧，金属柱14与第一再布线层12电连接，且金属柱14与塑封层16齐平。在本实施例中，第一再布线层12可以包括第一钝化层和第一种子层，第一钝化层可以位于圆片10的正面104，且对应焊盘1000的位置设置有第一通孔，第一种子层对应设置于第一通孔位置处，金属柱14对应设置于第一种子层上。
在又一个实施方式中，请再次参阅图9b，本申请所提供的扇出型封装器件还包括第二再布线层11，位于塑封层16远离圆片10一侧，且第二再布线层11与金属柱14从塑封层16中露出的部分电连接。具体地，第二再布线层11可以包括第二钝化层110、第二种子层112和导电块114。第二钝化层110可以位于塑封层16远离圆片10一侧，且对应金属柱14的位置设置有第二通孔；第二种子层112覆盖该第二通孔，导电块114对应设置于第二种子层112上。
请再次参阅图10，图10为本申请扇出型封装体一实施方式的结构示意图。图10中所提供的扇出型封装体可由图9b中设置有塑封层16的圆片10沿贯通圆片10的凹槽106切割形成，该扇出型封装体22包括芯片100和塑封层16。芯片100包括相对设置的功能面1002和非功能面1004，功能面1002上设置有焊盘1000；塑封层16覆盖芯片100的侧面1006以及功能面1002。
在一个实施方式中，在非功能面1004至功能面1002方向上，芯片100的竖截面为梯形。该梯形设计方式可以使得塑封层16可以较好的覆盖芯片100的侧面1006。
在又一个实施方式中，芯片100的非功能面1004上设置有胶膜18，胶膜18的尺寸大于芯片100的非功能面1004的尺寸，塑封层16进一步覆盖胶膜18从非功能面1004中露出的区域。该设计方式可以使得芯片100的六面都被保护，以降低芯片100受到的损伤。
进一步，本申请所提供的扇出型封装体22还包括第一再布线层12和金属柱14。其中，第一再布线层12位于芯片10的功能面1002，且与焊盘1000电连接。金属柱14位于第一再布线层12远离芯片10一侧，金属柱14与第一再布线层12电连接，且金属柱14与塑封层16齐平。在本实施例中，第一再布线层12可以包括第一钝化层和第一种子层，第一钝化层可以位于芯片100的功能面1002，且对应焊盘1000的位置设置有第一通孔，第一种子层对应设置于第一通孔位置处，金属柱14对应设置于第一种子层上。
进一步，本申请所提供的扇出型封装体22还包括第二再布线层11，位于塑封层16远离芯片100一侧，且第二再布线层11与金属柱14电连接。具体地，第二再布线层11可以包括第二钝化层110、第二种子层112和导电块114。第二钝化层110可以位于塑封层16远离圆片10一侧，且对应金属柱14的位置设置有第二通孔；第二种子层112覆盖该第二通孔，导电块114对应设置于第二种子层112上。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (3)

1.一种扇出型封装方法，其特征在于，所述扇出型封装方法包括：
提供圆片，所述圆片设有若干矩阵排列的芯片，所述芯片之间设有划片槽，所述圆片包括正面及背面，所述芯片的焊盘位于所述正面；
从所述圆片的所述正面沿所述划片槽进行切割，以形成多个未贯通所述圆片的凹槽；其中，在所述正面至所述背面方向上，所述凹槽的竖截面为倒锥形；
在所述圆片的所述正面以及所述凹槽内形成塑封层；
对所述圆片的所述背面进行研磨，以使得所述凹槽露出；
在所述圆片的所述背面贴附胶膜；
所述在所述圆片的所述背面贴附胶膜之前，所述扇出型封装方法还包括：继续对所述圆片的所述背面进行研磨，直至所述凹槽在所述正面至所述背面方向上的竖截面为倒梯形；
所述从所述圆片的所述正面沿所述划片槽进行切割之前，所述扇出型封装方法还包括：在所述圆片的所述正面形成第一再布线层，所述第一再布线层与位于所述正面的所述焊盘电连接；在所述第一再布线层远离所述圆片一侧形成金属柱，所述金属柱与所述第一再布线层电连接；
所述在所述圆片的所述正面以及所述凹槽内形成塑封层包括：将所述圆片的所述背面贴附到载盘上；在所述载盘设置有所述圆片一侧形成所述塑封层，所述塑封层覆盖所述圆片的所述正面、所述凹槽、所述第一再布线层以及所述金属柱；脱除所述载盘；其中，所述载盘的尺寸大于所述圆片的尺寸；
所述圆片的边缘设置有环形的非功能区，所述将所述圆片的所述背面贴附到载盘上之前，所述扇出型封装方法还包括：切割去除所述非功能区。
2.根据权利要求1所述的扇出型封装方法，其特征在于，所述在所述圆片的所述背面贴附胶膜之后，所述扇出型封装方法还包括：
沿所述凹槽的中线对所述圆片进行切割，以获得单颗封装体，所述单颗封装体中包含单颗所述芯片，所述塑封层覆盖所述芯片设置有所述焊盘的表面以及侧面。
3.根据权利要求1所述的扇出型封装方法，其特征在于，所述脱除所述载盘之后，所述扇出型封装方法还包括：
对位于所述圆片的所述正面一侧的所述塑封层进行研磨，以使得所述金属柱从所述塑封层中露出；
在所述圆片的所述正面形成第二再布线层，所述第二再布线层与所述金属柱电连接。
CN202010121661.5A 2020-02-26 2020-02-26 一种扇出型封装方法、扇出型封装器件及扇出型封装体 Active CN111312598B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010121661.5A CN111312598B (zh) 2020-02-26 2020-02-26 一种扇出型封装方法、扇出型封装器件及扇出型封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010121661.5A CN111312598B (zh) 2020-02-26 2020-02-26 一种扇出型封装方法、扇出型封装器件及扇出型封装体

Publications (2)

Publication Number Publication Date
CN111312598A CN111312598A (zh) 2020-06-19
CN111312598B true CN111312598B (zh) 2022-10-28

Family

ID=71145188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010121661.5A Active CN111312598B (zh) 2020-02-26 2020-02-26 一种扇出型封装方法、扇出型封装器件及扇出型封装体

Country Status (1)

Country Link
CN (1) CN111312598B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380637B (zh) * 2021-05-20 2023-11-17 苏州通富超威半导体有限公司 扇出型封装方法及扇出型封装器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154133B2 (en) * 2008-03-31 2012-04-10 Casio Computer Co., Ltd. Semiconductor device having low dielectric constant film and manufacturing method thereof
CN102543767A (zh) * 2010-12-07 2012-07-04 万国半导体(开曼)股份有限公司 一种在晶圆级封装的塑封工序中避免晶圆破损的方法
CN107611094A (zh) * 2017-10-13 2018-01-19 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154133B2 (en) * 2008-03-31 2012-04-10 Casio Computer Co., Ltd. Semiconductor device having low dielectric constant film and manufacturing method thereof
CN102543767A (zh) * 2010-12-07 2012-07-04 万国半导体(开曼)股份有限公司 一种在晶圆级封装的塑封工序中避免晶圆破损的方法
CN107611094A (zh) * 2017-10-13 2018-01-19 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及其制备方法

Also Published As

Publication number Publication date
CN111312598A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
US10734370B2 (en) Methods of making semiconductor devices
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
CN102543767B (zh) 一种在晶圆级封装的塑封工序中避免晶圆破损的方法
CN103400808B (zh) 影像传感器的晶圆级封装结构及封装方法
US20050277293A1 (en) Fabrication method of wafer level chip scale packages
US7476565B2 (en) Method for forming filling paste structure of WL package
US20050167799A1 (en) Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
US20100314746A1 (en) Semiconductor package and manufacturing method thereof
US8486803B2 (en) Wafer level packaging method of encapsulating the bottom and side of a semiconductor chip
WO2019127337A1 (zh) 一种半导体芯片的封装结构及其封装方法
JP2006261299A (ja) 半導体装置の製造方法および半導体装置
CN101807531A (zh) 一种超薄芯片的封装方法以及封装体
US11562937B2 (en) Semiconductor package with protected sidewall and method of forming the same
US8691625B2 (en) Method for making a chip package
US9520380B2 (en) Wafer process for molded chip scale package (MCSP) with thick backside metallization
CN112151472A (zh) 一种芯片的封装结构及其封装方法
CN111312598B (zh) 一种扇出型封装方法、扇出型封装器件及扇出型封装体
US20060281315A1 (en) Process of manufacture of ultra thin semiconductor wafers with bonded conductive hard carrier
TW201203404A (en) Chip-sized package and fabrication method thereof
CN109860065B (zh) 一种扇出型封装方法
US7205643B2 (en) Stray field shielding structure for semiconductors
CN111312600A (zh) 一种扇出型封装方法、扇出型封装器件及扇出型封装体
CN112216661A (zh) 一种芯片的封装结构及其封装方法
CN111312599B (zh) 一种扇出型封装方法及扇出型封装器件
US20070216038A1 (en) Method for producing semiconductor components

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant