CN113380637B - 扇出型封装方法及扇出型封装器件 - Google Patents

扇出型封装方法及扇出型封装器件 Download PDF

Info

Publication number
CN113380637B
CN113380637B CN202110552999.0A CN202110552999A CN113380637B CN 113380637 B CN113380637 B CN 113380637B CN 202110552999 A CN202110552999 A CN 202110552999A CN 113380637 B CN113380637 B CN 113380637B
Authority
CN
China
Prior art keywords
fan
silicon wafer
grooves
groove
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110552999.0A
Other languages
English (en)
Other versions
CN113380637A (zh
Inventor
刘在福
曾昭孔
郭瑞亮
陈武伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Tongfu Chaowei Semiconductor Co ltd
Original Assignee
Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Tongfu Chaowei Semiconductor Co ltd filed Critical Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority to CN202110552999.0A priority Critical patent/CN113380637B/zh
Publication of CN113380637A publication Critical patent/CN113380637A/zh
Application granted granted Critical
Publication of CN113380637B publication Critical patent/CN113380637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

本申请提供了一种扇出型封装方法及扇出型封装器件，所述扇出型封装方法具体包括：在硅片的第一表面形成多个第一凹槽；在至少部分第一凹槽内设置芯片，其中，芯片包括相背设置的功能面和非功能面，非功能面朝向第一凹槽的底部，且功能面上设置有第一导电柱，第一导电柱突出于第一表面；在第一表面形成塑封层，塑封层覆盖第一凹槽，且第一导电柱从塑封层中露出；从与第一表面相背设置的第二表面一侧对硅片进行研磨，直至非功能面位置处的硅片的厚度小于或等于阈值。通过上述方式，本申请能够降低芯片偏移的概率，提升扇出型封装器件的良率。

Description

扇出型封装方法及扇出型封装器件
技术领域
本申请属于封装技术领域，具体涉及一种扇出型封装方法及扇出型封装器件。
背景技术
现有的扇出型封装方法一般包括如下几个流程：A、将多个芯片阵列排布于设置有胶层的基板上，且芯片的功能面朝向基板；B、在基板设置有多个芯片一侧形成塑封层；C、去除胶层和基板；D、在芯片的功能面上形成输出结构。
上述扇出型封装方法中，在塑封过程中由于基板受热膨胀，其可能会导致芯片的位置发生偏移，影响后续输出结构的形成，进而可能导致扇出型封装器件的良率降低。
发明内容
本申请提供一种扇出型封装方法及扇出型封装器件，以解决塑封过程中基板受热膨胀，导致芯片位置发生偏移的技术问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种扇出型封装方法，包括：在硅片的第一表面形成多个第一凹槽；在至少部分所述第一凹槽内设置芯片，其中，所述芯片包括相背设置的功能面和非功能面，所述非功能面朝向所述第一凹槽的底部，且所述功能面上设置有第一导电柱，所述第一导电柱突出于所述第一表面；在所述第一表面形成塑封层，所述塑封层覆盖所述第一凹槽，且所述第一导电柱从所述塑封层中露出；从与所述第一表面相背设置的第二表面一侧对所述硅片进行研磨，直至所述非功能面位置处的所述硅片的厚度小于或等于阈值。
其中，所述在至少部分所述第一凹槽内设置芯片的步骤之前，还包括：在所述第一表面形成多个第二凹槽，所述第二凹槽的深度大于或等于所述第一凹槽的深度，且所述第二凹槽在所述第一表面上的正投影的面积小于所述第一凹槽在所述第一表面上的正投影的面积；所述在所述第一表面形成塑封层的步骤之前，还包括：在所述第二凹槽位置处形成第二导电柱；所述在所述第一表面形成塑封层的步骤中，所述第二导电柱从所述塑封层中露出。
其中，所述从与所述第一表面相背设置的第二表面一侧对所述硅片进行研磨，直至所述非功能面位置处的所述硅片的厚度小于或等于阈值的步骤，包括：从与所述第一表面相背设置的第二表面一侧对所述硅片进行研磨，直至所述第二导电柱位置处的所述硅片完全去除。
其中，所述在至少部分所述第一凹槽内设置芯片的步骤，包括：利用底填胶将所述芯片的所述非功能面固定设置于所述第一凹槽内。
其中，所述利用底填胶将所述芯片的所述非功能面固定设置于所述第一凹槽内的步骤之前，还包括：在所述第一凹槽的侧壁和/或底部形成散热层。
其中，所述第一表面设置有多个划片槽，所述在硅片的第一表面形成多个第一凹槽的步骤，包括：利用刀具从第一表面一侧对准相邻两个所述划片槽相对设置的两个侧壁，并切割去除掉相邻两个划片槽之间的所述硅片，以形成所述第一凹槽；其中，所述第一凹槽的深度大于划片槽的深度。
其中，所述从与所述第一表面相背设置的第二表面一侧对所述硅片进行研磨，直至所述非功能面位置处的所述硅片的厚度小于或等于阈值的步骤之后，还包括：利用刀具对准相邻两个所述第一凹槽之间的所述硅片的中心线，并切割去除掉相邻两个第一凹槽之间的部分结构，以分裂所述硅片。
其中，所述从与所述第一表面相背设置的第二表面一侧对所述硅片进行研磨，直至所述非功能面位置处的所述硅片的厚度小于或等于阈值的步骤之前或者之后，还包括：在所述塑封层背离所述第一表面一侧形成再布线层，所述再布线层与所述第一导电柱电连接；在所述再布线层背离所述塑封层一侧形成绝缘层，所述绝缘层对应所述再布线层的位置设置有多个第一开口；在所述第一开口内形成球下金属层；在每个所述球下金属层上形成焊球。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种扇出型封装器件，所述扇出型封装器件由上述任一实施例中所述的扇出型封装方法形成。
其中，所述第一导电柱的高度大于或等于所述芯片厚度的1/2。
区别于现有技术情况，本申请的有益效果是：本申请中取消了现有技术中的基板，直接从硅片出发，在硅片的第一表面形成用于容纳芯片的第一凹槽；后续在塑封过程中，由于硅片受热膨胀率较小、以及第一凹槽的限位作用，可以降低芯片偏移的概率，以提高后续形成输出结构准确率，进而提升扇出型封装器件的良率。此外，在本申请中芯片的功能面上具有第一导电柱，且第一导电柱突出于硅片的第一表面。该设计方式可以提高芯片与输出结构之间的电信号传递效果，以提高芯片性能。另外，由于芯片和第一导电柱侧面的硅片已经可以对芯片起到保护作用，因此后续可以尽可能研磨掉芯片的非功能面位置处的硅片，以提高芯片的散热效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本申请扇出型封装方法一实施方式的流程示意图；
图2a为图1中步骤S101对应的一实施方式的结构示意图；
图2b为图1中步骤S102对应的一实施方式的结构示意图；
图2c为图1中步骤S103对应的一实施方式的结构示意图；
图2d为图1中步骤S104对应的一实施方式的结构示意图；
图2e为图1中步骤S104之后或者步骤S103与步骤S104之间对应的一实施方式的结构示意图；
图3为图1中步骤S101之前硅片一实施方式的结构示意图；
图4为本申请扇出型封装方法另一实施方式的流程示意图；
图5a为图4中步骤S201对应的一实施方式的结构示意图；
图5b为图4中步骤S202对应的一实施方式的结构示意图；
图5c为图4中步骤S203对应的一实施方式的结构示意图；
图5d为图4中步骤S204对应的一实施方式的结构示意图；
图6为本申请扇出型封装方法另一实施方式的流程示意图；
图7为本申请扇出型封装器件一实施方式的结构示意图；
图8为本申请扇出型封装器件另一实施方式的结构示意图；
图9为本申请扇出型封装器件另一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
请参阅图1，图1为本申请扇出型封装方法一实施方式的流程示意图，该扇出型封装方法具体包括：
S101：在硅片10的第一表面100形成多个第一凹槽102。
具体地，请参阅图2a，图2a为图1中步骤S101对应的一实施方式的结构示意图。在本实施例中，可以通过蚀刻的方式形成第一凹槽102，其具体过程可以为：在硅片10的第一表面100上形成第一光阻层，且第一光阻层上设置有多个第一开口；利用干法蚀刻或湿法蚀刻的方式去除第一开口位置处的部分硅片10，以形成第一凹槽102；去除第一光阻层。
当然，在其他实施例中，也可采用其他方式形成上述第一凹槽102。例如，一般而言，如图3所示，图3为图1中步骤S101之前硅片一实施方式的结构示意图。该硅片10从硅片厂家出厂时，其第一表面100上设置有多个划片槽104，且多个划片槽104可以沿行列方向阵列排布。上述步骤S101的具体实现过程可以为：利用第一刀具20从第一表面100一侧对准相邻两个划片槽104相对设置的两个侧壁A、B，并从第一表面100一侧切割去除掉相邻两个划片槽104之间的部分硅片10，以形成第一凹槽102；其中，第一凹槽102的深度大于划片槽104的深度，第一刀具20的宽度与第一凹槽102的宽度相同。可选地，第一凹槽102的深度大于划片槽104的深度的两倍。
S102：在至少部分第一凹槽102内设置芯片12，其中，芯片12包括相背设置的功能面120和非功能面122，非功能面122朝向第一凹槽102的底部(未标示)，且功能面120上设置有第一导电柱14，第一导电柱14突出于第一表面100。
具体地，请参阅图2b，图2b为图1中步骤S102对应的一实施方式的结构示意图。在本实施例中，为了方便芯片12设置于对应的第一凹槽102内，第一凹槽102的侧壁与对应位置处的芯片12的侧面之间具有预设值D，该预设值D可以大于或等于1微米等。且一般而言，芯片12的功能面120上一般设置有多个焊盘，在上述步骤S102之前，还可以包括：在芯片12的功能面120上形成第二光阻层，第二光阻层对应焊盘的位置设置有第二开口；在第二开口内利用电镀的方式形成第一导电柱14，第一导电柱14的材质可以为铜等；去除第二光阻层。可选地，在本实施例中，第一导电柱14的高度与芯片12的高度之和大于第一凹槽102的深度。该设计方式可以使得第一导电柱14较为容易地突出于第一表面100。进一步，第一导电柱14的高度大于或等于芯片12厚度的1/2。该设计方式可以使得后续芯片12侧面的硅片可以对芯片12起到较好的保护作用，芯片12下方位置处的硅片10可以尽可能被去除，以提高芯片12的散热效果，提高整个扇出型封装器件的稳定性。
此外，请继续参阅图2b，为了使得芯片12的位置进一步固定，降低其在后续塑封过程中发生偏移的概率，上述步骤S102的具体实现过程可以为：利用底填胶16将芯片12的非功能面122固定设置于第一凹槽102内。
S103：在第一表面100形成塑封层18，塑封层18覆盖第一凹槽102，且第一导电柱14从塑封层18中露出。
具体地，请参阅图2c，图2c为图1中步骤S103对应的一实施方式的结构示意图。上述步骤S103的具体实现过程可以为：利用塑封治具在第一表面100上形成塑封层18，此时第一导电柱14被塑封层18覆盖；研磨塑封层18背离芯片12一侧表面，直至第一导电柱14从塑封层18中露出。或者，可以直接蚀刻掉第一导电柱14位置处的塑封层18，以使得第一导电柱14露出。
S104：从与第一表面100相背设置的第二表面106一侧对硅片10进行研磨，直至非功能面122位置处的硅片10的厚度小于或等于阈值。
具体地，请参阅图2d，图2d为图1中步骤S104对应的一实施方式的结构示意图。在本实施例中，该阈值可以为0等。由于上述形成的第一凹槽102的深度较深，芯片12侧面的硅片10足以对芯片12起到很好的保护作用，故在该步骤S104中可以直接将芯片12非功能面122处的硅片10全部研磨掉。
进一步，在上述步骤S104之后，或者在上述步骤S103和S104之间还包括形成输出结构，请参阅图2e，图2e为图1中步骤S104之后或者步骤S103与步骤S104之间对应的一实施方式的结构示意图。上述具体形成输出结构的过程可以为：A、在塑封层18背离第一表面100一侧形成再布线层11，再布线层11与第一导电柱14电连接；可选地，在本实施例中，再布线层11的层数可以为一层或者多层。B、在再布线层11背离塑封层18一侧形成绝缘层13，绝缘层13对应再布线层11的位置设置有多个第三开口(未标示)。C、在第三开口内形成球下金属层15。D、在每个球下金属层15上形成焊球17。
而为了获得单颗扇出型封装器件，获得图2e中的结构之后，本申请所提供的扇出型封装方法还包括：利用第二刀具22对准相邻两个第一凹槽102之间的硅片10的中心线L，并切割去除掉相邻两个第一凹槽102之间的部分结构，以分裂硅片10。可选地，在本实施例中，第二刀具22的宽度小于相邻两个第一凹槽102之间的硅片10的宽度，第二刀具22的中心线可以与相邻两个第一凹槽102之间的硅片10的中心线L重合。最终切割获得的扇出型封装器件中可以包括至少一个第一凹槽102，其结构可以如图7所示，图7为本申请扇出型封装器件一实施方式的结构示意图。
在另一个实施方式中，还可以在扇出型封装器件上引入其他输出结构。具体而言，请参阅图4，图4为本申请扇出型封装方法另一实施方式的流程示意图，该扇出型封装方法具体包括：
S201：在硅片10a的第一表面100a形成多个第一凹槽102a以及多个第二凹槽108a，第二凹槽108a的深度大于或等于第一凹槽102a的深度，且第二凹槽108a在第一表面100a上的正投影的面积小于第一凹槽102a在第一表面100上的正投影的面积。
具体地，请参阅图5a，图5a为图4中步骤S201对应的一实施方式的结构示意图。当第一凹槽102a和第二凹槽108a的深度相同时，可以通过干法蚀刻或湿法蚀刻的方式同时形成第一凹槽102a和第二凹槽108a；当第一凹槽102a和第二凹槽108a的深度不同时，可以通过干法蚀刻或湿法蚀刻的方式先后形成第一凹槽102a和第二凹槽108a，具体哪个先形成，本申请对此不作限定。
S202：在至少部分第一凹槽102a内设置芯片12a，其中，芯片12a包括相背设置的功能面120a和非功能面122a，非功能面122a朝向第一凹槽102a的底部，且功能面120a上设置有第一导电柱14a，第一导电柱14a突出于第一表面100a。
具体地，请参阅图5b，图5b为图4中步骤S202对应的一实施方式的结构示意图。在本实施例中，该步骤S202与上述步骤S102相同，相关内容在此不再赘述。
S203：在第二凹槽108a位置处形成第二导电柱19a。
具体地，请参阅图5c，图5c为图4中步骤S203对应的一实施方式的结构示意图。在本实施例中，可以通过电镀等方式在第二凹槽108a内形成第二导电柱19a；且第二导电柱19a的材质可以为铜等。
可选地，第二导电柱19a靠近第一表面100a的一端可以与第一导电柱14a齐平；而实现该结构的具体过程可以为：在第二凹槽108a上方设置第三光阻层，第三光阻层对应第二凹槽108a的位置设置有第四开口，在第四开口和第二凹槽108a内电镀形成第二导电柱19a。
当然，在其他实施例中，上述步骤S203和步骤S202的顺序也可以调换。
S204：在第一表面100a形成塑封层18a，塑封层18a覆盖第一凹槽102a，且第一导电柱14a和第二导电柱19a从塑封层18a中露出。
具体地，请参阅图5d，图5d为图4中步骤S204对应的一实施方式的结构示意图。当第二导电柱19a靠近第一表面100a的一端与第一导电柱14a齐平时，可以采用直接研磨塑封层18a的方式。当第二导电柱19a靠近第一表面100a的一端相对第一导电柱14a靠近第一表面100a时，可以采用蚀刻的方式去除覆盖第二导电柱19a位置处的塑封层18a。
S205：从与第一表面100a相背设置的第二表面106a一侧对硅片10a进行研磨，直至第二导电柱19a位置处的硅片10a完全去除。
具体地，请参阅图8，图8为本申请扇出型封装器件另一实施方式的结构示意图。当第二凹槽108a的深度大于第一凹槽102a的深度时，经过上述步骤S205之后，芯片12a的非功能面122a下方仍保留有部分硅片10a；当第二凹槽108a的深度与第一凹槽102a的深度相同时，经过上述步骤S205之后，芯片12a的非功能面122a下方的硅片10a可以被完全去除。
与该实施例相关的形成再布线层11a、球下金属层15a、焊球17a以及切割的步骤与上述实施例中类似，在此不再赘述。其最终形成的扇出型封装器件的结构可以如图8所示。
在又一个实施方式中，还可在制备过程中引入散热层，以提高后续扇出型封装器件的散热效果。具体地，请参阅图6，图6为本申请扇出型封装方法另一实施方式的流程示意图，该扇出型封装方法具体包括：
S301：在硅片的第一表面形成多个第一凹槽。
具体地，该步骤S301与步骤S101相同，相关内容在此不再赘述。
S302：在第一凹槽的侧壁和/或底部形成散热层。
具体地，可以通过电镀等方式形成散热层，该散热层的材质可以为金属。
S303：在至少部分第一凹槽内设置芯片，其中，芯片包括相背设置的功能面和非功能面，非功能面朝向第一凹槽的底部，且功能面上设置有第一导电柱，第一导电柱突出于第一表面。
具体地，该步骤S303与步骤S102相同，相关内容在此不再赘述。
S304：在第一表面形成塑封层，塑封层覆盖第一凹槽，且第一导电柱从塑封层中露出。
具体地，该步骤S304与步骤S103相同，相关内容在此不再赘述。
S305：从与第一表面相背设置的第二表面一侧对硅片进行研磨，直至非功能面位置处的硅片的厚度小于或等于阈值。
具体地，该步骤S305与步骤S104相同，相关内容在此不再赘述。
与该实施例相关的形成再布线层、球下金属层、焊球以及切割的步骤与上述图1中实施例类似，在此不再赘述。其最终形成的扇出型封装器件的结构可以如图9所示。该结构与图7中结构的差异在于引入了散热层30。
此外，在其他实施例中，也可在图4中所示的方法中引入散热层，例如，可在步骤S202之前引入散热层。具体内容在此不再详述。
下面从结构的角度对利用上述扇出型封装方法所形成的扇出型封装器件作进一步说明。请再次参阅图7，本申请所提供的扇出型封装器件可以包括硅片10、至少一个芯片12、第一导电柱14和塑封层18。其中，硅片10包括相背设置的第一表面100和第二表面106，硅片10的第一表面100上设置有至少一个第一凹槽102。每个第一凹槽102内设置有至少一个芯片12，且芯片12的功能面120上设置有第一导电柱14，第一导电柱14突出于硅片10的第一表面100；芯片12的非功能面122与第二表面106之间的距离小于阈值。塑封层18填充第一凹槽102中的空隙，且覆盖硅片10的第一表面100以及第一导电柱14的侧面。
可选地，在本实施例中，芯片12的非功能面122下方无硅片10。
此外，请继续参阅图7，本申请所提供的扇出型封装器件还可以包括：底填胶16，覆盖芯片12的非功能面122一侧，用于在制备过程中固定芯片12的位置。再布线层11，位于塑封层18背离第二表面106一侧，且与第一导电柱14电连接。绝缘层13，位于再布线层11背离塑封层18一侧，且绝缘层13对应再布线层11的位置设置有第三开口(未标示)。球下金属层15，设置于第三开口位置处，且透过第三开口与再布线层11电连接。焊球17，位于球下金属层15上。
当然，在其他实施例中，如图8所示，硅片10a上还可以设置有贯通的第二凹槽108a，且第二凹槽108a内设置有第二导电柱19a。再布线层11a可以与第二导电柱19a电连接。
此外，为了增强扇出型封装器件的散热性能，如图9所示，本申请所提供的扇出型封装器件还可以包括散热层30；其中，散热层30可以覆盖第一凹槽102的侧壁，和/或，散热层30可以位于芯片12的非功能面122一侧，且与硅片10的第二表面106齐平。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (9)

1.一种扇出型封装方法，其特征在于，包括：
在硅片的第一表面形成多个第一凹槽；
在至少部分所述第一凹槽内设置芯片，其中，所述芯片包括相背设置的功能面和非功能面，所述非功能面朝向所述第一凹槽的底部，且所述功能面上设置有第一导电柱，所述第一导电柱突出于所述第一表面；
在所述第一表面形成塑封层，所述塑封层覆盖所述第一凹槽，且所述第一导电柱从所述塑封层中露出；
从与所述第一表面相背设置的第二表面一侧对所述硅片进行研磨，直至所述非功能面位置处的所述硅片的厚度小于或等于阈值；
其中，所述在至少部分所述第一凹槽内设置芯片的步骤之前，还包括：在所述第一表面形成多个第二凹槽，所述第二凹槽的深度大于或等于所述第一凹槽的深度，且所述第二凹槽在所述第一表面上的正投影的面积小于所述第一凹槽在所述第一表面上的正投影的面积；
所述在所述第一表面形成塑封层的步骤之前，还包括：在所述第二凹槽位置处形成第二导电柱；
所述在所述第一表面形成塑封层的步骤中，所述第二导电柱从所述塑封层中露出。
2.根据权利要求1所述的扇出型封装方法，其特征在于，所述从与所述第一表面相背设置的第二表面一侧对所述硅片进行研磨，直至所述非功能面位置处的所述硅片的厚度小于或等于阈值的步骤，包括：
从与所述第一表面相背设置的第二表面一侧对所述硅片进行研磨，直至所述第二导电柱位置处的所述硅片完全去除。
3.根据权利要求1-2任一项所述的扇出型封装方法，其特征在于，所述在至少部分所述第一凹槽内设置芯片的步骤，包括：
利用底填胶将所述芯片的所述非功能面固定设置于所述第一凹槽内。
4.根据权利要求3所述的扇出型封装方法，其特征在于，所述利用底填胶将所述芯片的所述非功能面固定设置于所述第一凹槽内的步骤之前，还包括：
在所述第一凹槽的侧壁和/或底部形成散热层。
5.根据权利要求1所述的扇出型封装方法，其特征在于，所述第一表面设置有多个划片槽，所述在硅片的第一表面形成多个第一凹槽的步骤，包括：
利用刀具从第一表面一侧对准相邻两个所述划片槽相对设置的两个侧壁，并切割去除掉相邻两个划片槽之间的所述硅片，以形成所述第一凹槽；其中，所述第一凹槽的深度大于划片槽的深度。
6.根据权利要求1所述的扇出型封装方法，其特征在于，所述从与所述第一表面相背设置的第二表面一侧对所述硅片进行研磨，直至所述非功能面位置处的所述硅片的厚度小于或等于阈值的步骤之后，还包括：
利用刀具对准相邻两个所述第一凹槽之间的所述硅片的中心线，并切割去除掉相邻两个第一凹槽之间的部分结构，以分裂所述硅片。
7.根据权利要求1所述的扇出型封装方法，其特征在于，所述从与所述第一表面相背设置的第二表面一侧对所述硅片进行研磨，直至所述非功能面位置处的所述硅片的厚度小于或等于阈值的步骤之前或者之后，还包括：
在所述塑封层背离所述第一表面一侧形成再布线层，所述再布线层与所述第一导电柱电连接；
在所述再布线层背离所述塑封层一侧形成绝缘层，所述绝缘层对应所述再布线层的位置设置有多个第一开口；
在所述第一开口内形成球下金属层；
在每个所述球下金属层上形成焊球。
8.一种扇出型封装器件，其特征在于，所述扇出型封装器件由权利要求1-7中任一项所述的扇出型封装方法形成。
9.根据权利要求8所述的扇出型封装器件，其特征在于，
所述第一导电柱的高度大于或等于所述芯片厚度的1/2。
CN202110552999.0A 2021-05-20 2021-05-20 扇出型封装方法及扇出型封装器件 Active CN113380637B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110552999.0A CN113380637B (zh) 2021-05-20 2021-05-20 扇出型封装方法及扇出型封装器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110552999.0A CN113380637B (zh) 2021-05-20 2021-05-20 扇出型封装方法及扇出型封装器件

Publications (2)

Publication Number Publication Date
CN113380637A CN113380637A (zh) 2021-09-10
CN113380637B true CN113380637B (zh) 2023-11-17

Family

ID=77571510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110552999.0A Active CN113380637B (zh) 2021-05-20 2021-05-20 扇出型封装方法及扇出型封装器件

Country Status (1)

Country Link
CN (1) CN113380637B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103222353A (zh) * 2010-07-23 2013-07-24 德塞拉股份有限公司 组装后平面化的微电子元件
CN105575913A (zh) * 2016-02-23 2016-05-11 华天科技（昆山）电子有限公司 埋入硅基板扇出型3d封装结构
WO2017124671A1 (zh) * 2016-01-22 2017-07-27 中芯长电半导体（江阴）有限公司 一种扇出型芯片的封装方法及封装结构
CN108962766A (zh) * 2018-07-19 2018-12-07 通富微电子股份有限公司 封装结构及其形成方法
CN111312598A (zh) * 2020-02-26 2020-06-19 南通通富微电子有限公司 一种扇出型封装方法、扇出型封装器件及扇出型封装体
CN111863641A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片封装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049114B2 (en) * 2009-03-22 2011-11-01 Unimicron Technology Corp. Package substrate with a cavity, semiconductor package and fabrication method thereof
KR102175825B1 (ko) * 2018-11-26 2020-11-06 엘비세미콘 주식회사 반도체 패키지의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103222353A (zh) * 2010-07-23 2013-07-24 德塞拉股份有限公司 组装后平面化的微电子元件
WO2017124671A1 (zh) * 2016-01-22 2017-07-27 中芯长电半导体（江阴）有限公司 一种扇出型芯片的封装方法及封装结构
CN105575913A (zh) * 2016-02-23 2016-05-11 华天科技（昆山）电子有限公司 埋入硅基板扇出型3d封装结构
CN108962766A (zh) * 2018-07-19 2018-12-07 通富微电子股份有限公司 封装结构及其形成方法
CN111312598A (zh) * 2020-02-26 2020-06-19 南通通富微电子有限公司 一种扇出型封装方法、扇出型封装器件及扇出型封装体
CN111863641A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片封装方法

Also Published As

Publication number Publication date
CN113380637A (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
KR101908910B1 (ko) 반도체 다이의 형성 방법
US8778791B2 (en) Semiconductor structure and method for making the same
US7888236B2 (en) Semiconductor device and fabrication methods thereof
US20130037935A1 (en) Wafer level package structure and the fabrication method thereof
US11069647B2 (en) Semiconductor wafer, bonding structure and wafer bonding method
KR101446288B1 (ko) 반도체 장치의 제조 방법
KR20120035719A (ko) 반도체 패키지 및 그 제조 방법
JPH09106968A (ja) 集積回路チップのエッジを正確に画定する方法
KR20110084836A (ko) 반도체 다이의 형성 방법
TW202147547A (zh) 半導體封裝基材精細節距金屬凸塊及強化結構
CN112670191A (zh) 半导体封装方法、半导体封装结构及封装体
KR102411678B1 (ko) 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
US6825096B2 (en) Method of forming an alignment mark structure using standard process steps for forming vertical gate transistors
CN113380637B (zh) 扇出型封装方法及扇出型封装器件
US20070109756A1 (en) Stacked integrated circuits package system
CN110223922B (zh) 一种晶圆结构及其制造方法、芯片结构
CN210272258U (zh) 半导体封装结构及封装体
CN112349725A (zh) 垂直存储器装置
CN105679702A (zh) 键合晶圆的硅穿孔互连工艺及键合晶圆
CN115719730A (zh) 异质芯片封装方法
US9892989B1 (en) Wafer-level chip scale package with side protection
CN109920765B (zh) 一种扇出型封装器件
CN111696969A (zh) 半导体结构及其形成方法
CN212750872U (zh) 芯片晶圆、芯片封装结构
WO2024160145A1 (zh) 封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant