JP5509170B2 - マルチチップ積層体の製造方法 - Google Patents
マルチチップ積層体の製造方法 Download PDFInfo
- Publication number
- JP5509170B2 JP5509170B2 JP2011215270A JP2011215270A JP5509170B2 JP 5509170 B2 JP5509170 B2 JP 5509170B2 JP 2011215270 A JP2011215270 A JP 2011215270A JP 2011215270 A JP2011215270 A JP 2011215270A JP 5509170 B2 JP5509170 B2 JP 5509170B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- manufacturing
- substrate
- multichip
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
本発明の一実施形態によるマルチチップ積層体としての製造方法を図1A〜図5に基づいて説明する。
図1Aに示すように、「第1ステップ」としての無基板チップ積層体100を提供するステップでは、ウエハを分割して複数のチップ110を形成し、各チップ110の表面に複数のテスト電極130と複数の外部電極131とを形成する。ウエハの分割時および分割後には、チップ110群はウエハダイシングテープ210上に貼り付けられる。ウエハダイシングテープ210は、図示しないウエハ支持リングに貼り付けられ、ウエハ分割時、ウエハダイシングブレード220を用いてウエハのダイシングラインに沿って切り込みを入れることにより、チップ110群は形成される。
(A)無基板チップ積層体100の検査において、接着テープ252の剥離による無基板チップ積層体100の再貼り付けおよびテープキャリア250の交換を不要とすることができる。また、無基板チップ積層体100は、従来使用されているファンアウト回路とファンイン端子とを備えるトランスファー基板に搭載しなくても、導通検査を実施することができ、チップ110群間の導通、すなわち相互連結電極140の接合の良否を判定することができる。これにより、接着テープの使用回数を少なくすることができる。したがって、無基板チップ積層体100の検査コストを低減でき、無基板チップ積層体100の検査効率を向上することができる。
(ア)上述の実施形態では、最上層チップの表面には複数の外部電極が設けられるとした。しかしながら、最上層チップの表面に設けられる電極はこれに限定されない。外部電極は省略してもよいし、テスト電極を外部電極としてもよい。
110 チップ、
111 シリコン貫通孔、
112 側面、
120 チップ積層間隙、
130 テスト電極、
140 相互連結電極、
150 充填封止体、
151 樹脂溢れ部位、
210 ウエハダイシングテープ、
220 ウエハダイシングブレード、
230 チップキャリア、
240 塗布針、
250 テープキャリア、
251 開口、
252 接着テープ、
253 角部、
260 ウエハテストトレー、
261 ベース、
262 固定部、
263 固定表面、
264 開口、
270 ウエハ検査装置、
271 プローブ、
272 ロードエリア、
273 搬送エリア、
274 テストエリア、
275 プローブカード。
Claims (10)
- 積層される複数のチップからなるチップ群の表面に複数のテスト電極を有し、隣り合う前記チップの間にチップ積層間隙が形成される無基板チップ積層体を提供する第1ステップと、
前記無基板チップ積層体の前記テスト電極が形成される表面とは反対側の表面に接着テープを固定する第2ステップと、
前記接着テープの上に前記チップ積層間隙を充填するように充填封止体を形成する第3ステップと、
前記接着テープを支持する開口を形成するテープキャリアをウエハテストトレーに固定する第4ステップと、
前記無基板チップ積層体を前記接着テープに接着したまま、前記テープキャリアの前記開口に支持された前記接着テープをウエハ検査装置内に搭載し、前記テープキャリアおよび前記ウエハテストトレーが前記ウエハ検査装置内にある状態で、前記ウエハ検査装置の複数のプローブを用いて前記テスト電極群を探ることにより、前記無基板チップ積層体を検査する第5ステップと、
を含むことを特徴とするマルチチップ積層体の製造方法。 - さらに前記テープキャリアを前記ウエハテストトレーから離脱させるステップを含むことを特徴とする請求項1に記載のマルチチップ積層体の製造方法。
- 前記ウエハテストトレーは前記テープキャリアよりも大きく、前記ウエハテストトレーと前記テープキャリアとの形状は異なっていることを特徴とする請求項1に記載のマルチチップ積層体の製造方法。
- 前記ウエハテストトレーは銅、鉄、またはこれらの合金からなるベースを備えることを特徴とする請求項1に記載のマルチチップ積層体の製造方法。
- 前記ウエハテストトレーは前記ベース上に設けられる複数の固定部を有し、前記固定部群は前記テープキャリアを所定位置に固定することを特徴とする請求項4に記載のマルチチップ積層体の製造方法。
- 前記固定部群は前記テープキャリアの複数の角部を固定することを特徴とする請求項5に記載のマルチチップ積層体の製造方法。
- 前記ウエハテストトレーの前記ベースは固定表面と前記固定表面に形成される開口とを有し、前記開口の形状は前記テープキャリアの周縁と同じ形状であることを特徴とする請求項6に記載のマルチチップ積層体の製造方法。
- 前記第3ステップは、前記無基板チップ積層体から樹脂が溢れている樹脂溢れ部位の充填封止体を除去する溢れ樹脂除去ステップを含むことを特徴とする請求項1に記載のマルチチップ積層体の製造方法。
- 前記溢れ樹脂除去ステップのあと、前記充填封止体は前記チップ群の複数の側面を被覆することを特徴とする請求項8に記載のマルチチップ積層体の製造方法。
- 前記チップ内に複数のシリコン貫通孔を設置し、かつ前記無基板チップ積層体の前記チップ積層間隙群に複数の相互連結電極を設置し、前記相互連結電極群は前記シリコン貫通孔群と電気的に導通していることを特徴とする請求項1に記載のマルチチップ積層体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011215270A JP5509170B2 (ja) | 2011-09-29 | 2011-09-29 | マルチチップ積層体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011215270A JP5509170B2 (ja) | 2011-09-29 | 2011-09-29 | マルチチップ積層体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013077628A JP2013077628A (ja) | 2013-04-25 |
JP5509170B2 true JP5509170B2 (ja) | 2014-06-04 |
Family
ID=48480901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011215270A Expired - Fee Related JP5509170B2 (ja) | 2011-09-29 | 2011-09-29 | マルチチップ積層体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5509170B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109581173A (zh) * | 2018-11-30 | 2019-04-05 | 华进半导体封装先导技术研发中心有限公司 | 一种基于微纳米管阵列的tsv转接板测试装置及方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3388462B2 (ja) * | 1999-09-13 | 2003-03-24 | 日本電気株式会社 | 半導体チップ解析用プローバ及び半導体チップ解析装置 |
JP2003240820A (ja) * | 2002-02-21 | 2003-08-27 | Nec Electronics Corp | プロービング装置および検査装置 |
JP2008070308A (ja) * | 2006-09-15 | 2008-03-27 | Tokyo Seimitsu Co Ltd | マルチチッププローバ |
JP5412667B2 (ja) * | 2008-12-26 | 2014-02-12 | 独立行政法人産業技術総合研究所 | 積層lsiチップのシステム検査のための方法および検査システム |
JP5570799B2 (ja) * | 2009-12-17 | 2014-08-13 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
-
2011
- 2011-09-29 JP JP2011215270A patent/JP5509170B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013077628A (ja) | 2013-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11670577B2 (en) | Chip package with redistribution structure having multiple chips | |
KR102649471B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
US10679947B2 (en) | Chip package and manufacturing method thereof | |
JP2007317822A (ja) | 基板処理方法及び半導体装置の製造方法 | |
US7888179B2 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
US8710859B2 (en) | Method for testing multi-chip stacked packages | |
US20150187745A1 (en) | Solder pillars for embedding semiconductor die | |
CN103219309A (zh) | 多芯片扇出型封装及其形成方法 | |
US9548220B2 (en) | Method of fabricating semiconductor package having an interposer structure | |
TWI578490B (zh) | 製造堆疊封裝式半導體封裝的方法 | |
JP2011077108A (ja) | 半導体装置 | |
US10325881B2 (en) | Vertical semiconductor device having a stacked die block | |
US8309403B2 (en) | Method for encapsulating electronic components on a wafer | |
JP2009158835A (ja) | 半導体装置の製造方法。 | |
JPWO2014128796A1 (ja) | 半導体装置 | |
KR20090009164A (ko) | 반도체 장치, 및 반도체 장치를 제조하는 방법 | |
JP2009158801A (ja) | 半導体装置の製造方法および半導体装置 | |
KR101573314B1 (ko) | 패키지 온 패키지 | |
US10490529B2 (en) | Angled die semiconductor device | |
US11251099B2 (en) | Warpage control of packages using embedded core frame | |
JP2013197263A (ja) | 半導体装置の製造方法 | |
JP5509170B2 (ja) | マルチチップ積層体の製造方法 | |
US9462694B2 (en) | Spacer layer for embedding semiconductor die | |
CN116072554A (zh) | 扇出封装方法 | |
TWI437687B (zh) | 多晶片堆疊封裝之測試方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140130 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5509170 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |