JP6579981B2 - 半導体ウエハおよびその製造方法 - Google Patents
半導体ウエハおよびその製造方法 Download PDFInfo
- Publication number
- JP6579981B2 JP6579981B2 JP2016047777A JP2016047777A JP6579981B2 JP 6579981 B2 JP6579981 B2 JP 6579981B2 JP 2016047777 A JP2016047777 A JP 2016047777A JP 2016047777 A JP2016047777 A JP 2016047777A JP 6579981 B2 JP6579981 B2 JP 6579981B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- substrate
- thickness direction
- hole
- surface portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 244
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims description 148
- 230000000149 penetrating effect Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- 238000005520 cutting process Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 238000009412 basement excavation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Landscapes
- Dicing (AREA)
Description
図1は、本発明の第1の実施の形態における半導体ウエハ1の構成を示す平面図である。図2は、図1の切断面線II−IIから見た断面図である。
図3は、本発明の第2の実施の形態における半導体ウエハ2の構成を示す平面図である。図4は、図3の切断面線IV−IVから見た断面図である。図4では、ダイシング後の半導体ウエハ2の状態を示す。本実施の形態における半導体ウエハ2は、第1の実施の形態における半導体ウエハ1と構成が類似しているので、同一の構成については同一の参照符号を付して、共通する説明を省略する。
図5は、本発明の第3の実施の形態における半導体ウエハ3の構成を示す平面図である。図6は、図5の切断面線VI−VIから見た断面図である。図6では、ダイシング後の半導体ウエハ3の状態を示す。本実施の形態における半導体ウエハ3は、第1の実施の形態における半導体ウエハ1と構成が類似しているので、同一の構成については同一の参照符号を付して、共通する説明を省略する。
図7は、本発明の第4の実施の形態における半導体ウエハ4の構成を示す平面図である。図8は、図7の切断面線VIII−VIIIから見た断面図である。図8では、ダイシング後の半導体ウエハ4の状態を示す。本実施の形態における半導体ウエハ4は、第1の実施の形態における半導体ウエハ1と構成が類似しているので、同一の構成については同一の参照符号を付して、共通する説明を省略する。
Claims (6)
- それぞれ半導体チップとなるべき複数の半導体チップ領域を含み、隣合う2つの前記半導体チップ領域を区切る領域である複数のダイシングラインで切断されて各前記半導体チップに分割される対象となる半導体ウエハであって、
前記ダイシングラインが交差する交差部分に、前記半導体ウエハの基板を厚み方向に貫通する円柱状の貫通孔が形成され、
前記貫通孔は、前記半導体ウエハの基板の厚み方向の一方側の表面部に形成される第1の部分と、前記第1の部分に連なり、前記第1の部分から前記半導体ウエハの基板の厚み方向の他方側の表面部まで延びる第2の部分とを含み、
前記第1の部分は、前記交差部分における前記半導体ウエハの基板の厚み方向の一方側の表面部に形成され、前記半導体ウエハの基板の厚み方向の一方側から見た形状が円形状であり、前記半導体ウエハの基板の厚み方向の他方側に向かうに従って内径が小さくなる凹所であり、
前記第2の部分は、前記凹所から前記半導体ウエハの基板の厚み方向の他方側の表面部まで延びて前記半導体ウエハの基板を厚み方向に貫通する円柱状の孔であることを特徴とする半導体ウエハ。 - それぞれ半導体チップとなるべき複数の半導体チップ領域を含み、隣合う2つの前記半導体チップ領域を区切る領域である複数のダイシングラインで切断されて各前記半導体チップに分割される対象となる半導体ウエハであって、
前記ダイシングラインが交差する交差部分に、前記半導体ウエハの基板を厚み方向に貫通する円柱状の貫通孔が形成され、
前記貫通孔は、前記半導体ウエハの基板の厚み方向の一方側の表面部から他方側に向かって延びる第1の部分と、前記第1の部分に連なり、前記半導体ウエハの基板の厚み方向の他方側の表面部に形成される第2の部分とを含み、
前記第1の部分は、前記半導体ウエハの基板の厚み方向の一方側の表面部から他方側に向かって一様な内径の円柱状の孔であり、
前記第2の部分は、前記円柱状の孔に連なり、前記円柱状の孔から、前記交差部分における前記半導体ウエハの基板の厚み方向の他方側に向かって延び、前記半導体ウエハの基板の厚み方向の他方側に向かうに従って内径が大きくなる円柱状の孔であり、
前記半導体ウエハの基板の厚み方向の他方側の表面部には、ダイシングテープが設けられていることを特徴とする半導体ウエハ。 - それぞれ半導体チップとなるべき複数の半導体チップ領域を含み、隣合う2つの前記半導体チップ領域を区切る領域である複数のダイシングラインで切断されて各前記半導体チップに分割される対象となる半導体ウエハであって、
前記ダイシングラインが交差する交差部分に、前記半導体ウエハの基板を厚み方向に貫通する円柱状の貫通孔が形成され、
前記貫通孔は、前記半導体ウエハの基板の厚み方向の一方側の表面部から他方側の表面部に向かうに従って内径が漸近的に大きくなる円柱状の孔であることを特徴とする半導体ウエハ。 - それぞれ半導体チップとなるべき複数の半導体チップ領域を含み、隣合う2つの前記半導体チップ領域を区切る領域である複数のダイシングラインで切断されて各前記半導体チップに分割される対象となる半導体ウエハの製造方法であって、
前記ダイシングラインが交差する交差部分に、前記半導体ウエハの基板を厚み方向に貫通する円柱状の貫通孔を形成する孔形成工程を備え、
前記貫通孔は、前記半導体ウエハの基板の厚み方向の一方側の表面部に形成される第1の部分と、前記第1の部分に連なり、前記第1の部分から前記半導体ウエハの基板の厚み方向の他方側の表面部まで延びる第2の部分とを含み、
前記孔形成工程は、
前記第1の部分として、前記交差部分における前記半導体ウエハの基板の厚み方向の一方側の表面部に、前記半導体ウエハの基板の厚み方向の一方側から見た形状が円形状であり、前記半導体ウエハの基板の厚み方向の他方側に向かうに従って内径が小さくなる凹所を形成する凹所形成段階と、
前記第2の部分として、前記凹所形成段階で形成された前記凹所から前記半導体ウエハの基板の厚み方向の他方側の表面部まで延びて前記半導体ウエハの基板を厚み方向に貫通する円柱状の孔を形成する孔形成段階とを含むことを特徴とする半導体ウエハの製造方法。 - それぞれ半導体チップとなるべき複数の半導体チップ領域を含み、隣合う2つの前記半導体チップ領域を区切る領域である複数のダイシングラインで切断されて各前記半導体チップに分割される対象となる半導体ウエハの製造方法であって、
前記ダイシングラインが交差する交差部分に、前記半導体ウエハの基板を厚み方向に貫通する円柱状の貫通孔を形成する孔形成工程を備え、
前記貫通孔は、前記半導体ウエハの基板の厚み方向の一方側の表面部から他方側に向かって延びる第1の部分と、前記第1の部分に連なり、前記半導体ウエハの基板の厚み方向の他方側の表面部に形成される第2の部分とを含み、
前記孔形成工程は、
前記第1の部分として、前記半導体ウエハの基板の厚み方向の一方側の表面部から他方側に向かって一様な内径の円柱状の孔を形成する第1の孔形成段階と、
前記第2の部分として、前記第1の孔形成段階で形成された前記円柱状の孔に連なり、前記円柱状の孔から、前記交差部分における前記半導体ウエハの基板の厚み方向の他方側に向かって延び、前記半導体ウエハの基板の厚み方向の他方側に向かうに従って内径が大きくなる円柱状の孔を形成する第2の孔形成段階とを含み、
前記半導体ウエハの基板の厚み方向の他方側の表面部には、ダイシングテープが設けられていることを特徴とする半導体ウエハの製造方法。 - それぞれ半導体チップとなるべき複数の半導体チップ領域を含み、隣合う2つの前記半導体チップ領域を区切る領域である複数のダイシングラインで切断されて各前記半導体チップに分割される対象となる半導体ウエハの製造方法であって、
前記ダイシングラインが交差する交差部分に、前記半導体ウエハの基板を厚み方向に貫通する円柱状の貫通孔を形成する孔形成工程を備え、
前記孔形成工程では、
前記貫通孔として、前記半導体ウエハの基板の厚み方向の一方側の表面部から他方側の表面部に向かうに従って内径が漸近的に大きくなる円柱状の孔を形成することを特徴とする半導体ウエハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016047777A JP6579981B2 (ja) | 2016-03-11 | 2016-03-11 | 半導体ウエハおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016047777A JP6579981B2 (ja) | 2016-03-11 | 2016-03-11 | 半導体ウエハおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017163063A JP2017163063A (ja) | 2017-09-14 |
JP6579981B2 true JP6579981B2 (ja) | 2019-09-25 |
Family
ID=59858170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016047777A Active JP6579981B2 (ja) | 2016-03-11 | 2016-03-11 | 半導体ウエハおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6579981B2 (ja) |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5010075A (ja) * | 1973-05-24 | 1975-02-01 | ||
JPS61111560A (ja) * | 1984-11-06 | 1986-05-29 | Nec Corp | 半導体装置の製造方法 |
JPH02179708A (ja) * | 1989-01-05 | 1990-07-12 | Kawasaki Steel Corp | 半導体ウエハの破折分離方法 |
JP2000124163A (ja) * | 1998-10-16 | 2000-04-28 | Sony Corp | 半導体装置及びその製造方法 |
JP2002100707A (ja) * | 2000-09-22 | 2002-04-05 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2004259846A (ja) * | 2003-02-25 | 2004-09-16 | Ogura Jewel Ind Co Ltd | 基板上形成素子の分離方法 |
JP4495916B2 (ja) * | 2003-03-31 | 2010-07-07 | 富士通マイクロエレクトロニクス株式会社 | 半導体チップの製造方法 |
JP2005116844A (ja) * | 2003-10-09 | 2005-04-28 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP4515790B2 (ja) * | 2004-03-08 | 2010-08-04 | 株式会社東芝 | 半導体装置の製造方法及びその製造装置 |
JP2007149743A (ja) * | 2005-11-24 | 2007-06-14 | Disco Abrasive Syst Ltd | ウエーハのレーザー加工方法 |
KR100772016B1 (ko) * | 2006-07-12 | 2007-10-31 | 삼성전자주식회사 | 반도체 칩 및 그 형성 방법 |
US7648891B2 (en) * | 2006-12-22 | 2010-01-19 | International Business Machines Corporation | Semiconductor chip shape alteration |
JP2008192762A (ja) * | 2007-02-02 | 2008-08-21 | Olympus Corp | 半導体装置の製造方法、及び、半導体装置 |
US7888236B2 (en) * | 2007-05-14 | 2011-02-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and fabrication methods thereof |
JP4863935B2 (ja) * | 2007-06-20 | 2012-01-25 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
JP2009099681A (ja) * | 2007-10-15 | 2009-05-07 | Shinko Electric Ind Co Ltd | 基板の個片化方法 |
JP2011018789A (ja) * | 2009-07-09 | 2011-01-27 | Fujikura Ltd | 半導体装置及び半導体チップ |
JP2012059859A (ja) * | 2010-09-08 | 2012-03-22 | Disco Abrasive Syst Ltd | 半導体デバイス |
JP5806547B2 (ja) * | 2011-08-05 | 2015-11-10 | 日本電波工業株式会社 | 圧電デバイス及び圧電デバイスの製造方法 |
JP5637330B1 (ja) * | 2013-07-01 | 2014-12-10 | 富士ゼロックス株式会社 | 半導体片の製造方法、半導体片を含む回路基板および画像形成装置 |
-
2016
- 2016-03-11 JP JP2016047777A patent/JP6579981B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017163063A (ja) | 2017-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5664820B1 (ja) | 半導体片の製造方法 | |
US9589812B2 (en) | Fabrication method of semiconductor piece | |
US9735056B2 (en) | Semiconductor piece manufacturing method and substrate dicing method for suppressing breakage | |
JP5862819B1 (ja) | 半導体片の製造方法およびエッチング条件の設計方法 | |
US9865468B2 (en) | Method of positioning cutting member to semiconductor chip with grooves | |
US20070221613A1 (en) | Structure for stopping mechanical cracks in a substrate wafer, use of the structure and a method for producing the structure | |
JP2009088252A (ja) | ウエハのダイシング方法および半導体チップ | |
CN105810576B (zh) | 切割晶圆的方法及半导体芯片 | |
JP6008022B2 (ja) | 半導体片の製造方法 | |
KR20090101915A (ko) | 반도체 칩 형상 변경 | |
US8637967B2 (en) | Method for fabricating a semiconductor chip and semiconductor chip | |
JP6579981B2 (ja) | 半導体ウエハおよびその製造方法 | |
KR101192526B1 (ko) | 웨이퍼로부터 반도체 칩을 제조하기 위한 방법 및 반도체 구성 요소 | |
JP2016167573A (ja) | 半導体装置の製造方法 | |
JP6843570B2 (ja) | 半導体装置の製造方法 | |
JPH08130197A (ja) | 半導体装置の製造方法 | |
TWI612621B (zh) | 電子元件及其製法 | |
JP2011018789A (ja) | 半導体装置及び半導体チップ | |
JP2004349550A (ja) | 半導体デバイス及びその製造方法 | |
JP2018195701A (ja) | 半導体装置の製造方法 | |
US20240258171A1 (en) | Method for laser-based singulating of microchips on structured substrates | |
JP6382084B2 (ja) | チップ部品製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190827 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6579981 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |