JP2005244094A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

【課題】 切りくずなどの異物が入り込むことなく、各半導体素子をダイシングできる半導体装置の製造方法および半導体装置を提供する。
【解決手段】 センサ素子１１の酸化膜２は矩形の基板１上に形成され、酸化膜２上には振動板３が形成され、振動板３上には固定部４が形成されていて、固定部４上には基板１に対向するように背電極５が形成され、固定部４によって、基板１と背電極５との間に間隙領域６が形成されており、固定部４上に形成された背電極５の周囲を囲むように矩形の突堤部１２が、センサ素子１１と辺との間に位置するように形成されている。突堤部１２によりダイシング時に生じる異物１０４が半導体素子１１内に入り込むのを阻止できる。
【選択図】 図１

Description

この発明は半導体装置に関し、例えば、微小可動構造体を有するＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）部品としての容量検出型センサ素子のような半導体装置の製造方法および半導体装置に関する。

図４は半導体装置の一例のマイクロフォン素子を示す図であり、（ａ）は平面図を示し、（ｂ）は（ａ）の線Ｂ−Ｂに沿う断面図である。

図４において、マイクロフォン素子１０は、基板１と、酸化膜２と、振動板３と、固定部４と、背電極５ａとを含む。酸化膜２は基板１上に形成されており、酸化膜２上には振動板３が形成され、振動板３上には絶縁材で固定部４が形成されている。固定部４上には基板１に対向するように背電極５ａが形成されている。固定部４によって、基板１と背電極５ａとの間に間隙領域６が形成されており、背電極５ａには図４（ｂ）に示す多数の音響ホールとなる貫通孔７が設けられている。なお、図４（ｂ）の平面図では貫通孔７の図示を省略している。基板１と酸化膜２には下部に凹部からなる音響開口８が形成されていて、振動板３の下面が露出している。

図４に示したマイクロフォン素子１０は、基板１であるシリコンウエハ上に複数形成された後、各素子をダイシング技術により半導体チップに切断して分割し、その半導体チップにリードフレームを接続してパッケージ化される。ダイシング技術は、図５に示す斜視図および図６に示す断面図のように、ダイヤモンド粉末をまぶしたブレード１０１を高速回転させて洗浄水１０２を散布しながらシリコンウエハ１０３を切断することにより行われる。ところが、シリコンウエハ１０３を切断したときに切りくずなどの異物１０４が飛び散る。

マイクロフォン素子１０をチップ化するときに、上記異物１０４が振動板３に付着すると素子の動作を阻害する問題があるため、異物１０４が振動板３に付着するのを防止する必要がある。このために、ダイシング時の洗浄水１０２の水量を増加させることが有効であるが、洗浄水量を増加させると洗浄水１０２が振動板３に物理的外力を与えることによる振動板３の破損を引き起こすおそれがある。

そこで、図７に示すように、各素子の背電極５ａ上に表面保護のための保護テープ９を貼付け、保護テープ９により素子の表面を保護した上で、ダイシングが行われる。

しかし、背電極５ａの形状により、隣接する素子間では上から見て間隔の狭い部分と広い部分とがあるため、保護テープ９の密着性のよい部分と悪い部分が生じる。また、間隔の広い部分と狭い部分とでは、ブレード１０１でダイシングしたときの絶縁テープ９への力の作用の仕方が異なる。このため、ダイシング時に保護テープ９の浮きや剥がれが生じる。その結果、保護テープ９の浮きや剥がれた部分から異物１０４を含んだ洗浄水１０２がマイクロフォン素子１０の内部に入り込んで、異物１０４が振動板３に付着してしまったり、保護能力の低下によるマイクロフォン素子１０の構造体破損が引き起こされてしまう。

そこで、この発明は、切りくずなどの異物が入り込むことなく、構造体の破損を引き起こすことがない半導体装置の製造方法および製造装置を提供することである。

この発明は、縦横に延びるダイシングラインに沿って分離されるべき複数の基板領域上にそれぞれセンサ素子を形成する工程と、各基板領域上であって、センサ素子の全周囲を取り囲む矩形の突堤部をセンサ素子の形成と同時に形成する工程と、複数の基板領域全体を覆うように保護膜を接着する工程と、隣接する基板領域の突堤部間をダイシングして分離することにより、複数の半導体チップを得る工程とを備える。

このようにセンサ素子の全周囲を取り囲む矩形の突堤部を設けたことにより、ダイシングの際に生じる切りくずなどの異物が隣接する突堤部間に留まるのでセンサ素子内に入り込むことがなく、構造体の破損を引き起こすことがない。

好ましくは、センサ素子は、絶縁層と、その上の導電層とを備え、突堤部は、絶縁層と、その上の導電層とを備え、センサ素子の絶縁層と突堤部の絶縁層とは、同一のプロセスで形成され、センサ素子の導電層と突堤部の導電層とは、同一のプロセスで形成される。同一のプロセスで形成することにより、突堤部を形成するためにプロセス数を増やす必要がなくなるので、コストの増大を招くことがない。

好ましくは、センサ素子は、振動板と、この振動板の周囲に位置する基板領域上に形成された固定部と、振動板との間に間隙を形成するように固定部によって支持された電極層とを備え、センサ素子の絶縁層は、固定部を構成するものであり、センサ素子の導電層は、電極層を構成するものである。センサ素子に突堤部を設けることにより、異物がセンサ素子内に侵入するのを防止でき、振動板に付着することによる構造体の破損を引き起こすことがない。

この発明の他の局面は、矩形の基板と、基板上に形成されたセンサ素子と、センサ素子の全周囲を取り囲むように基板上に形成された矩形の突堤部とを備え、センサ素子と突堤部とは、ほぼ同じ高さを有している。

センサ素子と突堤部とは同一のプロセスで形成されるので、ほぼ同じ高さを有するようになる。

この発明のさらに他の局面は、矩形の基板と、基板上に形成されたセンサ素子と、センサ素子の全周囲を取り囲むように基板上に形成された矩形の突堤部とを備え、センサ素子および突堤部は、共通の積層構造を有している。

センサ素子および突堤部は、共通の積層構造を有しているので同一の部材を用いて製造でき、突堤部を設けたことによるコストの上昇を抑えることができる。

好ましくは、センサ素子の積層構造および突堤部の積層構造は、同一のプロセスで形成されている。このように同一のプロセスで製造できるので新たなプロセスを必要としないので、突堤部を設けたことによるコストの上昇を抑えることができる。

好ましくは、センサ素子は、振動板と、この振動板の周囲に位置する基板領域上に形成された固定部と、振動板との間に間隙を形成するように固定部によって支持された電極層とを備える。センサ素子に突堤部を設けることにより、異物が侵入するのを阻止できるので異物が振動板に付着することによる構造体の破損を引き起こすことがない。

図１はこの発明の一実施形態における半導体装置を示す図であり、特に、（ａ）は平面図であり、（ｂ）は（ａ）の線Ｉｂ−Ｉｂに沿う断面図である。

図１において、半導体装置を構成する容量検出型センサ素子の一例のマイクロフォン素子などのセンサ素子１１は、前述の図５と同様にして、基板１と、酸化膜２と、振動板３と、固定部４と、背電極５とを含む。電極層としての背電極５は、４つの固定部４によって振動板３との間に間隙領域６を形成するように支持されており、各固定部４のそれぞれの間には隙間部分が設けられている。

基板１は縦横に延びるダイシングラインに沿う４つの辺を有する矩形状に形成されており、固定部４上に形成されたセンサ素子１１の周囲を囲むように突堤部１２が、センサ素子１１と辺との間に位置するように形成されている。突堤部１２は４つの辺を有する矩形状であり、それぞれの辺が基板１の各辺に対して平行に連続的に延びている。

突堤部１２およびセンサ素子１１は共通の積層構造を有しており、同一のプロセスで形成されている。具体的には、突堤部１２は固定部４と同じ材料および同じプロセスで形成される絶縁層１２ａと、背電極５と同じ材料および同じプロセスで形成される導電層１２ｂとを含む。このように同一のプロセスで形成されることにより、突堤部１２の高さは、センサ素子１１の高さとほぼ等しくなる。

図２は図１に示したセンサ素子１１が複数形成されたシリコンウエハをダイシングする状態を示す断面図である。シリコンウエハ１３上には、図１で説明した積層構造を有する複数のセンサ素子１１が形成されており、背電極５および突堤部１２上には絶縁テープ９が密着して貼り付けられている。そして、隣接するセンサ素子１１の突堤部１２，１２の間でガイドされるごとくブレード１０１により基板１の辺に沿ってシリコンウエハ１３がダイシングされて、半導体チップごとに切断される。

各センサ素子１１間における突堤部１２，１２の間隔を等しくできるので、ダイシングラインに沿ってブレードでダイシングを行ったときに保護テープ９に作用する力を均一にできる。これにより、保護テープ９の浮きや剥がれが生じることがない。しかも、保護テープ９の切断部分から異物１０４を含んだ洗浄水が下部に漏れても隣接する突堤部１２,１２の間に留まるので、センサ素子１１の内部に異物１０４が入り込むことがなく、保護能力の低下によるセンサ素子１１の構造体破損が引き起こされてしまうのを防止できる。

図３はこの発明の一実施形態における半導体装置の製造プロセスを連続的に示す図である。

次に、図３を参照して、図１に示したセンサ素子の製造方法について説明する。まず、図３（ａ）に示すように、基板２０１の表面側に酸化膜からなる絶縁膜２０２および多結晶シリコン膜からなる導電層２０３を形成したウエハ２００が用意される。次に、図３（ｂ）に示すように導電層２０３上に絶縁膜２０４が形成され、図３（ｃ）に示すように絶縁膜２０４上に導電層２０５が形成される。この導電層２０５で背電極５および突堤部１２の導電層１２ｂが形成される。

導電層２０５に対してフォトレジストを塗布し、フォトリソグラフィの技術によって不要な部分を除去してレジストパターンを形成し、レジストパターンをマスクとして、エッチングすることにより図３（ｄ）に示すような背電極５，音響ホールとなる貫通孔７および突堤部１２の導電層１２ｂが形成される。

図３（ｅ）に示すように基板２０１の裏面側にレジストパターン２０６が形成され、図３（ｆ）に示すように基板２０１および絶縁膜２０２から導電層２０３の部位までエッチングを行うことにより、音響開口８を形成し、この音響開口８部分に露出する導電層２０３で、図１に示した振動板３が形成される。

さらに、図３（ｇ）に示すように絶縁膜２０４に対して下方向および横方向へのエッチングを行うことにより、振動板３と背電極５との間に間隙領域６が形成され、このエッチングの後に振動板３の外周部に残留する絶縁膜２０４によって固定部４と、固定部４を囲むように突堤部１２の絶縁層１２ａとが形成される。なお、基板２０１は図１に示した基板１となり、絶縁膜２０２は酸化膜２となる。

上述のごとく、突堤部１２の導電層１２ｂは背電極５と同じ材料および同じプロセスで形成でき、突堤部１２の絶縁層１２ａも固定部４と同じ材料および同じプロセスで形成できるので、突堤部１２を形成するために新たな材料を用いる必要がなく、プロセスも追加する必要がないので、突堤部１２を設けたことによってコストを上昇させることがない。

なお、上述の説明では、この発明を容量検出型センサ素子の一例のマイクロフォン素子について適用した例について述べたが、これに限ることなく他のセンサ素子に適用してもよい。

以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示された実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。

この発明に係る半導体装置は、振動板と背電極との間の間隙領域に異物が入り込むのを阻止しながらダイシングにより半導体チップを形成できるので、素子の構造体破損が引き起こされることがなく、マイクロフォン素子などに有効に利用される。

この発明の一実施形態における半導体装置の図である。 図１に示した半導体装置が複数形成されたシリコンウエハをダイシングする状態を示す断面図である。 この発明の一実施形態における半導体装置の製造プロセスを連続的に示す図である。 従来のマイクロフォン素子を示す図である。 従来のダイシング工程を示す図である。 従来のダイシング工程でシリコンウエハをダイシングする工程を示す断面図である。 保護テープで素子表面を覆った状態でダイシングする工程を示す断面図である。

符号の説明

１，２０１ 基板、２ 酸化膜、３ 振動板、４ 固定部、５ 背電極、６ 間隙領域、７ 貫通孔、８ 音響開口、９ 保護テープ、１１ センサ素子、１２ 突堤部、１２ａ，２０２ 絶縁層、１２ｂ，２０３，２０５ 導電層、２０４ 絶縁膜、２０６ レジストパターン、１３ シリコンウエハ、１０１ ブレード、１０４ 異物、２００ ウエハ。

Claims (7)

1. 縦横に延びるダイシングラインに沿って分離されるべき複数の基板領域上にそれぞれセンサ素子を形成する工程と、
   前記各基板領域上であって、前記センサ素子の全周囲を取り囲む矩形の突堤部を前記センサ素子の形成と同時に形成する工程と、
   前記複数の基板領域全体を覆うように保護膜を接着する工程と、
   隣接する前記基板領域の突堤部間をダイシングして分離することにより、複数の半導体チップを得る工程とを備える、半導体装置の製造方法。
2. 前記センサ素子は、絶縁層と、その上の導電層とを備え、
   前記突堤部は、絶縁層と、その上の導電層とを備え、
   前記センサ素子の絶縁層と前記突堤部の絶縁層とは、同一のプロセスで形成され、
   前記センサ素子の導電層と前記突堤部の導電層とは、同一のプロセスで形成される、請求項１に記載の半導体装置の製造方法。
3. 前記センサ素子は、振動板と、この振動板の周囲に位置する基板領域上に形成された固定部と、前記振動板との間に間隙を形成するように前記固定部によって支持された電極層とを備え、
   前記センサ素子の絶縁層は、前記固定部を構成するものであり、
   前記センサ素子の導電層は、前記電極層を構成するものである、請求項２に記載の半導体装置の製造方法。
4. 矩形の基板と、
   前記基板上に形成されたセンサ素子と、
   前記センサ素子の全周囲を取り囲むように前記基板上に形成された矩形の突堤部とを備え、
   前記センサ素子と前記突堤部とは、ほぼ同じ高さを有している、半導体装置。
5. 矩形の基板と、
   前記基板上に形成されたセンサ素子と、
   前記センサ素子の全周囲を取り囲むように前記基板上に形成された矩形の突堤部とを備え、
   前記センサ素子および前記突堤部は、共通の積層構造を有している、半導体装置。
6. 前記センサ素子の積層構造および前記突堤部の積層構造は、同一のプロセスで形成されている、請求項４または５に記載の半導体装置。
7. 前記センサ素子は、振動板と、この振動板の周囲に位置する基板領域上に形成された固定部と、前記振動板との間に間隙を形成するように前記固定部によって支持された電極層とを備える、請求項４から６のいずれかに記載の半導体装置。

Images