JP2009089099A - 振動トランスデューサ - Google Patents
振動トランスデューサ Download PDFInfo
- Publication number
- JP2009089099A JP2009089099A JP2007256907A JP2007256907A JP2009089099A JP 2009089099 A JP2009089099 A JP 2009089099A JP 2007256907 A JP2007256907 A JP 2007256907A JP 2007256907 A JP2007256907 A JP 2007256907A JP 2009089099 A JP2009089099 A JP 2009089099A
- Authority
- JP
- Japan
- Prior art keywords
- plate
- diaphragm
- guard
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
Abstract
【課題】振動トランスデューサの感度を高める。
【解決手段】基板と、前記基板上の堆積膜からなり導電性を有するダイヤフラムと、前記基板上の堆積膜からなり導電性を有するプレートと、前記ダイヤフラムを構成している導電膜からなり前記ダイヤフラムから切り離されているガード部と、上層絶縁膜からなり、前記プレートと前記ガード部とに接合され、前記ダイヤフラムとの間に空隙を挟んで前記プレートを支持する、プレートスペーサと、前記基板と前記ガード部とに接合されている下層絶縁膜と、を備え、前記ダイヤフラムが前記プレートに対して振動することにより前記ダイヤフラムと前記プレートとで形成される静電容量が変化する、振動トランスデューサ。
【選択図】図1
【解決手段】基板と、前記基板上の堆積膜からなり導電性を有するダイヤフラムと、前記基板上の堆積膜からなり導電性を有するプレートと、前記ダイヤフラムを構成している導電膜からなり前記ダイヤフラムから切り離されているガード部と、上層絶縁膜からなり、前記プレートと前記ガード部とに接合され、前記ダイヤフラムとの間に空隙を挟んで前記プレートを支持する、プレートスペーサと、前記基板と前記ガード部とに接合されている下層絶縁膜と、を備え、前記ダイヤフラムが前記プレートに対して振動することにより前記ダイヤフラムと前記プレートとで形成される静電容量が変化する、振動トランスデューサ。
【選択図】図1
Description
本発明は振動トランスデューサに関し、特にMEMSセンサとしての微小なコンデンサマイクロホンなどの波動トランスデューサに関する。
従来、半導体デバイスの製造プロセスを応用して製造される微小なコンデンサマイクロホンが知られている。このようなコンデンサマイクロホンは、MEMSマイクロホンといわれ、対向電極を構成するダイヤフラムとプレートは基板上に堆積した薄膜からなるとともに互いに離間した状態で基板上に支持されている。音波によってダイヤフラムがプレートに対して振動すると、その変位によりコンデンサの静電容量が変化し、その容量変化が電気信号に変換される。従来のコンデンサマイクロホンなどの振動トランスデューサでは、プレートがその外縁部において絶縁膜に接合されている。
電気学会MSS−01−34
特開平9−508777
米国特許第4776019号
特表2004−506394
ダイヤフラムの固定されている領域はプレートに対して振動しない。したがってその領域においてダイヤフラムとプレートが絶縁膜を間に挟んで対向しているとともにダイヤフラムとプレートに導電性がある場合、その領域においてダイヤフラムとプレートとは寄生容量を形成する。そして、基板の上に絶縁膜を介してプレートが支持される構造では、プレートの外縁部の領域において、その絶縁膜を誘電層とするプレートと基板との間の寄生容量が感度を下げる原因になっている。
本発明はこの問題を解決するために創作されたものであって、振動トランスデューサの感度を高めることを目的とする。
(1)上記目的を達成するための振動トランスデューサは、基板と、基板上の堆積膜からなり導電性を有するダイヤフラムと、基板上の堆積膜からなり導電性を有するプレートと、ダイヤフラムの少なくとも一部を構成している堆積膜からなり導電性を有しダイヤフラムから電気的に切り離されているガード部と、プレートとガード部とに接合されている上層絶縁膜からなり、ダイヤフラムとの間に空隙を挟んでプレートを支持する、プレートスペーサと、基板とガード部とに接合されている下層絶縁膜と、を備え、ダイヤフラムがプレートに対して振動することによりダイヤフラムとプレートとで形成される静電容量が変化する。
本発明による振動トランスデューサは、プレートを構成している堆積膜と基板との間に、ダイヤフラムを構成している堆積膜とプレートを支持するプレートスペーサを構成する上層絶縁膜と下層絶縁膜とが位置する積層構造を有する。そして本発明によると、プレートを支持するプレートスペーサがある領域において、プレートはダイヤフラムと対向せず上層絶縁膜と下層絶縁膜とダイヤフラムから電気的に切り離されているガード部とを間に挟んで基板と対向する。したがって本発明によると、プレートを支持するプレートスペーサがある領域においてはダイヤフラムとプレートとが寄生容量を形成しない。しかし、かかる積層構造においても、プレートと基板とによって寄生容量が形成されると感度が低下することになる。そこで本発明では、ダイヤフラムの少なくとも一部を構成している堆積膜からなり導電性を有しダイヤフラムから電気的に切り離されているガード部をプレートと基板との間に備え、ガード部と基板とを下層絶縁膜によって絶縁している。この構造においては、ガード部のある領域では、プレートと基板とで静電容量が形成されず、プレートとガード部とが上層絶縁膜を誘電層とする静電容量を形成し、ガード部と基板とが下層絶縁膜を誘電層とする静電容量を形成する。ガード部は、下層絶縁膜によって基板から絶縁され、上層絶縁膜によってプレートから絶縁され、ダイヤフラムからは電気的に切り離されているため、基板、プレート、ダイヤフラムのいずれとも別に配線できる。すなわちガード部とプレートとの間の寄生容量を抑制し、ガード部と基板との間の寄生容量も抑制する回路構成が可能である。したがって本発明によると振動トランスデューサの寄生容量を低減し感度を高めることができる。そして、このようなガード部はダイヤフラムの少なくとも一部を構成している堆積膜からなるため、本発明の構造を採用したとしても振動トランスデューサの積層構造は複雑化しない。
本発明による振動トランスデューサは、プレートを構成している堆積膜と基板との間に、ダイヤフラムを構成している堆積膜とプレートを支持するプレートスペーサを構成する上層絶縁膜と下層絶縁膜とが位置する積層構造を有する。そして本発明によると、プレートを支持するプレートスペーサがある領域において、プレートはダイヤフラムと対向せず上層絶縁膜と下層絶縁膜とダイヤフラムから電気的に切り離されているガード部とを間に挟んで基板と対向する。したがって本発明によると、プレートを支持するプレートスペーサがある領域においてはダイヤフラムとプレートとが寄生容量を形成しない。しかし、かかる積層構造においても、プレートと基板とによって寄生容量が形成されると感度が低下することになる。そこで本発明では、ダイヤフラムの少なくとも一部を構成している堆積膜からなり導電性を有しダイヤフラムから電気的に切り離されているガード部をプレートと基板との間に備え、ガード部と基板とを下層絶縁膜によって絶縁している。この構造においては、ガード部のある領域では、プレートと基板とで静電容量が形成されず、プレートとガード部とが上層絶縁膜を誘電層とする静電容量を形成し、ガード部と基板とが下層絶縁膜を誘電層とする静電容量を形成する。ガード部は、下層絶縁膜によって基板から絶縁され、上層絶縁膜によってプレートから絶縁され、ダイヤフラムからは電気的に切り離されているため、基板、プレート、ダイヤフラムのいずれとも別に配線できる。すなわちガード部とプレートとの間の寄生容量を抑制し、ガード部と基板との間の寄生容量も抑制する回路構成が可能である。したがって本発明によると振動トランスデューサの寄生容量を低減し感度を高めることができる。そして、このようなガード部はダイヤフラムの少なくとも一部を構成している堆積膜からなるため、本発明の構造を採用したとしても振動トランスデューサの積層構造は複雑化しない。
(2)本発明による振動トランスデューサにおいて、プレートスペーサは柱形であってプレートの外縁部の複数の領域に配置され、ガード部は複数のプレートスペーサのそれぞれに接合される複数のガード電極と、ダイヤフラムの周囲において複数のガード電極のそれぞれに接続されている環状のガードリングとを備えてもよい。
プレートスペーサを間に挟んで対向する領域においてプレートとガード部とが寄生容量を形成する場合、その寄生容量が回路構成によって抑制されるとしても空気より非誘電率が高くなるプレートスペーサの面積は狭いほど望ましい。そこで本発明では、プレートスペーサを環状ではなく柱形とし、複数の柱形のプレートスペーサでプレートを支持するとともに、複数のプレートスペーサのそれぞれにガード部のガード電極を接合する。これにより、プレートとガード部で形成される寄生容量をさらに低減でき、その結果、感度が向上する。そして、それぞれのガード電極はダイヤフラムの周囲において環状のガードリングに接続される。したがって、複数のガード電極を短い経路で電気的に接続することができる。プレートスペーサは、幾何学における柱体に限らず、扁平であってもよく、構造的に閉じた壁ではなく複数の構造体としてプレートを支持できる形であればよい。
連続にくによく、構造的には、閉じた壁ではなく複数の柱として要素
プレートスペーサを間に挟んで対向する領域においてプレートとガード部とが寄生容量を形成する場合、その寄生容量が回路構成によって抑制されるとしても空気より非誘電率が高くなるプレートスペーサの面積は狭いほど望ましい。そこで本発明では、プレートスペーサを環状ではなく柱形とし、複数の柱形のプレートスペーサでプレートを支持するとともに、複数のプレートスペーサのそれぞれにガード部のガード電極を接合する。これにより、プレートとガード部で形成される寄生容量をさらに低減でき、その結果、感度が向上する。そして、それぞれのガード電極はダイヤフラムの周囲において環状のガードリングに接続される。したがって、複数のガード電極を短い経路で電気的に接続することができる。プレートスペーサは、幾何学における柱体に限らず、扁平であってもよく、構造的に閉じた壁ではなく複数の構造体としてプレートを支持できる形であればよい。
連続にくによく、構造的には、閉じた壁ではなく複数の柱として要素
(3)本発明による振動トランスデューサにおいて、下層絶縁膜は、ガード電極と基板との間と、ガードリングと基板との間とに不連続に形成され、ガード電極とガードリングとを接続しているガード部のガードコネクタと基板との間には空隙が形成されていてもよい。
ガード部と基板とが対向する領域においてガード部と基板とが寄生容量を形成する場合、その寄生容量が回路構成によって抑制されるとしても、下層絶縁膜は空気よりも非誘電率が高くなるため、下層絶縁膜のガード部と基板との間にある部分の面積は小さいほどよい。したがって、ガード電極とガードリングとを接続しているガード部のガードコネクタと基板との間に空隙を形成することにより、感度がさらに高くなる。
ガード部と基板とが対向する領域においてガード部と基板とが寄生容量を形成する場合、その寄生容量が回路構成によって抑制されるとしても、下層絶縁膜は空気よりも非誘電率が高くなるため、下層絶縁膜のガード部と基板との間にある部分の面積は小さいほどよい。したがって、ガード電極とガードリングとを接続しているガード部のガードコネクタと基板との間に空隙を形成することにより、感度がさらに高くなる。
(4)本発明による振動トランスデューサにおいて、プレートが中央部と中央部から外側に放射状に延びる複数の腕部とを備える場合、ダイヤフラムは、少なくとも腕部と腕部の間にある切り欠きの領域においてプレートに対向しない。したがって、プレートを中央部から外側に腕部が放射状に延びる形にすることにより、ダイヤフラムとプレートとで形成される寄生容量を低減することができる。
(5)さらにプレートの周方向においてガード電極が腕部より長い場合、プレートスペーサの周囲の空気中に形成されるプレートと基板との電位差による電界によって生ずる寄生容量を低減することができる。
(6)なお、上記いずれの振動トランスデューサにおいても、プレートとガード部とがプレートスペーサを誘電層とする静電容量を形成してもよい。
以下、本発明の実施の形態を添付図面を参照しながら説明する。尚、各図において対応する構成要素には同一の符号が付され、重複する説明は省略される。
1.構成
図1は本発明の一実施形態であるコンデンサマイクロホン1のMEMS構造部であるセンサチップを示し、図2はその模式的な断面を示し、図3はその膜の積層構造を示している。図18および図19はその一部の詳細な断面を示している。コンデンサマイクロホン1はセンサチップと、電源回路および増幅回路を備えた図示しない回路チップと、これらを収容する図示しないパッケージとから構成される。
図1は本発明の一実施形態であるコンデンサマイクロホン1のMEMS構造部であるセンサチップを示し、図2はその模式的な断面を示し、図3はその膜の積層構造を示している。図18および図19はその一部の詳細な断面を示している。コンデンサマイクロホン1はセンサチップと、電源回路および増幅回路を備えた図示しない回路チップと、これらを収容する図示しないパッケージとから構成される。
コンデンサマイクロホン1のセンサチップは、基板100と、その上に積層された下層絶縁膜110、下層導電膜120、上層絶縁膜130、上層導電膜160、表層絶縁膜170などの堆積膜とからなるチップである。はじめにコンデンサマイクロホン1のMEMS構造部の膜の積層構造について説明する。
基板100はP型単結晶シリコンからなる。基板の材質はこれに限らず、薄膜を堆積するための下地基板および薄膜からなる構造体を支持する支持基板としての剛性、厚さ、靱性を備えていればよい。基板100には通孔が形成されており、その通孔の開口100aはバックキャビティC1の開口を形成している。
基板100、下層導電膜120および上層絶縁膜130に接合されている下層絶縁膜110は酸化シリコン(SiOx)からなる堆積膜である。下層絶縁膜110は円周上に等間隔に配列された複数のダイヤフラムスペーサ102と、ダイヤフラムスペーサ102よりも内側において円周上に等間隔に配列された複数のガードスペーサ103と、ガードリング125cおよびガードリード125dを基板100から絶縁している環状の環状部101とを構成している。
下層絶縁膜110および上層絶縁膜130に接合されている下層導電膜120はPなどの不純物が全体にドーピングされた多結晶シリコンからなる堆積膜である。下層導電膜120はガード電極125aとガードコネクタ125bとガードリング125cとガードリード125dとからなるガード部127と、ダイヤフラム123とを構成している。
下層導電膜120と上層導電膜160と下層絶縁膜110とに接合されている上層絶縁膜130は酸化シリコンからなる堆積膜である。上層絶縁膜130は円周上に配列された複数のプレートスペーサ131とプレートスペーサ131の外側に位置しエッチストッパリング161を支持しプレートリード162dとガードリード125dとを絶縁する環状の環状部132とを構成している。
上層絶縁膜130に接合されている上層導電膜160はP等の不純物が全体にドーピングされた多結晶シリコンからなる堆積膜である。上層導電膜160はプレート162と、プレートリード162dと、エッチストッパリング161とを構成している。
上層導電膜160および上層絶縁膜130に接合されている表層絶縁膜170は酸化シリコン膜からなる絶縁性の堆積膜である。
コンデンサマイクロホン1のMEMS構造部には4つの端子125e、162e、123e、100bが設けられている。これらの端子125e、162e、123e、100bはAlSiなどの導電性の堆積膜であるパッド導電膜180、Niなどの導電性の堆積膜であるバンプ膜210、Auなどの耐腐食性に優れた導電性の堆積膜であるバンプ保護膜220とからなる。端子125e、162e、123e、100bはそれぞれSiNなどの絶縁性の堆積膜であるパッド保護膜190と酸化シリコンなどの絶縁性の堆積膜である表層保護膜200とによって側壁が保護されている。
以上、コンデンサマイクロホン1のMEMS構造部の膜の積層構造について説明した。次にコンデンサマイクロホン1のMEMS構造部の機械構造について説明する。
ダイヤフラム123は全体が導電性を有する単層の薄い堆積膜からなり、中央部123aと、中央部123aから外側に放射状に伸びる複数の腕部123cとを備える。ダイヤフラム123はその外縁部の複数箇所に接合されている複数の柱形のダイヤフラムスペーサ102によってプレート162との間と基板100との間とにそれぞれ空隙を挟んでプレート162から絶縁して支持され、基板100と平行に張り渡されている。ダイヤフラムスペーサ102は、ダイヤフラム123のそれぞれの腕部123cの先端部近傍に接合されている。ダイヤフラム123は腕部123cと腕部123cとの間が切り欠かれているため、切り欠きのない形態に比べて剛性が低くなっている。さらにそれぞれの腕部123cには通孔であるダイヤフラム孔123bが複数形成されているため、腕部123c自体の剛性も低くなっている。中央部123aの近傍において、ダイヤフラム123の腕部123cは中央部123aに接近するほどダイヤフラム123の周方向に長くなっている。これにより腕部123cと中央部123aとの境界における応力集中を緩和できる。また腕部123cと中央部123aとの境界近傍において腕部123cの輪郭に屈曲部を形成しないことにより屈曲部において応力集中が起こることを防止できる。
複数のダイヤフラムスペーサ102はバックキャビティC1の開口100aの周囲において開口100aの周方向に等間隔に配列されている。それぞれのダイヤフラムスペーサ102は絶縁性の堆積膜からなり柱形である。ダイヤフラム123は、その中央部123aがバックキャビティC1の開口100aを覆うように、これらのダイヤフラムスペーサ102によって基板100の上に支持されている。基板100とダイヤフラム123との間にはダイヤフラムスペーサ102の厚さに相当する空隙C2が形成されている。空隙C2はバックキャビティC1の気圧を大気圧と平衡させるために必要である。空隙C2はダイヤフラム123を振動させる音波がバックキャビティの開口100aに至るまでの経路における最大の音響抵抗を形成するように、低く、ダイヤフラム123の径方向の長さが長く形成されている。
ダイヤフラム123の基板100と対抗する面には複数のダイヤフラムバンプ123fが形成されている。このダイヤフラムバンプ123fはダイヤフラム123が基板100に付着(スティッキング)することを防止するための突起物であり、ダイヤフラム123を構成する下層導電膜120のうねりによって形成されている。すなわちダイヤフラムバンプ123fの裏側にはディンプル(凹み)が形成されている。
ダイヤフラム123は複数の腕部123cのうちの1つの先端から伸びるダイヤフラムリード123dによってダイヤフラム端子123eに接続されている。ダイヤフラムリード123dは腕部123cより幅が狭くダイヤフラム123と同じ下層導電膜120によって構成されている。ダイヤフラムリード123dは環状のガードリング125cが分断されている領域を通ってダイヤフラム端子123eまで伸びている。ダイヤフラム端子123eと基板端子100bとは図示しない回路チップにおいて短絡しているため(図4参照)、ダイヤフラム123と基板100とは同電位である。
なお、ダイヤフラム123と基板100の電位が異なる場合にはダイヤフラム123と基板100とが寄生容量を形成するが、この場合であっても、ダイヤフラム123が複数のダイヤフラムスペーサ102によって支持されており、隣り合うダイヤフラムスペーサ102の間には空気層が存在するため、ダイヤフラム123が環状の壁構造のスペーサで支持される構造に比べると寄生容量が小さくなる。
プレート162は全体が導電性を有する単層の薄い堆積膜からなり、中央部162bと、中央部162bから外側に放射状に伸びる腕部162aとを備える。プレート162はその外縁部の複数箇所に接合されている複数の柱形のプレートスペーサ131に支持されている。またプレート162はその中心がダイヤフラム123の中心と重なるようにダイヤフラム123と平行に張り渡されている。プレート162の中心(中央部162bの中心)から中央部162bの外縁までの距離すなわちプレート162の中心から外縁までの最短距離は、ダイヤフラム123の中心(中央部123aの中心)から中央部123aの外縁までの距離すなわちダイヤフラム123の中心から外縁までの最短距離よりも短い。したがって振幅が小さいダイヤフラム123の外縁近傍領域において、プレート162はダイヤフラム123に対向しない。またプレート162の腕部162aと腕部162aとの間には切り欠きが形成されているため、ダイヤフラム123の外縁近傍に相当するプレート162の切り欠きの領域においてもプレート162とダイヤフラム123とが対向しない。そしてプレート162の切り欠きの領域にダイヤフラム123の腕部123cが伸びている。このため寄生容量を増大させることなくダイヤフラム123の振動の両端の間の距離、すなわちダイヤフラム123が張り渡される距離を長くとることができる。
プレート162には通孔であるプレート孔162cが複数形成されている。プレート孔162cはダイヤフラム123に音波を伝搬させる通路として機能するとともに、上層絶縁膜130を等方的にエッチングするためのエッチャントを通す孔としても機能する。上層絶縁膜130がエッチングされた後に残る部分がプレートスペーサ131および環状部132となりエッチングによって除去される部分がダイヤフラム123とプレート162との間の空隙C3となる。すなわちプレート孔162cは空隙C3とプレートスペーサ131とを同時に形成できるようにエッチャントを上層絶縁膜130に到達させるための通孔である。したがってプレート孔162cは空隙C3の高さやプレートスペーサ131の形状やエッチング速度に応じて配置されている。具体的にはプレート孔162cはプレートスペーサ131との接合領域とその周辺をのぞく中央部162bおよび腕部162aのほぼ全域にわたってほぼ等間隔に配列されている。隣り合うプレート孔162cの間隔を狭めるほど上層絶縁膜130の環状部132の幅を狭くしてチップの面積を狭くできる。一方、隣り合うプレート孔162cの間隔を狭めるほどプレート162の剛性が低くなる。
プレートスペーサ131は、プレート162と、ダイヤフラム123と同じ層に位置するガード電極125aとに接合されている(ガード電極125aはダイヤフラム123を構成している堆積膜である下層導電膜120からなる。)。プレートスペーサ131はプレート162に接合されている絶縁性の堆積膜である上層絶縁膜130からなる。複数のプレートスペーサ131はバックキャビティC1の開口100aの周囲に等間隔に配列されている。それぞれのプレートスペーサ131はダイヤフラム123の腕部123cと腕部123cとの間の切り欠きの領域に位置するため、ダイヤフラム123の最大径よりも、プレート162の最大径を小さくすることができる。これによりプレート162の剛性が上がるとともにプレート162と基板100との寄生容量が小さくなる。
プレート162はそれぞれがガードスペーサ103とガード電極125aとプレートスペーサ131とによって構成される柱形の構造体129によって基板100上に支持されている。プレート162とダイヤフラム123との間には空隙C3が形成され、プレート162と基板100との間には空隙C3と空隙C2とが形成されている。ガードスペーサ103とプレートスペーサ131とが絶縁性を有するためプレート162は基板100から絶縁されている。
ガード電極125aがなく、プレート162の電位と基板100の電位とが異なる場合、プレート162と基板100とが対向している領域には寄生容量が生じ、特にこれらの間に絶縁物がある場合には寄生容量が大きくなる(図4A参照)。本実施形態ではプレート162を基板100上に支持するガードスペーサ103とガード電極125aとプレートスペーサ131とを1つの構造体129と見たときに、互いに離間した柱形の複数の構造体129でプレート162を基板100上に支持する構造であるため、ガード電極125aがないとしても、環状の壁構造の絶縁物でプレート162が基板100上に支持される構造に比べると寄生容量が小さくなっている。
プレート162のダイヤフラム123と対向する面には複数の突起(プレートバンプ)162fが設けられている。プレートバンプ162fはプレート162を構成する上層導電膜160に接合された窒化シリコン(SiN)膜と、窒化シリコン膜に接合された多結晶シリコン膜とからなる。プレートバンプ162fはダイヤフラム123がプレート162に付着(スティッキング)することを防止する。
プレート162の腕部162aの先端からは腕部162aより細いプレートリード162dがプレート端子162eまで伸びている。プレートリード162dはプレート162と同じ上層導電膜160からなる。プレートリード162dの配線経路はガードリード125dの配線経路と重なっている。このためプレートリード162dと基板100との寄生容量が低減される。
以上、コンデンサマイクロホン1のMEMS構造部の機械構造について説明した。
以上、コンデンサマイクロホン1のMEMS構造部の機械構造について説明した。
2.作用
図4は回路チップとセンサチップとが接続されることにより構成される回路を示している。ダイヤフラム123には回路チップに備わるチャージポンプCPによって安定したバイアス電圧が印加される。このバイアス電圧が高いほど感度が高くなるがダイヤフラム123とプレート162とのスティクションが起きやすくなるためプレート162の剛性は重要である。
図4は回路チップとセンサチップとが接続されることにより構成される回路を示している。ダイヤフラム123には回路チップに備わるチャージポンプCPによって安定したバイアス電圧が印加される。このバイアス電圧が高いほど感度が高くなるがダイヤフラム123とプレート162とのスティクションが起きやすくなるためプレート162の剛性は重要である。
図示しないパッケージの通孔から伝わる音波はプレート孔162cとプレート162の腕部間の切り欠き領域とを通ってダイヤフラム123に伝わる。プレート162には両面から同位相の音波が伝わるためプレート162は実質的に振動しない。ダイヤフラム123に伝わった音波はプレート162に対してダイヤフラム123を振動させる。ダイヤフラム123が振動するとプレート162とダイヤフラム123とを対向電極とする平行平板コンデンサの静電容量が変動する。この静電容量の変動は電圧信号として回路チップのアンプAに入力されて増幅される。センサチップの出力はハイインピーダンスであるためアンプAがパッケージ内に必要である。
基板100とダイヤフラム123とが短絡されているため、図3Aに示すようにガード部127のガード電極125aが存在しなければ相対的に振動しないプレート162と基板100とによって寄生容量が形成される。図3Bに示すようにアンプAの出力端をガード部127に接続し、アンプAによってボルテージフォロア回路を構成することによりプレート162と基板100とによって寄生容量が形成されないようになる。すなわちプレート162の腕部162aと基板100とが対向する領域において腕部162aと基板100との間にガード電極125aを設けることにより、プレート162の腕部162aと基板100とが対向する領域における寄生容量を低減できる。さらに、プレート162から伸びるプレートリード162dと対向する領域には、ガード電極同士を接続するガードリング125cからガード端子125eに伸びるガードリード125dが配線されているため、プレートリード162dと基板100とによっても寄生容量が形成されない。環状のガードリング125cはダイヤフラム123の周囲においてほぼ最短経路で複数のガード電極125aを接続している。またプレート162の周方向においてガード電極125aをプレート162の腕部162aより長く形成することによりさらに寄生容量が低減される。さらに、ガード部127と基板100との間において下層絶縁膜110を不連続に形成すると、すなわち、ガードリング125cとそれぞれのガード電極125aとを接続しているガードコネクタ125bと基板100との間に空隙を形成すると、ガードコネクタ125bと基板100とで形成する容量が寄生容量となる構成である場合には、その寄生容量を低減できる。
なお、チャージポンプCP、アンプAなどの回路チップに備わる要素をセンサチップ内に設け、1チップ構造のコンデンサマイクロホン1を構成することも可能である。
3.製造方法
次に図5から図17に基づいてコンデンサマイクロホン1の製造方法を説明する。
次に図5から図17に基づいてコンデンサマイクロホン1の製造方法を説明する。
図5に示す工程では、まず基板100の表面全体に酸化シリコンからなる下層絶縁膜110を形成する。次に、ダイヤフラムバンプ123fを形成するためのディンプル110aをフォトレジストマスクを用いたエッチングにより下層絶縁膜110に形成する。次に、下層絶縁膜110の表面上にCVD法などを用いて多結晶シリコンからなる下層導電膜120を形成する。すると、ディンプル110aの上にダイヤフラムバンプ123fが形成される。最後に、フォトレジストマスクを用いて下層導電膜120をエッチングすることにより、下層導電膜120からなるダイヤフラム123およびガード部127を形成する。
続いて図6に示す工程では、下層絶縁膜110と下層導電膜120の表面全体に酸化シリコンからなる上層絶縁膜130を形成する。次に、プレートバンプ162fを形成するためのディンプル130aを、フォトレジストマスクを用いたエッチングにより上層絶縁膜130に形成する。
続く図7に示す工程では、上層絶縁膜130の表面上に多結晶シリコン膜135と窒化シリコン膜136とからなるプレートバンプ162fを形成する。多結晶シリコン膜135を周知の方法でパターニングした後に窒化シリコン膜136が形成されるため、ディンプル130aから突出している多結晶シリコン膜135の露出面全体が窒化シリコン膜136で覆われる。窒化シリコン膜136はスティッキング時にダイヤフラム123とプレート162とが短絡することを防止する絶縁膜である。
続いて図8に示す工程では、上層絶縁膜130の露出面と窒化シリコン膜136の表面にECVD法などを用いて多結晶シリコンからなる上層導電膜160を形成する。次にフォトレジストマスクを用いて上層導電膜160をエッチングすることによりプレート162とプレートリード162dとエッチストッパリング161とを形成する。なおこの工程ではプレート孔162cは形成されない。
続いて図9に示す工程では、上層絶縁膜130にコンタクトホールCH1、CH3、CH4が形成され、続いて酸化シリコンからなる表層絶縁膜170が表面全体に形成される。さらにフォトレジストマスクを用いたエッチングにより、表層絶縁膜170にコンタクトホールCH2を形成すると同時に表層絶縁膜170のコンタクトホールCH1、CH3、CH4の底部に形成されている部分を除去する。次にコンタクトホールCH1、CH2、CH3、CH4のそれぞれを埋めるAlSiからなるパッド導電膜180が形成され、コンタクトホールCH1、CH2、CH3、CH4を覆う部分を残して周知の方法でパターニングされる。さらに窒化シリコンからなるパッド保護膜190が表層絶縁膜170およびパッド導電膜180の上にCVD法により形成されパット導電膜180の周囲にのみを残るようにパッド導電膜190が周知の方法によりパターニングされる。
続いて図10に示す工程では、フォトレジストマスクを用いた異方性エッチングにより、プレート孔162cに対応する通孔170aが表層絶縁膜170に形成され、上層導電膜160にはプレート孔162cが形成される。この工程は連続的に実施され、通孔170aが形成された表層絶縁膜170は上層導電膜160のレジストマスクとして機能する。
続いて図11に示す工程では、酸化シリコンからなる表層保護膜200が表層絶縁膜170とパッド保護膜190の表面に形成される。このとき表層絶縁膜170の通孔170aとプレート孔162cとは表層保護膜200によって埋められる。
続いて図12に示す工程では、コンタクトホールCH1、CH2、CH3、CH4にそれぞれ形成されているパッド導電膜180の表面にNiからなるバンプ膜210を形成し、バンプ膜210の表面にAuからなるバンプ保護膜220を形成する。さらにこの段階で基板100の裏面を研削し、基板100の厚さを完成寸法にする。
続いて図13に示す工程では、フォトレジストマスクを用いたエッチングにより、表層保護膜200と表層絶縁膜170とにエッチストッパリング161が露出する通孔H5を形成する。
以上の工程で基板100の表面側の成膜プロセスはすべて終了している。基板100の表面側の成膜プロセスがすべて終了した状態において、図14に示す工程ではバックキャビティC1に対応する通孔を基板100に形成するための通孔H6を有するフォトレジストマスクR1を基板100の裏面に形成する。
続いて図15に示す工程では、基板深掘りエッチング(Deep−RIE)により基板100に通孔を形成する。このとき下層絶縁膜110がエッチングストッパとなる。
続いて図16に示す工程では、フォトレジストマスクR1を除去し、基板深掘りエッチングにより基板100に荒く形成された通孔の壁面100cを平滑化する。
続いて図17に示す工程では、フォトレジストマスクR2とBHF(希フッ酸)を用いた等方性エッチングにより、プレート162およびプレートリード162dの上にある余分な表層保護膜200および表層絶縁膜170を除去し、さらに上層絶縁膜130の一部を除去して環状部132、プレートスペーサ131および空隙C3を形成し、下層絶縁膜110の一部を除去してガードスペーサ103、ダイヤフラムスペーサ102、環状部101および空隙C2を形成する。このときエッチャントであるBHFはフォトレジストマスクR2の通孔H6と基板100の開口100aのそれぞれから進入する。上層絶縁膜130の輪郭はプレート162およびプレートリード162dによって規定される。すなわちプレート162およびプレートリード162dに対するセルフアラインによって環状部132およびプレートスペーサ131が形成される。図18に示すように環状部132およびプレートスペーサ131の端面には等方性エッチングによりアンダーカットが形成される。また下層絶縁膜110の輪郭は基板100の開口100aとダイヤフラム123とダイヤフラムリード123dとガード電極125aとガードコネクタ125bとガードリング125cとによって規定される。すなわちダイヤフラム123に対するセルフアラインによりガードスペーサ103およびダイヤフラムスペーサ102が形成される。ガードスペーサ103とプレートスペーサ131の端面には等方性エッチングによりアンダーカットが形成される(図18、図19参照)。また下層絶縁膜110の輪郭は基板100の開口100aとダイヤフラム123とダイヤフラムリード123dとガード電極125aとガードコネクタ125bとガードリング125cとによって規定される。すなわちダイヤフラム123に対するセルフアラインによりガードスペーサ103およびダイヤフラムスペーサ102が形成される。なおこの工程においてガードスペーサ103とプレートスペーサ131とが形成されるため、プレート162を基板100の上に支持する構造体129のガード電極125aを除く部分がこの工程で形成されている。
最後にフォトレジストマスクR2を除去し、基板100をダイシングすると図1に示すコンデンサマイクロホン1のセンサチップが完成する。センサチップと回路チップとを図示しないパッケージ基板に接着し、ワイヤボンディングによって各端子間を接続し、図示しないパッケージカバーをパッケージ基板にかぶせると、コンデンサマイクロホン1が完成する。センサチップがパッケージ基板に接着されることにより、基板100の裏面側においてバックキャビティC1が気密に閉塞される。
4.他の実施形態
尚、本発明の技術的範囲は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記実施形態で示した材質や寸法はあくまで例示であるし、当業者であれば自明である工程の追加や削除や工程順序の入れ替えについては説明が省略されている。例えば、上述した製造工程において、膜の組成、成膜方法、膜の輪郭形成方法、工程順序などは、コンデンサマイクロホンを構成しうる物性を持つ膜材料の組み合わせや、膜厚や、要求される輪郭形状精度などに応じて適宜選択されるものであって、特に限定されない。
尚、本発明の技術的範囲は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記実施形態で示した材質や寸法はあくまで例示であるし、当業者であれば自明である工程の追加や削除や工程順序の入れ替えについては説明が省略されている。例えば、上述した製造工程において、膜の組成、成膜方法、膜の輪郭形成方法、工程順序などは、コンデンサマイクロホンを構成しうる物性を持つ膜材料の組み合わせや、膜厚や、要求される輪郭形状精度などに応じて適宜選択されるものであって、特に限定されない。
1:コンデンサマイクロホン、100:基板、100a:開口、100b:基板端子、101:環状部、102:ダイヤフラムスペーサ、103:ガードスペーサ、110:下層絶縁膜、110a:ディンプル、120:下層導電膜、123:ダイヤフラム、123a:中央部、123b:ダイヤフラム孔、123c:腕部、123d:ダイヤフラムリード、123e:ダイヤフラム端子、123f:ダイヤフラムバンプ、125a:ガード電極、125b:ガードコネクタ、125c:ガードリング、125d:ガードリード、125e:ガード端子、127:ガード部、129:第二スペーサ、130:上層絶縁膜、130a:ディンプル、131:プレートスペーサ、132:環状部、160:上層導電膜、161:エッチストッパリング、162:プレート、162a:腕部、162b:中央部、162c:プレート孔、162d:プレートリード、162e:プレート端子、162f:プレートバンプ、170:表層絶縁膜、180:パッド導電膜、190:パッド保護膜、200:表層保護膜、210:バンプ膜、220:バンプ保護膜、A:アンプ、C1:バックキャビティ、C2:空隙、C3:空隙、CP:チャージポンプ
Claims (6)
- 基板と、
前記基板上の堆積膜からなり導電性を有するダイヤフラムと、
前記基板上の堆積膜からなり導電性を有するプレートと、
前記ダイヤフラムの少なくとも一部を構成している堆積膜からなり導電性を有し前記ダイヤフラムから電気的に切り離されているガード部と、
前記プレートと前記ガード部とに接合されている上層絶縁膜からなり、前記ダイヤフラムとの間に空隙を挟んで前記プレートを支持する、プレートスペーサと、
前記基板と前記ガード部とに接合されている下層絶縁膜と、
を備え、
前記ダイヤフラムが前記プレートに対して振動することにより前記ダイヤフラムと前記プレートとで形成される静電容量が変化する、
振動トランスデューサ。 - 前記プレートスペーサは柱形であって前記プレートの外縁部の複数の領域に配置され、
前記ガード部は複数の前記プレートスペーサのそれぞれに接合される複数のガード電極と、前記ダイヤフラムの周囲において複数の前記ガード電極のそれぞれに接続されている環状のガードリングとを備える、
請求項1に記載の振動トランスデューサ。 - 前記下層絶縁膜は、前記ガード電極と前記基板との間と、前記ガードリングと前記基板との間とに不連続に形成され、
前記ガード電極と前記ガードリングとを接続している前記ガード部のガードコネクタと前記基板との間には空隙が形成されている、
請求項2に記載の振動トランスデューサ。 - 前記プレートは中央部と前記中央部から放射状に伸びる複数の腕部とを備え、
前記プレートスペーサは前記プレートの前記腕部に接合されている、
請求項1から3のいずれか一項に記載の振動トランスデューサ。 - 前記プレートの周方向において前記ガード電極は前記腕部より長い、
請求項4に記載の振動トランスデューサ。 - 前記プレートと前記ガード部とは前記プレートスペーサを誘電層とする静電容量を形成する、
請求項1から5のいずれか一項に記載の振動トランスデューサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007256907A JP2009089099A (ja) | 2007-09-28 | 2007-09-28 | 振動トランスデューサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007256907A JP2009089099A (ja) | 2007-09-28 | 2007-09-28 | 振動トランスデューサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009089099A true JP2009089099A (ja) | 2009-04-23 |
Family
ID=40661891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007256907A Pending JP2009089099A (ja) | 2007-09-28 | 2007-09-28 | 振動トランスデューサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009089099A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107036705A (zh) * | 2017-03-08 | 2017-08-11 | 东南大学 | 集成双维电极的带非常规边缘的微三维轴对称振动传感器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005244094A (ja) * | 2004-02-27 | 2005-09-08 | Tokyo Electron Ltd | 半導体装置の製造方法および半導体装置 |
JP2007067893A (ja) * | 2005-08-31 | 2007-03-15 | Sanyo Electric Co Ltd | 音響センサ |
JP2007228352A (ja) * | 2006-02-24 | 2007-09-06 | Yamaha Corp | コンデンサマイクロホン |
-
2007
- 2007-09-28 JP JP2007256907A patent/JP2009089099A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005244094A (ja) * | 2004-02-27 | 2005-09-08 | Tokyo Electron Ltd | 半導体装置の製造方法および半導体装置 |
JP2007067893A (ja) * | 2005-08-31 | 2007-03-15 | Sanyo Electric Co Ltd | 音響センサ |
JP2007228352A (ja) * | 2006-02-24 | 2007-09-06 | Yamaha Corp | コンデンサマイクロホン |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107036705A (zh) * | 2017-03-08 | 2017-08-11 | 东南大学 | 集成双维电极的带非常规边缘的微三维轴对称振动传感器 |
CN107036705B (zh) * | 2017-03-08 | 2019-05-17 | 东南大学 | 集成双维电极的带非常规边缘的微三维轴对称振动传感器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4946796B2 (ja) | 振動トランスデューサおよび振動トランスデューサの製造方法 | |
US20200221234A1 (en) | Piezoelectric acoustic mems transducer and fabrication method thereof | |
US8126167B2 (en) | Condenser microphone | |
JP2009060600A (ja) | コンデンサマイクロホン | |
KR100899482B1 (ko) | 실리콘 마이크 및 그의 제조 방법 | |
US20150041930A1 (en) | Acoustic transducer | |
JP2012080165A (ja) | コンデンサマイクロホンアレイチップ | |
US20090190782A1 (en) | Vibration transducer | |
KR20100071607A (ko) | 압전형 음향 변환기 및 이의 제조방법 | |
JP2009089097A (ja) | 振動トランスデューサ | |
KR20090033091A (ko) | 진동 트랜스듀서 및 그 제조 방법 | |
JP2009089100A (ja) | 振動トランスデューサ | |
CN110113700A (zh) | 一种mems结构 | |
JP4737535B2 (ja) | コンデンサマイクロホン | |
JP2009164849A (ja) | Memsトランスデューサおよびその製造方法 | |
JP4811035B2 (ja) | 音響センサ | |
KR101711444B1 (ko) | 마이크로폰 및 마이크로폰 제조 방법 | |
JP2010109416A (ja) | 圧力トランスデューサおよび圧力トランスデューサの製造方法 | |
JP2009164851A (ja) | Memsトランスデューサおよびその製造方法 | |
KR100765149B1 (ko) | 초소형 음향 감지 장치 및 그 제조 방법 | |
JP2009089096A (ja) | 振動トランスデューサ | |
TWI644575B (zh) | 電聲轉換器 | |
JP2009089099A (ja) | 振動トランスデューサ | |
JP2009065606A (ja) | 振動トランスデューサ | |
JP2009089095A (ja) | 振動トランスデューサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100720 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A02 | Decision of refusal |
Effective date: 20120821 Free format text: JAPANESE INTERMEDIATE CODE: A02 |