JP2010050416A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010050416A
JP2010050416A JP2008215850A JP2008215850A JP2010050416A JP 2010050416 A JP2010050416 A JP 2010050416A JP 2008215850 A JP2008215850 A JP 2008215850A JP 2008215850 A JP2008215850 A JP 2008215850A JP 2010050416 A JP2010050416 A JP 2010050416A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
laser
semiconductor
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008215850A
Other languages
English (en)
Inventor
Motoomi Kobayashi
源臣 小林
Hideki Nozaki
秀樹 野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008215850A priority Critical patent/JP2010050416A/ja
Priority to US12/545,573 priority patent/US8148240B2/en
Publication of JP2010050416A publication Critical patent/JP2010050416A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

【課題】座繰りを有する半導体ウェーハを確実にチップに分割できる半導体装置の製造方法を提供する。
【解決手段】第１の面１０ａに複数の半導体素子１１が形成され、第１の面１０ａと対向する第２の面１０ｂに座繰り部１２と、座繰り部１２を取り囲むリム部１３とが形成された半導体ウェーハ１０を準備する工程と、半導体ウェーハ１０の第１および第２の面１０ａ、１０ｂのうちの一方の面にテープ１５を貼り付ける工程と、第１および第２の面１０ａ、１０ｂのうちの他方の面側から、ダイシングライン２０に沿って、座繰り部１２にレーザを照射し、座繰り部１２内の半導体ウェーハ１０を切断してチップに分割する工程と、を具備する。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。
半導体チップ厚さ方向の電流をオン、オフするスイッチング素子は、オン時の損失低減を目的として、半導体チップの厚さを薄くすることが求められている。
従来、半導体ウェーハに半導体素子を形成した後に、半導体基板の裏面を座繰ることにより、半導体基板の厚さを薄くしているが、座繰りを有する半導体ウェーハをブレードでダイシングする場合、以下のような問題が生じる。
半導体ウェーハの裏面にダイシングテープを貼り付けるとき、座繰り部とリム部との接続部の段差によりリム部の根元にテープが貼れないテープ浮きが生じるため、チップ割れ、チッピングが発生する。
また、半導体ウェーハを吸着ステージに設置する際に、座繰り形状のバラツキを見込んで座繰り部と吸着ステージの間にクリアランスを設ける必要があるため、ダイシング時に支持が無いため、チップ割れ、チッピングが発生する。
これに対して、レーザを用いた半導体ウェーハのダイシング方法が知られている（例えば、特許文献１参照。）。
特許文献１に開示された半導体装置の製造方法は、半導体ウェーハの主表面に素子を形成する工程と、前記半導体ウェーハの裏面に、ダイシングラインまたはチップ分割ラインに沿って、機械的または化学的な方法で溝を形成する工程と、前記溝内にレーザを照射し、前記半導体ウェーハの前記溝よりも深い位置に改質層を形成する工程と、前記改質層を起点にして前記半導体ウェーハを分割する工程と、前記半導体ウェーハの裏面を、少なくとも前記溝の深さまで除去する工程とを具備している。
然しながら、特許文献１に開示された半導体装置の製造方法は、ダイシングラインに沿った溝を設けて、ヘキ開の起点を安定化させるものであり、座繰りを有する導体ウェーハのダイシングについては、何も開示していない。また示唆する記載も見られない。
特開２００７−１３４４５４号公報
座繰りを有する半導体ウェーハを確実にチップに分割できる半導体装置の製造方法を提供する。
本発明の一態様の半導体装置の形成方法は、第１の面に複数の半導体素子が形成され、前記第１の面と対向する第２の面に座繰り部と、前記座繰り部を取り囲むリム部とが形成された半導体ウェーハを準備する工程と、前記半導体ウェーハの前記第１および第２の面のうちの一方の面にテープを貼り付ける工程と、前記第１および第２の面のうちの他方の面側から、ダイシングラインに沿って、前記座繰り部にレーザを照射し、前記座繰り部内の前記半導体ウェーハを切断してチップに分割する工程と、を具備することを特徴としている。
本発明の別態様の半導体装置の製造方法は、第１の面に複数の半導体素子が形成され、前記第１の面と対向する第２の面に座繰り部と、前記座繰り部を取り囲むリム部とが形成された半導体ウェーハを準備する工程と、前記半導体ウェーハの前記第１および第２の面のうちの一方の面にテープを貼り付ける工程と、前記第１および第２の面のうちの他方の面側から、ダイシングラインに沿って、前記座繰り部にレーザを照射して前記座繰り部内の前記半導体ウェーハ内に改質層を形成し、前記リム部に前記座繰部に照射するレーザより出力が大きいレーザを照射し、前記リム部内に改質層を形成する工程と、前記テープをエキスパンドして、前記半導体ウェーハをチップに分割する工程と、を具備することを特徴としている。
本発明によれば、座繰りを有する半導体ウェーハを確実にチップに分割できる半導体装置の製造方法が得られる。
以下、本発明の実施例について図面を参照しながら説明する。
本発明の実施例１に係る半導体装置の製造方法について、図１を用いて説明する。図１は半導体装置の製造工程を順に示す断面図である。
図１（ａ）に示すように、第１の面１０ａに複数の半導体素子１１が形成され、第１の面１０ａと対向する第２の面１０ｂに座繰り部１２と、座繰り部１２の周りを取り囲むリム部１３とが形成された半導体ウェーハ１０を準備する。半導体ウェーハ１０の第２の面１０ｂ側には、全面に金属電極膜１４が形成されている。
半導体ウェーハ１０は、例えば直径２００ｍｍ、厚さ７００μｍのシリコンウェーハで、外周３ｍｍ程度を残して、裏面の中央部が厚さ５０〜１００μｍになるまで研削、もしくは、研削とその後の破砕層除去加工により座繰られている。
従って、半導体ウェーハ１０の座繰り部１２の厚さが５０〜１００μｍ、リム部１２の厚さが７００μｍ、幅が３ｍｍである。
次に、図１（ｂ）に示すように、半導体ウェーハ１０の第２の面１０ｂに、ダイシング用の粘着性テープ１５を貼り付ける。テープ１５はリング状のフレーム１６により保持されている。
このとき、リム部１３の根元には、テープ１５が密着しづらいので、テープ浮き１７が生じる。
次に、図１（ｃ）に示すように、座繰り部１２よりサイズの小さい吸着ヘッド１８に座繰り部１２を冠着させ、クリアランス１９をもって半導体ウェーハ１０を吸着固定する。次に、半導体ウェーハ１０の第１の面１０ａ側からダイシングライン２０に沿って、座繰り部１２にレーザを照射し、座繰り部１２内の半導体ウェーハ１０を切断し、チップ２１に分割する。
具体的には、例えば半導体レーザ励起Ｑスイッチ固体レーザを用い、１０μｍ程度に絞ったレーザビームを半導体ウェーハ１０に１回、または複数回照射し、所謂アブレーション加工により金属電極膜１４を越してテープ１５まで切り込み、半導体ウェーハ１０をフルカットする。
次に、図１（ｄ）に示すように、分割されたチップ２１を、例えばバキュームチャック（図示せず）を用いてピックアップし、チップトレイに収納し、パッケージ工程に搬送する。
レーザダイシングでは、機械的衝撃や、熱的衝撃が少ないので、テープ浮き１７、クリアランス１９が生じていても、チップ割れ、チッピングが発生することなく、半導体ウェーハ１０をダイシングすることが可能である。
以上、説明したように、本実施例の半導体装置の製造方法は、半導体ウェーハ１０の第２の面１０ｂにテープ１５を貼り付け、第１の面１０ａ側から座繰り部１２内にレーザを照射してダイシングしている。
その結果、ダイシング時に機械的衝撃や、熱的衝撃が生じないので、テープ浮き１７、クリアランス１９が生じていても、チップ割れ、チッピングが発生することなく、半導体ウェーハ１０をダイシングすることができる。
従って、座繰りを有する半導体ウェーハを確実にチップに分割できる半導体装置の製造方法が得られる。
ここでは、半導体ウェーハ１０の第２の面１０ｂにテープ１５を貼り付け、第１の面１０ａ側からレーザを照射してダイシングする場合について説明したが、第１の面１０ａにテープ１５を貼り付け、第２の面１０ｂ側からレーザを照射してダイシングしても構わない。
図２は半導体ウェーハ１０の第１の面１０ａにテープ１５を貼り付け、半導体ウェーハ１０の第２の面１０ｂ側からレーザを照射してダイシングする場合を示す図である。
始めに、図２（ａ）に示すように、ダイシングに先立って、リム部１３の上面に形成された金属電極膜１４を、例えばラッピングにより除去する。
リム部１３の上面に形成された金属電極膜１４を除去するのは、リム部１３を透過した赤外光を検出して、ダイシングライン２０を認識するためである。
即ち、ダイシングライン２０が第１の面１０ａに形成されているので、第１の面１０ａ側から半導体ウェーハ１０に赤外光を照射し、半導体ウェーハ１０を透過した赤外光を検出して、ダイシングライン２０を認識するにあたり、金属電極膜１４は赤外光を透過しないので、金属電極膜１４が本来不要なリム部１３の上面に金属電極膜１４が存在しない状態にしている。
次に、図２（ｂ）に示すように、半導体ウェーハ１０の第１の面１０ａにテープ１５を貼り付ける。
次に、図２（ｃ）に示すように、吸着ステージ２２に半導体ウェーハ１０を吸着固定し、第２の面１０ｂ側からダイシングライン２０に沿って、座繰り部１２にレーザを照射し、金属電極膜１４からテープ１５まで切り込み、座繰り部１２内の半導体ウェーハ１０をフルカットする。
これによれば、第１の面１０ａは平坦なので、テープ浮き１７は発生ぜず、座繰り部１２と吸着ステージとの間のクリアランス１９も必要ないので、作業性が向上し、より確実に半導体ウェーハ１０をダイシングできる利点がある。
また、半導体ウェーハ１０より広い面積の吸着ステージ２２を使用することにより、半導体ウェーハ１０を全面で吸着し、吸着固定をより確実に安定して行うことができる利点がある。
リム部１３の上面に形成された金属電極膜１４を、ラッピングにより除去する場合について説明したが、リム部１３の上面をマスクして、金属電極膜１４を形成するようにしても構わない。
本発明の実施例２に係る半導体装置の製造方法について、図３を用いて説明する。図３は半導体装置の製造工程の要部を順に示す断面図である。
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例１と異なる点は、半導体ウェーハのリム部を切断するようにしたことにある。
即ち、図３（ａ）に示すように、本実施例の半導体装置の製造方法は、吸着ヘッド１８に半導体ウェーハ１０を吸着固定し、半導体ウェーハ１０の第１の面１０ａ側から、座繰り部１２にレーザを照射し、座繰り部１２内の半導体ウェーハ１０を切断するとともに、出力を大きくして、リム部１３にレーザを照射し、金属電極膜１４を越してテープ１５まで切り込み、リム部１３をフルカットする。
次に、図３（ｂ）に示すように、リム部１３が切断されているので、テープ１５をエキスパンドして、チップ２１同士の間隔を広げた後、分割されたチップ２１をピックアップし、チップトレイに収納し、パッケージ工程に搬送する。
以上説明したように、本実施例の半導体装置の製造方法は、レーザを照射して、リム部１３を切断しているので、シート１５をエキスパンドして、チップ２１同士の間隔を広げることができ、作業性を向上させることができる利点がある。
ここでは、半導体ウェーハ１０の第１の面１０ａ側からリム１３を切断する場合について説明したが、第２の面１０ｂ側から切断しても構わない。
図４はリム部１３の上面の金属電極膜１４を除去した後、半導体ウェーハ１０の第１の面１０ａにテープ１５を貼り付け、半導体ウェーハ１０の第２の面１０ｂ側からレーザを照射してリム１３を切断する場合を示す断面図である。
本発明の実施例３に係る半導体装置の製造方法について、図５を用いて説明する。図５は半導体装置の製造工程の要部を順に示す断面図である。
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例１と異なる点は、レーザを照射して半導体ウェーハ内に改質層を形成し、エキスパンドによりチップに分割するようにしたことにある。
即ち、図５（ａ）に示すように本実施例の半導体装置の製造方法は、吸着ヘッド１８に半導体ウェーハ１０を吸着固定し、半導体ウェーハ１０の第１の面１０ａ側から、座繰り部１２にレーザを照射し、座繰り部１２の半導体ウェーハ１０の内部に改質層（アモルファス層）３０を形成するとともに、出力を大きくして、リム部１３にレーザを照射し、リム部１３の半導体ウェーハ１０の内部に改質層３１を形成する。
次に、図５（ｂ）に示すように、テープ１５をエキスパンドし、改質層３０、３１を起点として半導体ウェーハ１０をチップ２１に分割する。
以上説明したように、本実施例の半導体装置の製造方法は、半導体ウェーハ１０の第１の面１０ａ側から座繰り部１２およびリム部１３にレーザを照射し、半導体ウェーハ１０の内部に改質層３０、３１を形成し、エキスパンドによりチップ２１に分割している。
これにより、アブレーションによる飛散物が生じないので、半導体ウェーハ１０が汚染される恐れがなくなり、作業性を向上させることができる利点がある。
ここでは、半導体ウェーハ１０の第１の面１０ａ側からレーザを照射して改質層３０、３１を形成する場合について説明したが、半導体ウェーハ１０の第２の面１０ｂ側からレーザを照射して改質層３０、３１を形成しても構わない。
図６は半導体ウェーハ１０の第２の面１０ｂ側からレーザを照射して、改質層３０、３１を形成する工程を順に示す断面図である。
始めに、図６（ａ）に示すように、半導体ウェーハ１０の第２の面１０ｂに金属電極膜１４を形成する手前まで工程を進める。
次に、図６（ｂ）に示すように、金属電極膜１４が形成されていない半導体ウェーハ１０の第１の面１０ａにテープ１５を貼り付け、半導体ウェーハ１０を吸着ステージ２２に吸着固定し、半導体ウェーハ１０の第２の面１０ｂ側から、座繰り部１２にレーザを照射し、座繰り部１２の半導体ウェーハ１０の内部に改質層３０を形成するとともに、出力を大きくして、リム部１３にレーザを照射し、リム部１３の半導体ウェーハ１０の内部に改質層３１を形成する。
次に、図６（ｃ）に示すように、半導体ウェーハ１０を吸着ステージ２２から取り外し、テープ１５を剥離した後、半導体ウェーハ１０の第２の面１０ｂの全面に金属電極膜１４を形成する。
次に、図６（ｄ）に示すように、半導体ウェーハ１０の第１の面１０ａにテープ３２３を貼り付け、テープ３２をエキスパンドして半導体ウェーハ１０をチップに分割する。
金属電極膜１４を形成する前にレーザを照射するのは、照射したレーザが金属電極膜１４により反射され、半導体ウェーハ１０の内部に侵入しなくなるのを防止するためである。
本発明の実施例１に係る半導体装置の製造方法を順に示す断面図。 本発明の実施例１に係る別の半導体装置の製造方法の要部を順に示す断面図。 本発明の実施例２に係る半導体装置の製造方法の要部を順に示す断面図。 本発明の実施例２に係る別の半導体装置の製造方法の要部を示す断面図。 本発明の実施例３に係る半導体装置の製造方法の要部を順に示す断面図。 本発明の実施例３に係る別の半導体装置の製造方法の要部を順に示す断面図。
符号の説明
１０ 半導体ウェーハ
１１ 半導体素子
１２ 座繰り部
１３ リム部
１４ 金属電極膜
１５、３２ テープ
１６ フレーム
１７ テープ浮き
１８、２２ 吸着ステージ
１９ クリアランス
２０ ダイシングライン
２１ チップ
３０、３１ 改質層

Claims (5)

  1. 第１の面に複数の半導体素子が形成され、前記第１の面と対向する第２の面に座繰り部と、前記座繰り部を取り囲むリム部とが形成された半導体ウェーハを準備する工程と、
    前記半導体ウェーハの前記第１および第２の面のうちの一方の面にテープを貼り付ける工程と、
    前記第１および第２の面のうちの他方の面側から、ダイシングラインに沿って、前記座繰り部にレーザを照射し、前記座繰り部内の前記半導体ウェーハを切断してチップに分割する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記ダイシングラインに沿って、前記リム部に前記座繰り部に照射するレーザより出力が大きいレーザを照射し、前記リム部を切断することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 第１の面に複数の半導体素子が形成され、前記第１の面と対向する第２の面に座繰り部と、前記座繰り部を取り囲むリム部とが形成された半導体ウェーハを準備する工程と、
    前記半導体ウェーハの前記第１および第２の面のうちの一方の面にテープを貼り付ける工程と、
    前記第１および第２の面のうちの他方の面側から、ダイシングラインに沿って、前記座繰り部にレーザを照射して前記座繰り部内の前記半導体ウェーハ内に改質層を形成し、前記リム部に前記座繰り部に照射するレーザより出力が大きいレーザを照射し、前記リム部内に改質層を形成する工程と、
    前記テープをエキスパンドして、前記半導体ウェーハをチップに分割する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  4. 前記他方の面が前記第２の面であり、且つ全面に金属電極膜が形成される面である場合には、前記改質層を形成した後に、前記金属電極膜を形成することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記第１の面に前記ダイシングラインが形成され、前記他方の面が前記第２の面であり、且つ全面に金属電極膜が形成される面である場合には、前記リム部の上面に前記金属電極膜が存在しない状態で、前記第１の面側から前記リム部に赤外光を照射し、前記リム部を透過した赤外光を検出し、前記ダイシングラインを認識することを特徴とする請求項１乃至請求項３に記載の半導体装置の製造方法。
JP2008215850A 2008-08-25 2008-08-25 半導体装置の製造方法 Pending JP2010050416A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008215850A JP2010050416A (ja) 2008-08-25 2008-08-25 半導体装置の製造方法
US12/545,573 US8148240B2 (en) 2008-08-25 2009-08-21 Method of manufacturing semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008215850A JP2010050416A (ja) 2008-08-25 2008-08-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010050416A true JP2010050416A (ja) 2010-03-04

Family

ID=41696767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008215850A Pending JP2010050416A (ja) 2008-08-25 2008-08-25 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8148240B2 (ja)
JP (1) JP2010050416A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054273A (ja) * 2010-08-31 2012-03-15 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2012054274A (ja) * 2010-08-31 2012-03-15 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2012059985A (ja) * 2010-09-10 2012-03-22 Disco Abrasive Syst Ltd ウェーハの加工方法
KR101217398B1 (ko) * 2011-02-25 2013-01-02 앰코 테크놀로지 코리아 주식회사 웨이퍼 다이싱 장치 및 이를 이용한 웨이퍼 다이싱 방법
JP2013232449A (ja) * 2012-04-27 2013-11-14 Disco Abrasive Syst Ltd ウエーハの分割方法
JP7424896B2 (ja) 2020-04-13 2024-01-30 株式会社ディスコ ウエーハの加工方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201243930A (en) * 2011-04-21 2012-11-01 Lingsen Precision Ind Ltd Wafer dicing method
CN107818291B (zh) * 2016-09-14 2022-01-04 致伸科技股份有限公司 组装指纹辨识模块的方法及指纹辨识感应元件的切削方法
TWI604385B (zh) * 2016-09-14 2017-11-01 Primax Electronics Ltd 組裝指紋辨識模組之方法及指紋辨識感應元件之切削方法
TWI592879B (zh) * 2016-10-07 2017-07-21 致伸科技股份有限公司 組裝指紋辨識模組之方法
CN107918754B (zh) * 2016-10-11 2021-08-06 致伸科技股份有限公司 组装指纹辨识模块的方法
JP2018078249A (ja) * 2016-11-11 2018-05-17 株式会社ディスコ ウェーハの加工方法
US20200321236A1 (en) * 2019-04-02 2020-10-08 Semiconductor Components Industries, Llc Edge ring removal methods
JP2022185370A (ja) 2021-06-02 2022-12-14 株式会社ディスコ ウェーハの加工方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399463B1 (en) * 2001-03-01 2002-06-04 Amkor Technology, Inc. Method of singulation using laser cutting
US7304265B2 (en) * 2002-03-12 2007-12-04 Mitsuboshi Diamond Industrial Co., Ltd. Method and system for machining fragile material
US20050064683A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Method and apparatus for supporting wafers for die singulation and subsequent handling
US7190058B2 (en) * 2004-04-01 2007-03-13 Chippac, Inc. Spacer die structure and method for attaching
JP4684687B2 (ja) 2005-03-11 2011-05-18 株式会社ディスコ ウエーハのレーザー加工方法および加工装置
US8153464B2 (en) * 2005-10-18 2012-04-10 International Rectifier Corporation Wafer singulation process
JP2007134454A (ja) 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7781310B2 (en) * 2007-08-07 2010-08-24 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP2009200140A (ja) * 2008-02-20 2009-09-03 Disco Abrasive Syst Ltd 半導体チップの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054273A (ja) * 2010-08-31 2012-03-15 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2012054274A (ja) * 2010-08-31 2012-03-15 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2012059985A (ja) * 2010-09-10 2012-03-22 Disco Abrasive Syst Ltd ウェーハの加工方法
KR101217398B1 (ko) * 2011-02-25 2013-01-02 앰코 테크놀로지 코리아 주식회사 웨이퍼 다이싱 장치 및 이를 이용한 웨이퍼 다이싱 방법
JP2013232449A (ja) * 2012-04-27 2013-11-14 Disco Abrasive Syst Ltd ウエーハの分割方法
JP7424896B2 (ja) 2020-04-13 2024-01-30 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
US20100048000A1 (en) 2010-02-25
US8148240B2 (en) 2012-04-03

Similar Documents

Publication Publication Date Title
JP2010050416A (ja) 半導体装置の製造方法
KR101938426B1 (ko) 접착 필름을 갖는 칩의 형성 방법
JP4959422B2 (ja) ウエーハの分割方法
US7888239B2 (en) Semiconductor device manufacturing method
JP6704957B2 (ja) 基板加工方法
KR101895632B1 (ko) 리프트 오프 방법
JP2009182178A (ja) デバイスの製造方法
US10079179B2 (en) Wafer processing method
KR102349663B1 (ko) 웨이퍼의 가공 방법
JP2014165246A (ja) ウエーハの加工方法
KR102102485B1 (ko) 웨이퍼 가공 방법
JP2011166002A (ja) ウエーハの加工方法
JP2011035245A (ja) 板状ワークの分割方法
JP2009290052A (ja) ウエーハの分割方法
JP2005277136A (ja) 基板製造方法および基板製造装置
JP6013859B2 (ja) ウェーハの加工方法
JP5160868B2 (ja) 基板への改質層形成方法
KR20160108183A (ko) 디바이스 칩의 제조 방법
JP5860221B2 (ja) 非線形結晶基板のレーザー加工方法
TW201838753A (zh) 工件加工方法
JP2005116739A (ja) 半導体チップの製造方法
JP2014086611A (ja) 板状物の分割方法
KR102256562B1 (ko) 적층 기판의 가공 방법
JP2006156456A (ja) フィルム剥離方法およびフィルム剥離装置
JP6301658B2 (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100831

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121026