KR20140077106A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20140077106A
KR20140077106A KR1020130148585A KR20130148585A KR20140077106A KR 20140077106 A KR20140077106 A KR 20140077106A KR 1020130148585 A KR1020130148585 A KR 1020130148585A KR 20130148585 A KR20130148585 A KR 20130148585A KR 20140077106 A KR20140077106 A KR 20140077106A
Authority
KR
South Korea
Prior art keywords
wafer
resin film
dividing
protective member
dividing groove
Prior art date
Application number
KR1020130148585A
Other languages
English (en)
Inventor
사카에 마츠자키
아키히토 가와이
가즈히사 아라이
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20140077106A publication Critical patent/KR20140077106A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

선다이싱법에 따라 분할된 개개의 디바이스의 이면에 다이 본딩용의 접착 필름 등의 수지 필름을, 디바이스의 품질을 저하시키는 일없이 장착할 수 있는 웨이퍼의 가공 방법을 제공한다.
표면에 격자형으로 형성된 복수의 스트리트에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 스트리트를 따라 개개의 디바이스로 분할하며, 각 디바이스의 이면에 수지 필름을 장착하는 웨이퍼의 가공 방법으로서, 웨이퍼의 표면측으로부터 스트리트를 따라 디바이스의 마무리 두께에 상당하는 깊이의 분할홈을 형성하는 분할홈 형성 공정과, 웨이퍼의 표면에 보호 부재를 점착하는 보호 부재 점착 공정과, 웨이퍼의 이면을 연삭하여 이면에 상기 분할홈을 표출시켜, 웨이퍼를 개개의 디바이스로 분할하는 웨이퍼 분할 공정과, 웨이퍼의 이면에 수지 필름을 장착하며, 수지 필름측을 환형의 프레임에 장착된 다이싱 테이프에 의해 지지시키는 웨이퍼 지지 공정과, 웨이퍼의 표면에 점착되어 있는 보호 부재를 박리하는 보호 부재 박리 공정과, 웨이퍼의 이면에 장착된 수지 필름을 에칭하는 에칭 가스를 플라즈마화하여, 웨이퍼의 표면측으로부터 분할홈에 침입시켜, 상기 분할홈 내에 노출되어 있는 수지 필름을 에칭 제거하는 에칭 공정을 포함하고 있다.

Description

웨이퍼의 가공 방법{WAFER MACHINING METHOD}
본 발명은, 표면에 격자형으로 형성된 스트리트에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 스트리트를 따라 개개의 디바이스로 분할하며, 각 디바이스의 이면에 다이 본딩용의 접착 필름(DAF) 등의 수지 필름을 장착하는 웨이퍼의 가공 방법에 관한 것이다.
예컨대, 반도체 디바이스 제조 공정에 있어서는, 대략 원판 형상인 반도체 웨이퍼의 표면에 격자형으로 형성된 분할 예정 라인(스트리트)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스를 형성하고, 상기 디바이스가 형성된 각 영역을 스트리트를 따라 분할함으로써 개개의 반도체 디바이스를 제조하고 있다. 반도체 웨이퍼를 분할하는 분할 장치로서는 일반적으로 절삭 장치가 이용되고 있으며, 이 절삭 장치는, 두께가 20 ㎛ 정도인 절삭 블레이드에 의해 반도체 웨이퍼를 스트리트를 따라 절삭한다. 이와 같이 하여 분할된 반도체 디바이스는, 패키징되어 휴대 전화나 퍼스널 컴퓨터 등의 전기 기기에 널리 이용되고 있다.
개개로 분할된 반도체 디바이스는, 그 이면에 폴리이미드계 수지, 에폭시계 수지, 아크릴계 수지 등으로 형성된, 두께 10 ㎛ 내지 30 ㎛의 다이아 터치 필름(DAF)이라고 불리는 다이 본딩용의 접착 필름이 장착되고, 이 접착 필름을 개재하여 반도체 디바이스를 지지하는 다이 본딩 프레임에 가열함으로써 본딩된다. 또한, 실리콘 기판으로 이루어지는 반도체 웨이퍼 내에 존재하는 미량의 금속 불순물의 이동을 억제하기 위해, 반도체 웨이퍼의 이면에 다이백 사이드 필름(DSF)이라고 불리는 수지 필름을 장착하는 경우가 있다. 반도체 디바이스의 이면에 다이아 터치 필름(DAF)이나 다이백 사이드 필름(DSF)이라고 불리는 수지 필름을 장착하는 방법으로서는, 반도체 웨이퍼의 이면에 수지 필름을 점착하고, 이 수지 필름을 개재하여 반도체 웨이퍼를 다이싱 테이프에 점착한 후, 반도체 웨이퍼의 표면에 형성된 스트리트를 따라 절삭 블레이드에 의해 접착 필름과 함께 절단함으로써, 이면에 수지 필름이 장착된 반도체 디바이스를 형성하고 있다.
그런데, 전술한 수지 필름을 장착하는 방법에 따르면, 절삭 블레이드에 의해 반도체 웨이퍼와 함께 수지 필름을 절단하여 개개의 반도체 디바이스로 분할할 때에, 반도체 디바이스의 이면에 깨짐이 생기거나, 수지 필름에 수염형의 버어(burr)가 발생하여, 와이어 본딩 시에 단선의 원인이 된다고 하는 문제가 있다.
최근, 휴대 전화나 퍼스널 컴퓨터 등의 전기 기기는 보다 경량화, 소형화가 요구되고 있어, 보다 얇은 반도체 디바이스가 요구되고 있다. 보다 얇게 반도체 디바이스를 분할하는 기술로서, 소위 선(先)다이싱법이라고 불리는 분할 기술이 실용화되어 있다. 이 선다이싱법은, 반도체 웨이퍼의 표면으로부터 스트리트를 따라 정해진 깊이(반도체 디바이스의 마무리 두께에 상당하는 깊이)의 분할홈을 형성하고, 그 후, 반도체 웨이퍼의 표면에 보호 테이프를 점착하고 반도체 웨이퍼의 이면을 연삭함으로써 이면에 분할홈을 표출시켜 개개의 반도체 디바이스로 분할하는 기술이며, 반도체 디바이스의 두께를 50 ㎛ 이하로 가공하는 것이 가능하다.
그런데, 선다이싱법에 따라 반도체 웨이퍼를 개개의 반도체 디바이스로 분할하는 경우에는, 반도체 웨이퍼의 표면으로부터 스트리트를 따라 정해진 깊이의 분할홈을 형성한 후에, 반도체 웨이퍼의 표면에 보호 테이프를 점착하고 이면을 연삭하여 그 이면에 분할홈을 표출시키기 때문에, 다이아 터치 필름(DAF)이나 다이백 사이드 필름(DSF) 등의 수지 필름을 미리 반도체 웨이퍼의 이면에 장착할 수 없다. 따라서, 선다이싱법에 따라 반도체 디바이스를 지지하는 다이 본딩 프레임에 본딩할 때에는, 반도체 디바이스와 다이 본딩 프레임 사이에 본드제를 삽입하면서 행하지 않으면 안 되어, 본딩 작업을 원활하게 실시할 수 없다고 하는 문제가 있다.
이러한 문제를 해소하기 위해, 선다이싱법에 따라 개개의 반도체 디바이스로 분할된 웨이퍼의 이면에 다이아 터치 필름(DAF)이나 다이백 사이드 필름(DSF) 등의 수지 필름을 장착하고, 이 수지 필름을 개재하여 반도체 디바이스를 다이싱 테이프에 점착한 후, 각 반도체 디바이스 사이의 간극에 노출된 상기 수지 필름의 부분에, 반도체 디바이스의 표면측으로부터 상기 간극을 통해 레이저 광선을 조사하여, 수지 필름의 상기 간극에 노출된 부분을 용단하도록 한 반도체 디바이스의 제조 방법이 제안되어 있다.(예컨대, 특허문헌 1 참조)
특허문헌 1: 일본 특허 공개 제2002-118081호 공보
그런데, 레이저 광선을 조사함으로써 용단된 다이아 터치 필름(DAF)이나 다이백 사이드 필름(DSF) 등의 수지 필름은 디바이스의 외주로부터 비어져 나오고, 이 디바이스의 외주로부터 비어져 나온 부분이 디바이스의 표면에 형성된 본딩 패드를 오염시키는 등에 의해, 디바이스의 품질을 저하시킨다고 하는 문제가 있다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술과제는, 개개의 디바이스의 이면에, 다이아 터치 필름(DAF)이나 다이백 사이드 필름(DSF) 등의 수지 필름을 디바이스의 품질을 저하시키는 일없이 장착할 수 있는 웨이퍼의 가공 방법을 제공하는 데 있다.
상기 주된 기술 과제를 해결하기 위해, 본 발명에 따르면, 표면에 격자형으로 형성된 복수의 스트리트에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 스트리트를 따라 개개의 디바이스로 분할하며, 각 디바이스의 이면에 수지 필름을 장착하는 웨이퍼의 가공 방법으로서,
웨이퍼의 표면측으로부터 스트리트를 따라 디바이스의 마무리 두께에 상당하는 깊이의 분할홈을 형성하는 분할홈 형성 공정과,
상기 분할홈 형성 공정이 실시된 웨이퍼의 표면에 보호 부재를 점착하는 보호 부재 점착 공정과,
상기 보호 부재 점착 공정이 실시된 웨이퍼의 이면을 연삭하여 이면에 상기 분할홈을 표출시켜, 웨이퍼를 개개의 디바이스로 분할하는 웨이퍼 분할 공정과,
상기 웨이퍼 분할 공정이 실시된 웨이퍼의 이면에 수지 필름을 장착하며, 수지 필름측을, 환형의 프레임에 장착된 다이싱 테이프에 의해 지지시키는 웨이퍼 지지 공정과,
상기 웨이퍼 지지 공정이 실시된 웨이퍼의 표면에 점착되어 있는 보호 부재를 박리하는 보호 부재 박리 공정과,
상기 보호 부재 박리 공정이 실시된 웨이퍼의 이면에 장착된 수지 필름을 에칭하는 에칭 가스를 플라즈마화하여, 웨이퍼의 표면측으로부터 상기 분할홈에 침입시켜, 상기 분할홈 내에 노출되어 있는 수지 필름을 에칭 제거하는 에칭 공정
을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
상기 에칭 공정에 있어서 사용하는 에칭 가스는, 산소 또는 탄산 가스이다.
본 발명에 따른 웨이퍼의 가공 방법은, 웨이퍼의 표면측으로부터 스트리트를 따라 디바이스의 마무리 두께에 상당하는 깊이의 분할홈을 형성하는 분할홈 형성 공정과, 웨이퍼의 표면에 보호 부재를 점착하는 보호 부재 점착 공정과, 웨이퍼의 이면을 연삭하여 이면에 분할홈을 표출시켜, 웨이퍼를 개개의 디바이스로 분할하는 웨이퍼 분할 공정과, 웨이퍼 분할 공정이 실시된 웨이퍼의 이면에 수지 필름을 장착하고 수지 필름측을 환형의 프레임에 장착된 다이싱 테이프에 의해 지지시키는 웨이퍼 지지 공정과, 웨이퍼의 표면에 점착되어 있는 보호 부재를 박리하는 보호 부재 박리 공정과, 웨이퍼의 이면에 장착된 수지 필름을 에칭하는 에칭 가스를 플라즈마화하여 웨이퍼의 표면측으로부터 분할홈에 침입시켜, 분할홈 내에 노출되어 있는 수지 필름을 에칭 제거하는 에칭 공정을 포함하고 있기 때문에, 분할홈 내에 노출되어 있는 수지 필름이 에칭 제거되므로, 수지 필름이 디바이스의 외주로부터 비어져 나오는 일이 없다. 따라서, 수지 필름이 디바이스의 외주로부터 비어져 나와, 이 비어져 나온 부분이 디바이스의 표면에 형성된 본딩 패드를 오염시키는 등에 의해 디바이스의 품질을 저하시킨다고 하는 문제가 해소된다.
도 1은 본 발명에 따른 웨이퍼의 가공 방법에 따라 가공되는 웨이퍼로서의 반도체 웨이퍼를 나타내는 사시도이다.
도 2는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 분할홈 형성 공정의 설명도이다.
도 3은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 보호 부재 점착 공정의 설명도이다.
도 4는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 웨이퍼 분할 공정의 설명도이다.
도 5는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 웨이퍼 지지 공정의 설명도이다.
도 6은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 웨이퍼 지지 공정의 다른 실시형태를 나타내는 설명도이다.
도 7은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 에칭 공정을 실시하기 위한 플라즈마 에칭 장치의 주요부 단면도이다.
도 8은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 에칭 공정이 실시된 반도체 웨이퍼의 주요부를 확대하여 나타내는 단면도이다.
이하, 본 발명에 따른 반도체 디바이스의 제조 방법의 적합한 실시형태에 대해서, 첨부 도면을 참조하여 상세하게 설명한다.
도 1에는, 웨이퍼로서의 반도체 웨이퍼의 사시도가 도시되어 있다. 도 1에 나타내는 반도체 웨이퍼(2)는, 예컨대 두께가 750 ㎛이며 직경이 300 ㎜인 실리콘 웨이퍼로 이루어져 있고, 표면(2a)에는 복수의 스트리트(21)가 격자형으로 형성되어 있다. 그리고, 반도체 웨이퍼(2)의 표면(2a)에는, 격자형으로 형성된 복수의 스트리트(21)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스(22)가 형성되어 있다. 이 반도체 웨이퍼(2)를 선다이싱법에 따라 개개의 반도체 디바이스로 분할하는 순서에 대해서 설명한다.
반도체 웨이퍼(2)를 선다이싱법에 따라 개개의 반도체 디바이스로 분할하기 위해서는, 우선 반도체 웨이퍼(2)의 표면(2a)에 형성된 스트리트(21)를 따라 정해진 깊이(각 디바이스의 마무리 두께에 상당하는 깊이)의 분할홈을 형성한다(분할홈 형성 공정). 이 분할홈 형성 공정은, 도시된 실시형태에 있어서는 도 2의 (a)에 나타내는 절삭 장치(3)를 이용하여 실시한다. 도 2의 (a)에 나타내는 절삭 장치(3)는, 피가공물을 유지하는 척 테이블(31)과, 상기 척 테이블(31)에 유지된 피가공물을 절삭하는 절삭 수단(32)과, 상기 척 테이블(31)에 유지된 피가공물을 촬상하는 촬상 수단(33)을 구비하고 있다. 척 테이블(31)은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않는 절삭 이송 기구에 의해 도 2의 (a)에 있어서 화살표(X)로 나타내는 절삭 이송 방향으로 이동되며, 도시하지 않는 인덱싱 이송 기구에 의해 화살표(Y)로 나타내는 인덱싱 이송 방향으로 이동되도록 되어 있다.
상기 절삭 수단(32)은, 실질적으로 수평으로 배치된 스핀들 하우징(321)과, 상기 스핀들 하우징(321)에 회전 가능하게 지지된 회전 스핀들(322)과, 상기 회전 스핀들(322)의 선단부에 장착된 절삭 블레이드(323)를 포함하고 있고, 회전 스핀들(322)이, 스핀들 하우징(321) 내에 배치된, 도시하지 않는 서보 모터에 의해 화살표(322a)로 나타내는 방향으로 회전되도록 되어 있다. 또한, 절삭 블레이드(323)의 두께는, 도시된 실시형태에 있어서는 20 ㎛로 설정되어 있다. 상기 촬상 수단(33)은, 스핀들 하우징(321)의 선단부에 장착되어 있고, 피가공물을 조명하는 조명 수단과, 상기 조명 수단에 의해 조명된 영역을 포착하는 광학계와, 상기 광학계에 의해 포착된 이미지를 촬상하는 촬상 소자(CCD) 등을 구비하며, 촬상한 화상 신호를 도시하지 않는 제어 수단에 보낸다.
전술한 절삭 장치(3)를 이용하여 분할홈 형성 공정을 실시하기 위해서는, 도 2의 (a)에 나타내는 바와 같이 척 테이블(31) 상에 반도체 웨이퍼(2)의 이면(2b)측을 배치하고, 도시하지 않는 흡인 수단을 작동시킴으로써 반도체 웨이퍼(2)를 척 테이블(31) 상에 유지한다. 따라서, 척 테이블(31)에 유지된 반도체 웨이퍼(2)는, 표면(2a)이 상측이 된다. 이와 같이 하여, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(31)은, 도시하지 않는 절삭 이송 기구에 의해 촬상 수단(33)의 바로 아래에 위치된다.
척 테이블(31)이 촬상 수단(33)의 바로 아래에 위치되면, 촬상 수단(33) 및 도시하지 않는 제어 수단에 의해 반도체 웨이퍼(2)의 스트리트(21)를 따라 분할홈을 형성하여야 할 절삭 영역을 검출하는 얼라인먼트 작업을 실행한다. 즉, 촬상 수단(33) 및 도시하지 않는 제어 수단은, 반도체 웨이퍼(2)의 정해진 방향으로 형성되어 있는 스트리트(21)와, 절삭 블레이드(323)의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하여, 절삭 영역의 얼라인먼트를 수행한다(얼라인먼트 공정). 또한, 반도체 웨이퍼(2)에 형성되어 있는 상기 정해진 방향에 대하여 직교하는 방향으로 연장되는 스트리트(21)에 대해서도, 마찬가지로 절삭 영역의 얼라인먼트가 수행된다.
이상과 같이 하여 척 테이블(31) 상에 유지되어 있는 반도체 웨이퍼(2)의 절삭 영역을 검출하는 얼라인먼트가 행해졌다면, 반도체 웨이퍼(2)를 유지한 척 테이블(31)을 절삭 영역의 절삭 개시 위치로 이동시킨다. 그리고, 절삭 블레이드(323)를, 도 2의 (a)에 있어서 화살표(322a)로 나타내는 방향으로 회전시키면서 아래쪽으로 이동시켜 절입 이송을 실시한다. 이 절입 이송 위치는, 절삭 블레이드(323)의 외주 가장자리가 반도체 웨이퍼(2)의 표면으로부터 디바이스의 마무리 두께에 상당하는 깊이 위치(예컨대, 50 ㎛)로 설정되어 있다. 이와 같이 하여, 절삭 블레이드(323)의 절입 이송을 실시하였다면, 절삭 블레이드(323)를 회전시키면서 척 테이블(31)을 도 2의 (a)에 있어서 화살표(X)로 나타내는 방향으로 절삭 이송함으로써, 도 2의 (b)에 나타내는 바와 같이 스트리트(21)를 따라 폭이 20 ㎛이며 디바이스의 마무리 두께에 상당하는 깊이(예컨대, 50 ㎛)의 분할홈(210)이 형성된다(분할홈 형성 공정).
전술한 분할홈 형성 공정을 실시함으로써 반도체 웨이퍼(2)의 표면(2a)에 스트리트(21)를 따라 정해진 깊이의 분할홈(210)을 형성하였다면, 반도체 웨이퍼(2)의 표면(2a)에 디바이스(22)를 보호하기 위한 보호 부재를 점착하는 보호 부재 점착 공정을 실시한다. 즉, 도 3의 (a) 및 (b)에 나타내는 바와 같이 반도체 웨이퍼(2)의 표면(2a)(디바이스(22)가 형성되어 있는 면)에, 보호 부재로서의 보호 테이프(4)를 점착한다.
다음에, 보호 테이프(4)가 점착된 반도체 웨이퍼(2)의 이면(2b)을 연삭하여, 분할홈(210)을 이면(2b)에 표출시켜, 반도체 웨이퍼(2)를 개개의 디바이스(22)로 분할하는 웨이퍼 분할 공정을 실시한다. 이 웨이퍼 분할 공정은, 도 4의 (a)에 나타내는 연삭 장치(5)를 이용하여 실시한다. 도 4의 (a)에 나타내는 연삭 장치(5)는, 피가공물을 유지하는 척 테이블(51)과, 상기 척 테이블(51)에 유지된 피가공물을 연삭하기 위한 연삭 지석(52)을 구비한 연삭 수단(53)을 구비하고 있다. 이 연삭 장치(5)를 이용하여 상기 웨이퍼 분할 공정을 실시하기 위해서는, 척 테이블(51) 상에 반도체 웨이퍼(2)의 보호 테이프(4)측을 배치하고, 도시하지 않는 흡인 수단을 작동시킴으로써 반도체 웨이퍼(2)를 척 테이블(51) 상에 유지한다. 따라서, 척 테이블(51)에 유지된 반도체 웨이퍼(2)는, 이면(2b)이 상측이 된다. 이와 같이 하여, 척 테이블(51) 상에 반도체 웨이퍼(2)를 유지하였다면, 척 테이블(51)을 화살표(51a)로 나타내는 방향으로, 예컨대 300 rpm으로 회전시키면서, 연삭 수단(53)의 연삭 지석(52)을 화살표(52a)로 나타내는 방향으로, 예컨대 6000 rpm으로 회전시키면서 반도체 웨이퍼(2)의 이면(2b)에 접촉시켜 연삭하여, 도 4의 (b)에 나타내는 바와 같이 분할홈(210)이 이면(2b)에 표출될 때까지 연삭한다. 이와 같이 분할홈(210)이 표출될 때까지 연삭함으로써, 도 4의 (c)에 나타내는 바와 같이 반도체 웨이퍼(2)는 개개의 디바이스(22)로 분할된다. 또한, 분할된 복수의 디바이스(22)는, 그 표면에 보호 테이프(4)가 점착되어 있기 때문에, 뿔뿔이 흩어지지 않고 반도체 웨이퍼(2)의 형태가 유지되고 있다.
전술한 웨이퍼 분할 공정을 실시하였다면, 개개의 디바이스(22)로 분할된 반도체 웨이퍼(2)의 이면(2b)에, 다이아 터치 필름(DAF)이나 다이백 사이드 필름(DSF) 등의 수지 필름을 장착하고, 상기 수지 필름측을 환형의 프레임에 장착된 다이싱 테이프에 의해 지지시키는 웨이퍼 지지 공정을 실시한다. 즉, 도 5의 (a) 및 (b)에 나타내는 바와 같이 개개의 디바이스(22)로 분할된 반도체 웨이퍼(2)의 이면(2b)에 수지 필름(6)을 장착한다. 이때, 80℃ 내지 200℃의 온도로 가열하면서 수지 필름(6)을 반도체 웨이퍼(2)의 이면(2b)에 압박하여 장착한다. 또한, 수지 필름(6)은, 에폭시계 수지로 형성되어 있고, 두께가 20 ㎛인 필름재로 이루어져 있다. 이와 같이 하여 반도체 웨이퍼(2)의 이면(2b)에 수지 필름(6)을 장착하였다면, 도 5의 (c)에 나타내는 바와 같이 수지 필름(6)이 장착된 반도체 웨이퍼(2)의 수지 필름(6)측을, 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 점착한다. 따라서, 반도체 웨이퍼(2)의 표면(2a)에 점착된 보호 테이프(4)는 상측이 된다. 이와 같이 하여, 반도체 웨이퍼(2)의 이면(2b)에 장착된 수지 필름(6)측을, 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 점착하였다면, 반도체 웨이퍼(2)의 표면(2a)에 점착되어 있는 보호 부재로서의 보호 테이프(4)를 박리한다(보호 부재 박리 공정).
전술한 웨이퍼 지지 공정의 다른 실시형태에 대해서, 도 6을 참조하여 설명한다.
도 6에 나타내는 실시형태는, 다이싱 테이프(T)의 표면에 미리 수지 필름(6)이 점착된 수지 필름을 갖는 다이싱 테이프를 사용한다. 즉, 도 6의 (a), (b)에 나타내는 바와 같이 환형의 프레임(F)의 내측 개구부를 덮도록 외주부가 장착된 다이싱 테이프(T)의 표면에 점착된 수지 필름(6)에, 개개의 디바이스(22)로 분할된 반도체 웨이퍼(2)의 이면(2b)을 장착한다. 이때, 80℃ 내지 200℃의 온도로 가열하면서 수지 필름(6)을 반도체 웨이퍼(2)의 이면(2b)에 압박하여 장착한다. 또한, 상기 다이싱 테이프(T)는, 도시된 실시형태에 있어서는 두께가 95 ㎛인 폴리올레핀 시트로 이루어져 있다. 이와 같이 접착 필름을 갖는 다이싱 테이프를 사용하는 경우에는, 다이싱 테이프(T)의 표면에 점착된 수지 필름(6)에 반도체 웨이퍼(2)의 이면(2b)을 장착함으로써, 수지 필름(6)이 장착된 반도체 웨이퍼(2)가, 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 의해 지지된다. 그리고, 도 6의 (b)에 나타내는 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 점착되어 있는 보호 테이프(4)를 박리한다(보호 부재 박리 공정).
전술한 보호 부재 박리 공정을 실시하였다면, 반도체 웨이퍼(2)의 이면(2b)에 장착된 수지 필름(6)을 에칭하는 에칭 가스를 플라즈마화하여, 반도체 웨이퍼(2)의 표면(2a)측으로부터 분할홈(210)에 침입시켜, 상기 분할홈(210) 내에 노출되어 있는 수지 필름(6)을 에칭 제거하는 에칭 공정을 실시한다. 이 에칭 공정은, 도 7에 나타내는 플라즈마 에칭 장치를 이용하여 실시한다. 도 7에 나타내는 플라즈마 에칭 장치(7)는, 밀폐 공간(71a)을 형성하는 하우징(71)을 구비하고 있다. 이 하우징(71)은, 바닥벽(711)과 상부벽(712)과 좌우측 측벽(713, 714)과 후측이 측벽(715) 및 전측 측벽(도시하지 않음)을 포함하고 있고, 우측 측벽(714)에는 피가공물 반출 반입용의 개구(714a)가 마련되어 있다. 개구(714a)의 외측에는, 개구(714a)를 개폐하기 위한 게이트(72)가 상하 방향으로 이동 가능하게 배치되어 있다. 이 게이트(72)는, 게이트 작동 수단(73)에 의해 작동된다. 게이트 작동 수단(73)은, 에어 실린더(731)와, 상기 에어 실린더(731) 내에 배치된 도시하지 않는 피스톤에 연결된 피스톤 로드(732)를 포함하고 있고, 에어 실린더(731)가 브래킷(733)을 통해 상기 하우징(71)의 바닥벽(711)에 부착되어 있으며, 피스톤 로드(732)의 선단(도면에 있어서 상단)이 상기 게이트(72)에 연결되어 있다. 이 게이트 작동 수단(73)에 의해 게이트(72)가 개방됨으로써, 피가공물로서의 전술한 보호 부재 박리 공정이 실시된 반도체 웨이퍼(2)를 개구(714a)를 통해 반출 반입할 수 있다. 또한, 하우징(71)을 구성하는 바닥벽(711)에는 배기구(711a)가 마련되어 있고, 이 배기구(711a)가 가스 배출 수단(74)에 접속되어 있다.
상기 하우징(71)에 의해 형성되는 밀폐 공간(71a)에는, 하부 전극(75)과 상부 전극(76)이 대향하여 배치되어 있다. 하부 전극(75)은, 도전성의 재료에 의해 형성되어 있고, 원반형의 피가공물 유지부(751)와, 상기 피가공물 유지부(751)의 하면 중앙부로부터 돌출하여 형성된 원주형의 지지부(752)를 포함하고 있다. 이와 같이 피가공물 유지부(751)와 원주형의 지지부(752)로 구성된 하부 전극(75)은, 지지부(752)가 하우징(71)의 바닥벽(711)에 형성된 구멍(711b)을 관통하여 배치되고, 절연체(77)를 통해 바닥벽(711)에 시일된 상태로 지지되어 있다. 이와 같이 하우징(71)의 바닥벽(711)에 지지된 하부 전극(75)은, 지지부(752)를 통해 고주파 전원(78)에 전기적으로 접속되어 있다.
하부 전극(75)을 구성하는 피가공물 유지부(751)의 상부에는, 위쪽이 개방된 원형상의 감합 오목부(751a)가 마련되어 있고, 상기 감합 오목부(751a)에 다공성 세라믹재에 의해 형성된 원반형의 흡착 유지 부재(753)가 감합된다. 감합 오목부(751a)에 있어서의 흡착 유지 부재(753)의 하측에 형성되는 챔버(751b)는, 피가공물 유지부(751) 및 지지부(752)에 형성된 연통로(752a)에 의해 흡인 수단(79)에 연통되어 있다. 따라서, 흡착 유지 부재(753) 상에 피가공물을 배치하여 흡인 수단(79)을 작동시켜 연통로(752a)를 부압원(負壓源)에 연통함으로써 챔버(751b)에 부압이 작용하여, 흡착 유지 부재(753) 상에 배치된 피가공물이 흡인 유지된다. 또한, 흡인 수단(79)을 작동시켜 연통로(752a)를 대기에 개방함으로써, 흡착 유지 부재(753) 상에 흡인 유지된 피가공물의 흡인 유지가 해제된다.
하부 전극(75)을 구성하는 피가공물 유지부(751)의 하부에는, 냉각 통로(751c)가 형성되어 있다. 이 냉각 통로(751c)의 일단은 지지부(752)에 형성된 냉매 도입 통로(752b)에 연통되고, 냉각 통로(751c)의 타단은 지지부(752)에 형성된 냉매 배출 통로(752c)에 연통되어 있다. 냉매 도입 통로(752b) 및 냉매 배출 통로(752c)는, 냉매 공급 수단(80)에 연통되어 있다. 따라서, 냉매 공급 수단(80)이 작동하면, 냉매가 냉매 도입 통로(752b), 냉각 통로(751c) 및 냉매 배출 통로(752c)를 통하여 순환된다. 이 결과, 후술하는 플라즈마 처리 시에 발생하는 열은 하부 전극(75)으로부터 냉매에 전달되기 때문에, 하부 전극(75)의 이상 승온이 방지된다.
상기 상부 전극(76)은, 도전성의 재료에 의해 형성되어 있고, 원반형의 가스 분출부(761)와, 상기 가스 분출부(761)의 상면 중앙부로부터 돌출하여 형성된 원주형의 지지부(762)를 포함하고 있다. 이와 같이 가스 분출부(761)와 원주형의 지지부(762)를 포함하는 상부 전극(76)은, 가스 분출부(761)가 하부 전극(75)을 구성하는 피가공물 유지부(751)와 대향하여 배치되고, 지지부(762)가 하우징(71)의 상부벽(712)에 형성된 구멍(712a)을 관통하여, 상기 구멍(712a)에 장착된 시일 부재(81)에 의해 상하 방향으로 이동 가능하게 지지되어 있다. 지지부(762)의 상단부에는 작동 부재(763)가 부착되어 있고, 이 작동 부재(763)가 승강 구동 수단(82)에 연결되어 있다. 또한, 상부 전극(76)은, 지지부(762)를 통해 접지되어 있다.
상부 전극(76)을 구성하는 원반형의 가스 분출부(761)에는, 하면에 개구하는 복수의 분출구(761a)가 마련되어 있다. 이 복수의 분출구(761a)는, 가스 분출부(761)에 형성된 연통로(761b) 및 지지부(762)에 형성된 연통로(762a)를 통해 상기 수지 필름(6)을 에칭하는 에칭 가스 공급 수단(83)에 연통되어 있다. 또한, 에칭 가스 공급 수단(83)은, 산소 또는 탄산 가스를 공급한다.
도시된 실시형태에 있어서의 플라즈마 에칭 장치(7)는, 상기 게이트 작동 수단(73), 가스 배출 수단(74), 고주파 전원(78), 흡인 수단(79), 냉매 공급 수단(80), 승강 구동 수단(82), 에칭 가스 공급 수단(83) 등을 제어하는 제어 수단(84)을 구비하고 있다. 이 제어 수단(84)에는, 가스 배출 수단(74)으로부터 하우징(71)에 의해 형성되는 밀폐 공간(71a) 내의 압력에 관한 데이터가, 냉매 공급 수단(80)으로부터 냉매 온도(즉 전극 온도)에 관한 데이터가, 에칭 가스 공급 수단(83)으로부터 가스 유량에 관한 데이터가 입력되고, 이들 데이터 등에 기초하여 제어 수단(84)은 상기 각 수단에 제어 신호를 출력한다.
도시된 실시형태에 있어서의 플라즈마 에칭 장치(7)는 이상과 같이 구성되어 있고, 이하 전술한 바와 같이 보호 부재 박리 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)에 장착된 수지 필름(6)을 에칭하는 에칭 가스를 플라즈마화하여, 반도체 웨이퍼(2)의 표면(2a)측으로부터 분할홈(210)에 침입시켜, 상기 분할홈(210) 내에 노출되어 있는 수지 필름(6)을 에칭 제거하는 에칭 공정에 대해서 설명한다.
우선 게이트 작동 수단(73)을 작동시켜 게이트(72)를 도 7에 있어서 아래쪽으로 이동시켜, 하우징(71)의 우측 측벽(714)에 마련된 개구(714a)를 개방한다. 다음에, 도시하지 않는 반출 반입 수단에 의해 전술한 보호 부재 박리 공정이 실시된 반도체 웨이퍼(2)를, 개구(714a)로부터 하우징(71)에 의해 형성되는 밀폐 공간(71a)에 반송하고, 하부 전극(75)을 구성하는 피가공물 유지부(751)의 흡착 유지 부재(753) 상에, 전술한 바와 같이 보호 부재 박리 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)이 점착되어 있는 환형의 프레임(F)에 장착된 다이싱 테이프(T)측을 배치한다. 이때, 승강 구동 수단(82)을 작동시켜 상부 전극(76)을 상승시켜 둔다. 그리고, 흡인 수단(79)을 작동시켜 전술한 바와 같이 챔버(751b)에 부압을 작용시킴으로써, 흡착 유지 부재(753) 상에 배치된 반도체 웨이퍼(2)는 다이싱 테이프(T)를 개재하여 흡인 유지된다. 따라서, 흡착 유지 부재(753) 상에 다이싱 테이프(T)를 개재한 반도체 웨이퍼(2)는, 표면(2a)이 상측이 된다.
이와 같이 반도체 웨이퍼(2)가 다이싱 테이프(T)를 개재하여 흡착 유지 부재(753) 상에 흡인 유지되었다면, 게이트 작동 수단(73)을 작동시켜 게이트(72)를 도 7에 있어서 위쪽으로 이동시켜, 하우징(71)의 우측 측벽(714)에 마련된 개구(714a)를 폐쇄한다. 그리고, 승강 구동 수단(82)을 작동시켜 상부 전극(76)을 하강시켜, 상부 전극(76)을 구성하는 가스 분사부(761)의 하면과, 하부 전극(75)을 구성하는 피가공물 유지부(751)에 유지된 반도체 웨이퍼(2)의 표면(2a)(상면) 사이의 거리를, 플라즈마 에칭 처리에 알맞은 정해진 전극간 거리(예컨대 10 ㎜)에 위치시킨다.
다음에, 가스 배출 수단(74)을 작동시켜 하우징(71)에 의해 형성되는 밀폐 공간(71a) 내를 진공 배기한다. 밀폐 공간(71a) 내를 진공 배기하였다면, 에칭 가스 공급 수단(83)을 작동시켜, 반도체 웨이퍼는 에칭하지 않지만 수지 필름을 에칭하는 플라즈마 발생용의 산소 또는 탄산 가스를 상부 전극(76)에 공급한다. 에칭 가스 공급 수단(83)으로부터 공급된 산소 또는 탄산 가스는, 지지부(762)에 형성된 연통로(762a), 및 가스 분출부(761)에 형성된 연통로(761b)를 통해 복수의 분출구(761a)로부터, 하부 전극(75)의 흡착 유지 부재(753) 상에 다이싱 테이프(T)를 개재하여 유지된 반도체 웨이퍼(2)의 표면(2a)(상면)을 향하여 분출된다. 그리고, 밀폐 공간(71a) 내를 정해진 가스 압력(예컨대 20 ㎩)으로 유지한다. 이와 같이, 플라즈마 발생용의 산소 또는 탄산 가스를 공급한 상태로, 고주파 전원(78)으로부터 하부 전극(75)에, 예컨대 100 W의 고주파 전력을 인가하며, 상부 전극(76)에, 예컨대 2000 W의 고주파 전력을 인가한다. 이에 의해, 하부 전극(75)과 상부 전극(76) 사이의 공간에, 산소 또는 탄산 가스로 이루어지는 이방성을 갖는 플라즈마가 발생하고, 이 플라즈마화한 활성 물질이 상기 분할홈 형성 공정을 실시함으로써 스트리트(21)를 따라 형성된 분할홈(210)에 침입하여, 도 8에 나타내는 바와 같이 분할홈(210) 내에 노출되어 있는 수지 필름(6)을 에칭 제거한다. 이와 같이, 에칭 공정을 실시함으로써, 분할홈(210) 내에 노출되어 있는 수지 필름(6)이 에칭 제거되기 때문에, 수지 필름(6)이 디바이스(22)의 외주로부터 비어져 나오는 일이 없다. 따라서, 수지 필름(6)이 디바이스(22)의 외주로부터 비어져 나와, 이 비어져 나온 부분이 디바이스의 표면에 형성된 본딩 패드를 오염시키는 등에 의해 디바이스의 품질을 저하시킨다고 하는 문제가 해소된다.
또한, 상기 에칭 공정은, 예컨대 이하의 조건에서 행해진다.
밀폐 공간(61a) 내의 압력: 20 ㎩
고주파 전력: 하부 전극: 100 W, 상부 전극: 2000 W
산소 또는 탄산 가스 공급량: 1.5 리터/분
에칭 처리 시간: 10분
이상과 같이 하여 에칭 공정이 실시되고, 이면에 수지 필름(6)이 장착된 복수의 디바이스(22)는, 환형의 프레임(F)에 장착된 점착 테이프(T)에 점착된 상태로 다음 공정인 픽업 공정에 반송된다.
2: 반도체 웨이퍼 21: 스트리트
210: 분할홈 3: 절삭 장치
31: 절삭 장치의 척 테이블 32: 절삭 수단
323: 절삭 블레이드 4: 보호 테이프
5: 연삭 장치 51: 연삭 장치의 척 테이블
53: 연삭 수단 6: 수지 필름
7: 플라즈마 에칭 장치 75: 하부 전극
76: 상부 전극 83: 에칭 가스 공급 수단
F: 환형의 프레임 T: 다이싱 테이프

Claims (2)

  1. 표면에 격자형으로 형성된 복수의 스트리트에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 스트리트를 따라 개개의 디바이스로 분할하고, 각 디바이스의 이면에 수지 필름을 장착하는 웨이퍼의 가공 방법으로서,
    웨이퍼의 표면측으로부터 스트리트를 따라 디바이스의 마무리 두께에 상당하는 깊이의 분할홈을 형성하는 분할홈 형성 공정과,
    상기 분할홈 형성 공정이 실시된 웨이퍼의 표면에 보호 부재를 점착하는 보호 부재 점착 공정과,
    상기 보호 부재 점착 공정이 실시된 웨이퍼의 이면을 연삭하고 이면에 상기 분할홈을 표출시켜, 웨이퍼를 개개의 디바이스로 분할하는 웨이퍼 분할 공정과,
    상기 웨이퍼 분할 공정이 실시된 웨이퍼의 이면에 수지 필름을 장착하며, 수지 필름측을 환형의 프레임에 장착된 다이싱 테이프에 의해 지지시키는 웨이퍼 지지 공정과,
    상기 웨이퍼 지지 공정이 실시된 웨이퍼의 표면에 점착되어 있는 보호 부재를 박리하는 보호 부재 박리 공정과,
    상기 보호 부재 박리 공정이 실시된 웨이퍼의 이면에 장착된 수지 필름을 에칭하는 에칭 가스를 플라즈마화하여, 웨이퍼의 표면측으로부터 상기 분할홈에 침입시켜, 상기 분할홈 내에 노출되어 있는 수지 필름을 에칭 제거하는 에칭 공정
    을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 상기 에칭 공정에서 사용하는 에칭 가스는, 산소 또는 탄산 가스인 것인 웨이퍼의 가공 방법.
KR1020130148585A 2012-12-13 2013-12-02 웨이퍼의 가공 방법 KR20140077106A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012271969A JP2014120494A (ja) 2012-12-13 2012-12-13 ウエーハの加工方法
JPJP-P-2012-271969 2012-12-13

Publications (1)

Publication Number Publication Date
KR20140077106A true KR20140077106A (ko) 2014-06-23

Family

ID=50910349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130148585A KR20140077106A (ko) 2012-12-13 2013-12-02 웨이퍼의 가공 방법

Country Status (4)

Country Link
JP (1) JP2014120494A (ko)
KR (1) KR20140077106A (ko)
CN (1) CN103871944A (ko)
TW (1) TW201426838A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106793456A (zh) * 2016-12-15 2017-05-31 宁波央腾汽车电子有限公司 一种焊盘结构

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374773A (zh) * 2014-08-25 2016-03-02 万国半导体股份有限公司 Mcsp功率半导体器件及制备方法
KR20160057966A (ko) * 2014-11-14 2016-05-24 가부시끼가이샤 도시바 처리 장치, 노즐 및 다이싱 장치
JP2017038030A (ja) * 2015-08-14 2017-02-16 株式会社ディスコ ウエーハの加工方法及び電子デバイス
JP2017041574A (ja) * 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの加工方法
JP6512454B2 (ja) * 2016-12-06 2019-05-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6824581B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP6994646B2 (ja) * 2018-01-17 2022-01-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
TWI797154B (zh) * 2018-01-31 2023-04-01 日商三星鑽石工業股份有限公司 膜剝離機構及基板裂斷系統
JP7126749B2 (ja) * 2018-03-19 2022-08-29 株式会社ディスコ 切削装置
TWI741262B (zh) * 2018-06-04 2021-10-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
JP7109862B2 (ja) * 2018-07-10 2022-08-01 株式会社ディスコ 半導体ウェーハの加工方法
JP7376322B2 (ja) 2019-11-06 2023-11-08 株式会社ディスコ 樹脂シート固定装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791843B2 (ja) * 2006-02-14 2011-10-12 株式会社ディスコ 接着フィルム付きデバイスの製造方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP2009141024A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 粘着テープ
JP2010206044A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置の製造方法
JP2012156339A (ja) * 2011-01-26 2012-08-16 Disco Abrasive Syst Ltd 加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106793456A (zh) * 2016-12-15 2017-05-31 宁波央腾汽车电子有限公司 一种焊盘结构

Also Published As

Publication number Publication date
JP2014120494A (ja) 2014-06-30
CN103871944A (zh) 2014-06-18
TW201426838A (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
KR20140077106A (ko) 웨이퍼의 가공 방법
KR102044043B1 (ko) 웨이퍼의 가공 방법
TWI427687B (zh) 晶圓處理方法
JP5331500B2 (ja) ウエーハの処理方法
US20140141596A1 (en) Wafer processing method
KR20150142597A (ko) 웨이퍼 가공 방법
JP2005019525A (ja) 半導体チップの製造方法
JP6822802B2 (ja) ウエーハの加工方法
JP2019079884A (ja) ウェーハの加工方法
KR20170049397A (ko) 웨이퍼의 가공 방법
KR20170066251A (ko) 웨이퍼의 가공 방법
JP2008263070A (ja) デバイスの製造方法
TWI780318B (zh) 晶圓的加工方法
TWI783139B (zh) 晶圓的加工方法
JP2016100346A (ja) ウェーハの加工方法
JP2020061499A (ja) ウェーハの加工方法
JP2020061494A (ja) ウェーハの加工方法
US11456213B2 (en) Processing method of wafer
JP7061022B2 (ja) ウェーハの加工方法
JP2020061496A (ja) ウェーハの加工方法
JP2020061441A (ja) ウェーハの加工方法
JP2020061463A (ja) ウェーハの加工方法
JP2020061440A (ja) ウェーハの加工方法
JP2020017676A (ja) ウェーハの加工方法
JP2020061495A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application