TWI427687B - 晶圓處理方法 - Google Patents

晶圓處理方法 Download PDF

Info

Publication number
TWI427687B
TWI427687B TW097129428A TW97129428A TWI427687B TW I427687 B TWI427687 B TW I427687B TW 097129428 A TW097129428 A TW 097129428A TW 97129428 A TW97129428 A TW 97129428A TW I427687 B TWI427687 B TW I427687B
Authority
TW
Taiwan
Prior art keywords
wafer
substrate
region
annular
front surface
Prior art date
Application number
TW097129428A
Other languages
English (en)
Other versions
TW200926278A (en
Inventor
Kazuma Sekiya
Keiichi Kajiyama
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of TW200926278A publication Critical patent/TW200926278A/zh
Application granted granted Critical
Publication of TWI427687B publication Critical patent/TWI427687B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

晶圓處理方法
本發明有關一用於沿著複數行列分割晶圓之方法，該晶圓具有一裝置區域，在該裝置區域，裝置係形成於藉由形成在該前表面上之晶格圖案中的該複數行列所分段之複數區域中；及一周邊的額外區域，其圍繞該裝置區域。
於半導體裝置之生產製程中，複數區域係藉由被稱為“行列(street)”之分割線所分段，該等分割線配置在一大體上盤狀半導體晶圓的前表面上之晶格圖案中，且一裝置、諸如IC或LSI係形成在每一分段區域中。如此形成之半導體晶圓係大致上藉由使用一切割機沿著該等行列切割，而將被分割成個別之裝置，該等裝置被廣泛地用於電氣設備。
為減縮電氣設備之尺寸，包括複數裝置之多層式層疊型半導體裝置已被提供。製造此型式裝置之方法被日本專利公告第3537447號所揭示。
為形成諸裝置的一層壓製品，一晶圓之厚度必需被減少至100微米或更少。然而，當該晶圓之厚度被減少至100微米或更少時，既然該晶圓之剛性降級，其係難以於該後製程中處理之。再者，為形成諸裝置的一層壓製品，嵌入每一裝置中之電極必需被由該晶圓之後表面突出。因此，在該晶圓的後表面被研磨至一預定厚度之後，其被蝕刻至突出該等電極。當此薄晶圓係沿著該等行列藉著一切割機切割至被分成個別之裝置時，每一裝置之周邊係在很多位置切片，藉此減少其品質。
本發明之一目的係提供一晶圓處理方法，甚至當一晶圓被製成薄的及由該晶圓之後表面突出被嵌入於每一裝置中之電極時，其能夠確保每一裝置之品質。
為獲得上面之目的，根據本發明，提供有一晶圖處理方法，用於沿著複數行列分割一晶圓，該晶圓具有一裝置區域，在該裝置區域，裝置係形成於藉由配置在一基板的前表面上之晶格圖案中的該複數行列所分段之複數區域中；及一周邊的額外區域，其圍繞該裝置區域，且包括嵌入該裝置區域的基板中之電極，該晶圓處理方法包括以下步驟：一分割溝槽形成步驟，用於沿著該等行列由該晶圓的基板之前表面側形成具有一深度之分割溝槽，該深度對應於每一裝置之最後厚度；一環狀溝槽形成步驟，用於沿著該裝置區域及該周邊的額外區域間之邊界由該基板之前表面側形成具有一深度之環狀溝槽，該深度對應於每一裝置之最後厚度；一保護構件附加步驟，用於將一保護構件附加至該晶圓之已遭受該分割溝槽形成步驟及該環狀溝槽形成步驟的前表面；一後表面研磨步驟，用於研磨對應於該晶圓之基板的已遭受該保護構件附加步驟之裝置區域的後表面，以將該等分割溝槽及該環狀溝槽暴露至該晶圓之基板的後表面，且在對應於該周邊的額外區域之區域中形成一環狀強化部份；及一後表面蝕刻步驟，用於蝕刻該晶圓之基板的已遭受該後表面研磨步驟之後表面，以由該基板的後表面突出該等電極。
根據本發明，亦提供有一晶圓處理方法，用於沿著複數行列分割一晶圓，該晶圓具有一裝置區域，在該裝置區域，裝置係形成於藉由配置在一基板的前表面上之晶格圖案中的該複數行列所分段之複數區域中；及一周邊的額外區域，其圍繞該裝置區域，且包括嵌入該裝置區域的基板中之電極，該晶圓處理方法包括以下步驟：一分割溝槽形成步驟，用於沿著該晶圓的基板之前表面側上之行列形成具有一深度之分割溝槽，該深度對應於每一裝置之最後厚度；一環狀溝槽形成步驟，用於沿著該裝置區域及該周邊的額外區域間之邊界由該基板之前表面側形成具有一深度之環狀溝槽，該深度對應於每一裝置之最後厚度；一保護構件附加步驟，用於將一保護構件附加至該晶圓之已遭受該分割溝槽形成步驟及該環狀溝槽形成步驟的前表面；一後表面研磨步驟，用於研磨對應於該晶圓之基板的已遭受該保護構件附加步驟之裝置區域的後表面，以在對應於該周邊的額外區域之區域中形成一環狀強化部份；及一後表面蝕刻步驟，用於蝕刻該晶圓之基板的已遭受該後表面研磨步驟之後表面，以將該等分割溝槽及該環狀溝槽暴露至該基板的後表面，且由該基板的後表面突出該等電極。
於本發明之晶圓處理方法中，既然該晶圓係藉由執行該後表面研磨步驟或該後表面蝕刻步驟被分割成個別之裝置，以將該等分割溝槽及該環狀溝槽暴露至該基板之後表面，甚至當該等裝置被製成為薄的時，每一裝置之周邊未被切成薄片，不像當該晶圓係以一切割機切割時。於本發明之晶圓處理方法中，既然該後表面蝕刻步驟跟在該後表面研磨步驟之後，該等電極可由該基板之後表面突出，且藉由執行該後表面研磨步驟在該等裝置的後表面上所產生之研磨扭曲能被移去，藉此使其可能改善該等裝置之彎曲強度。再者，於本發明之晶圓處理方法中，雖然該晶圓在其被附加至該保護構件之狀態中被分成個別之裝置，該環狀增強部份保留及該晶圓之形狀被保持，藉此使其可能輕易地承載該晶圓。
在下文將參考所附圖面詳細地敘述本發明之較佳具體實施例。
圖1係一半導體晶圓之透視圖，該半導體晶圓當作一將藉由該本發明之晶圓處理方法所處理之晶圓。圖1所示半導體晶圓2具有複數行列21，該等行列係配置在一具有譬如700微米厚度之矽基板20的前表面20a、及諸如IC或LSI之裝置22上之晶格圖案中，該等裝置22係形成在藉由複數行列21所分段之複數區域中。此半導體晶圓2具有在每一裝置22的前表面上之複數接合墊片221及電極222，該等電極被嵌入在該矽基板20中及連接至該等個別之接合墊片221。如上述所構成之半導體晶圓2具有一裝置區域220，在該裝置區域，該等裝置22係形成；及一周邊的額外區域230，其環繞該裝置區域220。
在用於沿著該等行列21分割該上面半導體晶圓2以將其分割成個別裝置之晶圓處理方法中，第一步驟為沿著該等行列21由該半導體晶圓2之矽基板20的前表面側20a形成具有一深度之分割溝槽，該深度對應於每一裝置22之最後厚度。該分割溝槽形成步驟係藉由使用圖3(a)中所示之切割機3所進行。圖3(a)中所示之切割機3包括一具有吸力固持機構之夾頭平台31、一具有切刃321之切割機構32、及一攝像機構33。為藉由使用此切割機3執行該分割溝槽形成步驟，該半導體晶圓2之矽基板20的前表面20a係以其前表面側面朝上之狀態放置在該夾頭平台31上。然後，該半導體晶圓2係藉由作動一未示出之吸入機構固持在該夾頭平台31上。吸力固持該半導體晶圓2之夾頭平台31係如此藉由一未示出之切割-餵入機件定位在該攝像機構33正下方。
在該夾頭平台31被帶至該攝像機構33正下方的一位置之後，用於該半導體晶圓2偵測該等分割溝槽將被形成的待切割區域之對齊工作係藉由該攝像機構33及一未示出之控制機構所進行。亦即，該攝像機構33及該控制機構(未示出)執行影像處理、諸如圖案匹配等，以便對齊一在該半導體晶圓2的預定方向中所形成之行列21與該切刃321，藉此施行待切割區域之對齊(對齊步驟)。再者，在一垂直於該上面預定方向之方向中，在形成於該半導體晶圓2上之行列21上亦同樣地進行該待切割區域之對齊。
如上面所述進行於被固持在該夾頭平台31上之半導體晶圓的待切割區域的對齊之後，固持該半導體晶圓2之夾頭平台31被移至該待切割區域之切割開始位置。然後，該切刃321係下移一預定距離(切入-進給)，同時其係在一藉由圖3(a)中之箭頭321a所指示的方向中旋轉。此切入-進給位置被設定至該切刃321之周邊的深度位置(譬如，100微米)，該深度位置對應於每一裝置離該半導體晶圓2的基板20之前表面的最後厚度。在該切刃321被如上面所述下移(切入-進給)之後，藉由在一用圖3(a)中之箭頭X所指示的方向中運動該夾頭平台31施行該隨後之切入-進給，同時該切刃321被旋轉，藉此形成具有一深度(譬如，100微米)之分割溝槽201，該深度對應於每一裝置離沿著該等行列21於該半導體晶圓2的矽基板20中之前表面20a的最後厚度，如圖3(b)所示。此分割溝槽形成步驟係在所有該等分割線21上進行，該等分割線形成在該半導體晶圓2之矽基板20的前表面20a上。
該上面的分割溝槽形成步驟之後跟隨著形成環狀溝槽之步驟，沿著該裝置區域220及該周邊的額外區域230間之邊界，由該半導體晶圓2的矽基板20之前表面20a側，該環狀溝槽具有一對應於每一裝置22之最後厚度的深度。此環狀溝槽形成步驟可藉由使用圖3(a)所示之切割機3進行。亦即，在上面的分割溝槽形成步驟之後，該半導體晶圓2被帶至如圖4所示攝像機構33正下方的一位置。然後，一用於偵測該半導體晶圓2之待切割區域的對齊步驟係藉由該攝像機構33及未示出之控制機構所進行。亦即，該攝像機構33及該控制機構(未示出)執行對齊工作，用於對齊該半導體晶圓2之裝置區域220及該周邊的額外區域230間之邊界與該切刃321。
在如上面所述進行用於偵測被固持在該夾頭平台上之半導體晶圓2的待切割區域的對齊之後，固持該半導體晶圓2之夾頭平台31被移至一切割區域。該切割機構32之切刃321被帶至被固持在該夾頭平台上31之半導體晶圓2的裝置區域220及該周邊的額外區域230間之邊界正上方的一位置。該切刃321係接著從其藉由一長兩短的虛線所示之備用位置下移(切入-進給)至一藉由實線所示之預定切入-進給位置，同時其係於一藉由圖5(a)中之箭頭321a所指示的方向中旋轉。此切入-進給位置被設定為該切刃321之周邊的深度位置(譬如，100微米)，該深度位置對應於每一裝置離該半導體晶圓2的矽基板20之前表面的最後厚度。
此後，該夾頭平台31係於一藉由圖5(a)中之箭頭31a所指示的方向中轉動，同時該切刃321係如上面所述在藉由箭頭321a所指示的方向中旋轉。且藉由該夾頭平台31的一次轉動，如圖5(b)中所顯示，具有一對應於每一裝置之最後厚度的深度(譬如，100微米)之環狀溝槽202係於該半導體晶圓2的矽基板20中，由該前表面20a沿著該裝置區域220及該周邊的額外區域230間之邊界所形成。
在上面之分割溝槽形成步驟及該環狀溝槽形成步驟之後，下一步驟為將一保護構件附加至該半導體晶圓2的前表面之步驟。亦即，如圖6所示，亦即譬如為150微米厚之聚烯薄片的保護構件4被放在該半導體晶圓2的矽基板20之前表面20a(亦即，形成該等裝置22之表面)上。因此，該半導體晶圓2的矽基板20之後表面20b被暴露。
該上面之保護構件附加步驟之後跟隨著研磨該後表面之步驟，該後表面對應於該半導體晶圓2的矽基板20之裝置區域220，以於一對應於該周邊的額外區域230之區域中形成一環狀增強部份。此後表面研磨步驟係藉由使用所說明具體實施例中之圖7所示研磨機所進行。圖7所示研磨機5包括一用於固持當作工件之晶圓的夾頭平台51，及一用於研磨被固持在該夾頭平台51上之晶圓的處理表面之研磨機構52。該夾頭平台51將該晶圓吸力-固持在該頂部表面上，且係在一藉由圖7中之箭頭51a所指示的方向中轉動。該研磨機構52包括一主軸外殼521；一旋轉主軸522，其係可旋轉地支撐至該主軸外殼521，且藉由一旋轉驅動機件(未示出)所轉動；一安裝件523，其附接至該旋轉主軸522之底部；及一研磨輪524，其安裝至該安裝件523之下面。該研磨輪524係由一盤狀基底525及一安裝至該基底525下面之環狀磨石526所構成，且該基底525被安裝至該安裝件523之下面。
為藉由使用圖7所示之此研磨機5執行該後表面研磨步驟，該上面半導體晶圓2之保護構件4側面係首先被放置在該夾頭平台51之頂部表面(固持表面)上，且接著該半導體晶圓2被吸入-固持在該夾頭平台51上，該半導體晶圓已遭受該上面之分割溝槽形成步驟及該環狀溝槽形成步驟，且具有附加至該矽基板20之前表面20a的保護構件4。因此，被固持在該夾頭平台51上之半導體晶圓2之矽基板20的後表面20b面朝上。被固持在該夾頭平台51上之半導體晶圓2與構成該研磨輪524的環狀磨石526間之關係將參考圖8(a)敘述。該夾頭平台51之旋轉的中心P1及該環狀磨石526之旋轉的中心P2係彼此偏心，且該環狀磨石526之外徑被設定為比該裝置區域220及該半導體晶圓2的周邊額外區域230間之邊界線240的直徑較小，且比該邊界線240的半徑較大，以致該環狀磨石526通過該夾頭平台51之旋轉的中心P1(半導體晶圓2之中心)。
此後，該研磨輪524係在每分鐘6,000轉於藉由一箭頭524a所指示之方向中旋轉，且被下移以將該旋轉磨石526帶至與該半導體晶圓2之矽基板20的後表面20b造成接觸，同時該夾頭平台51係在每分鐘300轉於如圖7及圖8(a)中所示箭頭51a所指示之方向中旋轉。該研磨輪524係接著在一預定之研磨進給速率被下移一預定距離(研磨進給)。其結果是，對應於該半導體晶圓2之矽基板20的後表面20b之裝置區域220的區域係如圖8(b)及8(c)所示地被研磨及移除，以形成一圓形之凹陷部份220b，且在另一方面，對應於該周邊的額外區域230之區域被保持及形成為一環狀增強部份230b。該後表面研磨步驟之實用具體實施例將參考圖8(b)及8(c)敘述。於圖8(b)所示具體實施例中，對應於該半導體晶圓2之矽基板20的後表面20b之裝置區域220的區域被研磨直至每一裝置之最後厚度(譬如，100微米)，以暴露該等分割溝槽201及該環狀溝槽202。其結果是，該半導體晶圓2之裝置區域220被分成個別之裝置22。當該半導體晶圓2被研磨直至該等分割溝槽201及該環狀溝槽202像圖8(b)所示具體實施例被暴露時，該半導體晶圓2被分成個別之裝置22，但該晶圓之形狀被保持為保留該環狀增強部份230b。在另一方面，於圖8(c)所示具體實施例中，在該等分割溝槽201及該環狀溝槽202被暴露至該矽基板20的後表面20b之前，停止研磨數微米。
上面的後表面研磨步驟之後跟隨著蝕刻該半導體晶圓2的後表面之步驟，以由該半導體晶圓2之後表面突出該等電極。於所說明之具體實施例中，此後面表面蝕刻步驟係藉由使用圖9所示電漿蝕刻設備所進行。圖9所示之電漿蝕刻設備6包括一外殼61，其形成一蝕刻室61a。此外殼61具有一底部壁面611、一頂部壁面612、左與右側壁面613及614、一後側壁面615與一前側壁面(未示出)，且一用於載入及送出工件之開口614a係形成在該右側壁面614中。用於打開及關閉該開口614a之閘門62係以此一使得其可於該直立方向中運動之方式設在該開口614a之外部側面上。此閘門62被一閘門操作機構63所運動。該閘門操作機構63係由一氣缸631及一連接至安裝在氣缸631中之活塞(未示出)的活塞桿632所構成。該氣缸631係藉由一托架633安裝至該上面外殼61之底部壁面611，且該活塞桿632之端部(圖9中之上端)係連接至該上面之閘門62。當該閘門62被此閘門操作機構63所打開時，當作已遭受上面之後表面研磨步驟的工件之半導體晶圓2能經過該開口614a被載入及送出。再者，一氣體排出通口611a係形成在構成該外殼61之底部壁面611中及連接至一氣體排出機構64。
一下電極65及一上電極66以此一使得它們彼此相反之方式被安裝在藉由上面之外殼61所形成的該蝕刻室61a中。該下電極65係由一傳導性材料所製成，且係由一盤狀工件固持部份651及一圓柱支撐部份652所構成，該圓柱支撐部份由該工件固持部份651之下面的中心部份突出。由該盤狀工件固持部份651及該圓柱支撐部份652所構成之下電極65的支撐部份652，被插入一形成於該外殼61的底部壁面611中之孔洞611b，及於一密封之狀態中藉由該底部壁面611中之絕緣體67所支撐。如此被支撐該外殼61的底部壁面611中之下電極65係經過該支撐部份652電連接至一高頻電源68。
一將被裝入而在該頂部打開之圓形凹陷部份651a係形成於構成該下電極65的工件固持部份651之頂部中，且一由多小孔陶瓷材料所製成之盤狀吸附固持構件653被裝入待裝配的凹陷部份651a中。一形成在該待裝配的凹陷部份651a中之吸附固持構件653下方的室651b，係經過一形成於該工件固持部份651及該支撐部份652中之相通路徑652a與一吸入機構69相通。因此，當該工件被放置在該吸附固持構件653上及該吸入機構69被作動至使該相通路徑652a通至一負壓源時，藉此負壓作用於該室651b上，以吸力-固持被放置在該吸附固持構件653上之工件。當該吸入機構69被作動至造成該相通路徑652a打通至該空氣時，被吸力-固持在該吸附固持構件653上之工件的吸力固持作用被取消。
一冷卻路徑651c係形成在構成該下電極65的工件固持部份651之下部中。該冷卻路徑651c的一端部係與一形成於該支撐部份652中之冷媒引導路徑652b相通，且該冷卻路徑651c的另一端部係與一形成在該支撐部份652中之冷媒排出路徑652c相通。該冷媒引導路徑652b及該冷媒排出路徑652c係與一冷媒供給機構70相通。因此，當該冷媒供給機構70被作動時，一冷媒係循環經過該冷媒引導路徑652b、該冷卻路徑651c、及該冷媒排出路徑652c。其結果是，在電漿蝕刻處理之時所產生的熱係由該下電極65傳送至該冷媒，藉此防止該下電極65的溫度中之異常上昇，這將稍後敘述。
上面之上電極66係由一傳導性材料所製成，且由一盤狀氣體射出部份661及一圓柱支撐部份662所構成，該圓柱支撐部份由該氣體射出部份661之頂部表面的中心部份突出。配置由該氣體射出部份661及該圓柱支撐部份662所構成之上電極66，使得該氣體射出部份661係相向於構成該下電極65之工件固持部份651，且該支撐部份662被插入一形成於該外殼61的頂部壁面612中之孔洞612a，並藉由一裝入該孔洞612a之密封構件71以此一可在該直立方向中運動該支撐部份之方式被支撐。一工作構件663被安裝在該支撐部份662之頂端及連接至一舉升驅動機構72。該上電極66係經過該支撐部份662接地。
複數通至該下面之射出孔洞661a係形成於構成該上電極66之盤狀氣體射出部份661中。複數射出孔洞661a係經過一形成在該氣體射出部份661中之相通路徑661b及一形成於該支撐部份662中之相通路徑662a與一氣體供給機構73相通。該氣體供給機構73供給電漿，並產生一本質上由以氟為基礎之氣體、諸如SF6 及氧所構成的混合氣體。
於所說明之具體實施例中，該電漿蝕刻設備6具有一控制機構74，用於控制該閘門操作機構63、該氣體排出機構64、該高頻電源68、該吸入機構69、該冷媒供給機構70、該舉升驅動機構72、與該氣體供給機構73。藉由該外殼61所形成之蝕刻室61a的內側壓力上之資料、該冷媒的溫度(亦即，該電極之溫度)上之資料、及該氣體的流速上之資料，係分別由該氣體排出機構64、該冷媒供給機構70、及該氣體供給機構73供給至該控制機構74。該控制機構74基於上面之資料輸出控制信號至上面之個別機構。
於所說明之具體實施例中，該電漿蝕刻設備6係如上面所述構成，且隨後將敘述該後表面蝕刻步驟，用於電漿蝕刻該半導體晶圓2的矽基板20之已如上面所述遭受該後表面研磨步驟的後表面20b，以由該半導體晶圓2的矽基板20之後表面20b突出該等電極。
該閘門操作機構63首先被作動，以下移圖9中之閘門62，以便打開形成在該外殼61的右側壁面614中之開口614a。已遭受該後表面研磨步驟之半導體晶圓2(該矽基板20的前表面20a被附加至該保護構件)係藉由一用於載入與送出之機構(未示出)自該開口載入藉由該外殼61所形成之蝕刻室61a，且該半導體晶圓2之保護構件4側面被放置在構成該下電極65之工件固持部份651的吸附固持構件653上。在此點，該上電極66已藉由作動該舉升驅動機構72而向上運動。該吸入機構69接著被作動至使負壓作用於該下電極65之室651b上，藉此該半導體晶圓2係經過該保護構件4吸入固持在該吸附固持構件653上(看圖10)。
在該半導體晶圓2係經過該保護構件4吸入固持在該吸附固持構件653上之後，該閘門操作機構63被作動至向上運動圖9中之閘門62，以便關閉該外殼61的右側壁面614中所形成之開口614a。該舉升驅動機構72係接著被作動至下移該上電極66，使得構成該上電極66之氣體射出部份661的下面及該半導體晶圓2的頂部表面(該矽基板20的後表面20b)間之距離(D)被定位成為一適用於電漿蝕刻處理之預定值，如圖10所示，該半導體晶圓具有附加至其上之保護構件4，且已被固持在構成該下電極65之工件固持部份651上。於此案例中，於所說明之具體實施例中，該等電極間之距離(D)被設定至10毫米。
此後，一配置至該工件固持部份651之靜電力產生機構被作動至靜電地固持該半導體晶圓2，且該氣體排出機構64被作動至抽空藉由該外殼61所形成之蝕刻室61a的內側。在抽空該蝕刻室61a的內側以減少該內側壓力之後，該氣體供給機構73被作動至將一電漿產生氣體供給至該上電極66。由該氣體供給機構73所供給之電漿產生氣體係由該複數射出孔洞661a排出朝向該半導體晶圓2的後表面20b(頂部表面)，經過形成於該支撐部份662中之相通路徑662a及形成在該氣體射出部份661中之相通路徑661b，該半導體晶圓被固持在該下電極65之吸附固持構件653上。且該蝕刻室61a之內側被維持在一預定之氣體壓力。一高頻電壓係於一狀態中由該高頻電源68施加於該下電極65及該上電極66之間，在此狀態中，該電漿產生氣體已如此供給。藉此，SF6 電漿係在該下電極65及該上電極66間之空間中產生，且一藉由此電漿所產生之活性物質作用於該半導體晶圓2之後表面20b上，以蝕刻該半導體晶圓2之矽基板20的後表面20b。
該上面之後表面蝕刻步驟係譬如在以下條件之下進行。
電源68之輸出：2,000瓦
蝕刻室61a之內側壓力：80巴
電漿產生氣體：76毫升/分之SF6 、15毫升/分之氦、及27毫升/分之氧氣，76毫升/分之SF6 、15毫升/分之CHF3 、及27毫升/分之氧氣，或76毫升/分之SF6 、15毫升/分之氮氣、及27毫升/分之氧氣，蝕刻時間：3分鐘
當該後表面蝕刻步驟係在上面的處理條件之下進行時，構成該半導體晶圓2之矽基板20的後表面20b被蝕刻數微米。其結果是，該等電極222係由該半導體晶圓2之矽基板20的後表面20b突出數微米，如圖11所示。當該半導體晶圓2之研磨係在該等分割溝槽201及該環狀溝槽202像圖8(c)所示具體實施例於上面之後表面研磨步驟中被暴露至該矽基板20的後表面20b之前停止數微米時，該等電極222係由該矽基板20之後表面20b突出數微米，且藉由執行上面的蝕刻步驟，該等分割溝槽201及該環狀溝槽202被暴露至該矽基板20之後表面20b。該其結果是，該半導體晶圓2之裝置區域220被分成個別之裝置22。
在該等電極222係由該半導體晶圓2之矽基板20的後表面20b突出，且該裝置區域220藉由執行如上面所述的後表面蝕刻步驟被分成個別裝置22之後，該半導體晶圓2被承載至隨後之拾取步驟，用於拾取該等個別之裝置22。在此點，雖然該半導體晶圖2於一狀態中被分成個別之裝置22，在此狀態中，其係附加至該保護構件4，保留該環狀增強部份230b，且保持該晶圓之形狀，藉此使其可能輕易地承載該半導體晶圓2。
於所說明具體實施例的晶圓處理方法中，既然進行該後表面研磨步驟或該後表面蝕刻步驟，以將該等分割溝槽201及該環狀溝槽202暴露至該矽基板20的後表面20b，以便將該半導體晶圓2分割成個別之裝置22，甚至當該等裝置被製成為薄的，每一裝置之周邊係未切成薄片，不像當該半導體晶圓2係以一切割機切割時。於說明具體實施例的晶圓處理方法中，既然在該上面的後表面研磨步驟之後進行該後表面蝕刻步驟，該等電極222能由該矽基板20之後表面突出，且藉由執行該後表面研磨步驟在每一裝置的後表面上所產生之研磨扭曲能被移去，藉此使其可能改善該裝置之彎曲強度。
2‧‧‧晶圓
3‧‧‧切割機
4‧‧‧保護構件
5‧‧‧研磨機
6‧‧‧電漿蝕刻設備
20‧‧‧基板
20a‧‧‧前表面
20b‧‧‧後表面
21‧‧‧行列
22‧‧‧裝置
31‧‧‧夾頭平台
31a．．．箭頭
32．．．切割機構
33．．．攝像機構
51．．．夾頭平台
51a．．．箭頭
52．．．研磨機構
61．．．外殼
61a．．．蝕刻室
62．．．閘門
63．．．閘門操作機構
64．．．氣體排出機構
65．．．下電極
66．．．上電極
67．．．絕緣體
68．．．電源
69．．．吸入機構
70．．．冷媒供給機構
71．．．密封構件
72．．．舉升驅動機構
73．．．氣體供給機構
74．．．控制機構
201．．．分割溝槽
202．．．環狀溝槽
220．．．裝置區域
220b．．．凹陷部份
221．．．接合墊片
222．．．電極
230．．．周邊的額外區域
230b．．．增強部份
240．．．邊界線
321．．．切刃
321a．．．箭頭
521．．．主軸外殼
522．．．主軸
523．．．安裝件
524．．．研磨輪
524a．．．箭頭
525．．．基底
526．．．磨石
611．．．底部壁面
611a．．．氣體排出通口
611b．．．孔洞
612．．．頂部壁面
612a．．．孔洞
613．．．右側壁面
614．．．左側壁面
614a．．．開口
615．．．後側壁面
631．．．氣缸
632．．．活塞桿
633．．．托架
651．．．工件固持部份
651a．．．凹陷部份
651b．．．室
651c．．．冷卻路徑
652．．．支撐部份
652a．．．相通路徑
652b．．．冷媒引導路徑
652c．．．冷媒排出路徑
653．．．吸附固持構件
661．．．氣體射出部份
661a．．．射出孔洞
661b．．．相通路徑
662．．．圓柱支撐部份
662a．．．相通路徑
663．．．工作構件
X．．．箭頭
圖1係一半導體晶圓之透視圖，該半導體晶圓當作一將藉由該本發明之晶圓處理方法被分成個別的裝置之晶圓；
圖2係圖1所示半導體晶圓之主要區段的一放大剖視圖；
圖3(a)及3(b)係說明圖，顯示一用於執行本發明的晶圓處理方法中之分割溝槽形成步驟的切割機、及該分割溝槽形成步驟；
圖4係一說明圖，顯示用於執行本發明的晶圓處理方法中之環狀溝槽形成步驟的切割機、及該環狀溝槽形成步驟；
圖5(a)及5(b)係說明圖，顯示本發明的晶圓處理方法中之環狀溝槽形成步驟；
圖6係一說明圖，顯示本發明的晶圓處理方法中之保護構件附加步驟；
圖7係一說明圖，顯示一用於執行本發明的晶圓處理方法中之後表面研磨步驟的研磨機、及該後表面研磨步驟；圖8(a)、8(b)及8(c)係說明圖，顯示本發明的晶圓處理方法中之後表面研磨步驟；圖9係一用於執行本發明的晶圓處理方法中之後表面蝕刻步驟的電漿蝕刻設備之剖視圖；圖10係圖9所示電漿蝕刻設備於一附加至該半導體晶圓之保護構件被放置在工件固持部份上之狀態中的剖視圖，該工件固持部份構成該電漿蝕刻設備的下電極；及圖11係已遭受本發明的晶圓處理方法中之後表面蝕刻步驟的半導體晶圓之主要區段的一放大剖視圖。
2．．．晶圓
4．．．保護構件
20．．．基板
22．．．裝置
201．．．分割溝槽
202．．．環狀溝槽
220．．．裝置區域
220b．．．凹陷部份
221．．．接合墊片
222．．．電極
230．．．周邊的額外區域
230b．．．增強部份

Claims (2)

  1. 一種晶圓處理方法，用於沿著複數行列分割一晶圓，該晶圓具有一裝置區域，在該裝置區域，裝置係形成於藉由配置在一基板的前表面上之晶格圖案中的該複數行列所分段之複數區域中；及一周邊的額外區域，其圍繞該裝置區域，且包括嵌入該裝置區域的基板中之電極，該晶圓處理方法包括：一分割溝槽形成步驟，用於沿著該等行列由該晶圓的基板之前表面側形成具有一深度之分割溝槽，該深度對應於每一裝置之最後厚度；一環狀溝槽形成步驟，用於沿著該裝置區域及該周邊的額外區域間之邊界由該基板之前表面側形成具有一深度之環狀溝槽，該深度對應於每一裝置之最後厚度；一保護構件附加步驟，用於將一保護構件附加至該晶圓之已遭受該分割溝槽形成步驟及該環狀溝槽形成步驟的前表面；一後表面研磨步驟，用於研磨對應於該晶圓之基板的已遭受該保護構件附加步驟之裝置區域的後表面，以將該等分割溝槽及該環狀溝槽暴露至該晶圓之基板的後表面，且在對應於該周邊的額外區域之區域中形成一環狀強化部份；及一後表面蝕刻步驟，用於蝕刻該晶圓之基板的已遭受該後表面研磨步驟之後表面，以由該基板的後表面突出該等電極。
  2. 一種晶圓處理方法，用於沿著複數行列分割一晶圓，該晶圓具有一裝置區域，在該裝置區域，裝置係形成於藉由配置在一基板的前表面上之晶格圖案中的該複數行列所分段之複數區域中；及一周邊的額外區域，其圍繞該裝置區域，且包括嵌入該裝置區域的基板中之電極，該晶圓處理方法包括：一分割溝槽形成步驟，用於沿著該晶圓的基板之前表面側上之行列形成具有一深度之分割溝槽，該深度對應於每一裝置之最後厚度；一環狀溝槽形成步驟，用於沿著該裝置區域及該周邊的額外區域間之邊界由該基板之前表面側形成具有一深度之環狀溝槽，該深度對應於每一裝置之最後厚度；一保護構件附加步驟，用於將一保護構件附加至該晶圓之己遭受該分割溝槽形成步驟及該環狀溝槽形成步驟的前表面；一後表面研磨步驟，用於研磨對應於該晶圓之基板的已遭受該保護構件附加步驟之裝置區域的後表面，以在對應於該周邊的額外區域之區域中形成一環狀強化部份；及一後表面蝕刻步驟，用於蝕刻該晶圓之基板的已遭受該後表面研磨步驟之後表面，以將該等分割溝槽及該環狀溝槽暴露至該基板的後表面，且由該基板的後表面突出該等電極。
TW097129428A 2007-08-09 2008-08-01 晶圓處理方法 TWI427687B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007208223A JP2009043992A (ja) 2007-08-09 2007-08-09 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
TW200926278A TW200926278A (en) 2009-06-16
TWI427687B true TWI427687B (zh) 2014-02-21

Family

ID=40346934

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097129428A TWI427687B (zh) 2007-08-09 2008-08-01 晶圓處理方法

Country Status (3)

Country Link
US (1) US7629230B2 (zh)
JP (1) JP2009043992A (zh)
TW (1) TWI427687B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989318B2 (en) 2008-12-08 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking semiconductor dies
US8501587B2 (en) 2009-01-13 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated chips and methods of fabrication thereof
JP5335576B2 (ja) * 2009-06-26 2013-11-06 株式会社ディスコ 半導体ウエーハの加工方法
JP2011091293A (ja) * 2009-10-26 2011-05-06 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5500942B2 (ja) * 2009-10-28 2014-05-21 株式会社ディスコ ウエーハの加工方法
JP2014017434A (ja) * 2012-07-11 2014-01-30 Disco Abrasive Syst Ltd ウエーハの加工方法
JP6132547B2 (ja) * 2012-12-25 2017-05-24 株式会社ディスコ 負圧生成装置
CN104609183A (zh) * 2015-01-26 2015-05-13 京东方科技集团股份有限公司 一种搬送装置及移动系统
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
WO2017148873A1 (en) 2016-03-01 2017-09-08 Infineon Technologies Ag Composite wafer, semiconductor device, electronic component and method of manufacturing a semiconductor device
JP6598723B2 (ja) * 2016-04-06 2019-10-30 株式会社ディスコ パッケージウェーハの製造方法
JP6887722B2 (ja) * 2016-10-25 2021-06-16 株式会社ディスコ ウェーハの加工方法及び切削装置
JP6914587B2 (ja) * 2017-05-25 2021-08-04 株式会社ディスコ ウェーハの加工方法
JP6925717B2 (ja) * 2017-06-05 2021-08-25 株式会社ディスコ チップの製造方法
JP2019012773A (ja) * 2017-06-30 2019-01-24 株式会社ディスコ ウェーハの加工方法
JP6890893B2 (ja) * 2017-08-08 2021-06-18 株式会社ディスコ 金属が露出した基板の加工方法
JP6985077B2 (ja) * 2017-09-19 2021-12-22 株式会社ディスコ ウエーハの加工方法
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP7189026B2 (ja) * 2019-01-07 2022-12-13 株式会社ディスコ 被加工物の加工方法
CN115732321A (zh) * 2022-11-30 2023-03-03 深圳泰研半导体装备有限公司 一种晶圆刻蚀清洗设备及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
JP2003188134A (ja) * 2001-12-17 2003-07-04 Disco Abrasive Syst Ltd 半導体ウェーハの加工方法
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法
JP4791774B2 (ja) * 2005-07-25 2011-10-12 株式会社ディスコ ウェーハの加工方法及び研削装置
JP4741332B2 (ja) * 2005-09-30 2011-08-03 株式会社ディスコ ウエーハの加工方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP昭57-114251A;JP昭62-109352A;JP特開2003-188134A;JP特開2004-281551A;JP特開2005-123568A;JP特開2007-19379A;JP特開2007-19461A;JP特開2007-73788A;JP特開2007-95908A;JP特開2007-96010A;JP特開2007-96229A;JP特開2007-150048A;JP特開2007-200917A *

Also Published As

Publication number Publication date
TW200926278A (en) 2009-06-16
US7629230B2 (en) 2009-12-08
JP2009043992A (ja) 2009-02-26
US20090042368A1 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
TWI427687B (zh) 晶圓處理方法
JP5331500B2 (ja) ウエーハの処理方法
KR102044042B1 (ko) 웨이퍼의 가공 방법
JP5613793B2 (ja) ウェーハの加工方法
KR102044043B1 (ko) 웨이퍼의 가공 방법
US20060094210A1 (en) Semiconductor wafer processing method and processing apparatus
JP2014120494A (ja) ウエーハの加工方法
JP2009021462A (ja) ウェーハの加工方法
JP2007136636A (ja) ウエーハの加工方法
US20230005792A1 (en) Method of manufacturing chips
US10790193B2 (en) Wafer processing method
TW201944482A (zh) 晶圓的加工方法
JP2003347260A (ja) 処理装置及び基板処理方法
JP2005064234A (ja) プラズマエッチング方法及びプラズマエッチング装置
US11894271B2 (en) Method of processing wafer
US10957593B2 (en) Method of processing a wafer
JP5000915B2 (ja) 樹脂被膜の被覆方法および被覆装置
TWI744515B (zh) 被加工物的加工方法
JP2004221175A (ja) プラズマエッチング方法及びプラズマエッチング装置
KR20240043690A (ko) 디바이스 웨이퍼의 가공 방법
JP2003100665A (ja) 処理装置及び接着剤除去方法
JP2020038871A (ja) 被加工物の加工方法
JP2020061501A (ja) ウェーハの加工方法
JP2018081950A (ja) ウエーハの加工方法