KR102044043B1 - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR102044043B1
KR102044043B1 KR1020130144570A KR20130144570A KR102044043B1 KR 102044043 B1 KR102044043 B1 KR 102044043B1 KR 1020130144570 A KR1020130144570 A KR 1020130144570A KR 20130144570 A KR20130144570 A KR 20130144570A KR 102044043 B1 KR102044043 B1 KR 102044043B1
Authority
KR
South Korea
Prior art keywords
wafer
resin film
back surface
etching
street
Prior art date
Application number
KR1020130144570A
Other languages
English (en)
Other versions
KR20140083870A (ko
Inventor
사카에 마츠자키
아키히토 가와이
가즈히사 아라이
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20140083870A publication Critical patent/KR20140083870A/ko
Application granted granted Critical
Publication of KR102044043B1 publication Critical patent/KR102044043B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers

Abstract

본 발명은 개개의 디바이스의 이면에 다이 어태치 필름(DAF)이나 다이 백사이드 필름(DSF) 등의 수지 필름을 디바이스의 품질을 저하시키지 않고 장착할 수 있는 웨이퍼의 가공 방법을 제공하는 것을 목적으로 한다.
표면에 격자형으로 형성된 복수의 스트리트에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 스트리트를 따라 개개의 디바이스로 분할하고, 각 디바이스의 이면에 수지 필름을 장착하는 웨이퍼의 가공 방법으로서, 웨이퍼의 표면에 보호 부재를 부착하는 보호 부재 부착 공정과, 웨이퍼의 이면을 연삭하여 정해진 두께로 형성하는 이면 연삭 공정과, 웨이퍼의 이면에 수지 필름을 장착하는 수지 필름 장착 공정과, 웨이퍼의 이면에 장착된 수지 필름의 표면에서의 스트리트와 대응하는 영역을 제외한 영역에 레지스트막을 피복하는 레지스트막 피복 공정과, 웨이퍼의 이면측으로부터 플라즈마 에칭함으로써, 스트리트를 따라 수지 필름을 에칭하고 웨이퍼를 에칭하여, 수지 필름 및 웨이퍼를 스트리트를 따라 개개의 디바이스로 분할하는 에칭 공정과, 웨이퍼의 이면에 장착되어 있는 수지 필름의 표면에 피복된 레지스트막을 제거하는 레지스트막 제거 공정과, 웨이퍼의 이면에 장착되어 있는 수지 필름측에 다이싱 테이프를 부착하고 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하며 보호 부재를 박리하는 웨이퍼 지지 공정을 포함한다.

Description

웨이퍼의 가공 방법{METHOD FOR PROCESSING WAFER}
본 발명은, 표면에 격자형으로 형성된 스트리트에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 스트리트를 따라 개개의 디바이스로 분할하고, 각 디바이스의 이면에 다이 본딩용 접착 필름(DAF) 등의 수지 필름을 장착하는 웨이퍼의 가공 방법에 관한 것이다.
예컨대, 반도체 디바이스 제조 공정에서는, 대략 원판형상인 반도체 웨이퍼의 표면에 격자형으로 형성된 분할 예정 라인(스트리트)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스를 형성하고, 이 디바이스가 형성된 각 영역을 스트리트를 따라 분할함으로써 개개의 반도체 디바이스를 제조하고 있다. 반도체 웨이퍼를 분할하는 분할 장치로서는 일반적으로 절삭 장치가 이용되고 있고, 이 절삭 장치는 두께가 20 ㎛ 정도인 절삭 블레이드에 의해 반도체 웨이퍼를 스트리트를 따라 절삭한다. 이와 같이 하여 분할된 반도체 디바이스는, 패키징되어 휴대전화나 퍼스널 컴퓨터 등의 전기 기기에 널리 이용되고 있다.
개개로 분할된 반도체 디바이스는, 그 이면에 폴리이미드계 수지, 에폭시계 수지, 아크릴계 수지 등으로 형성된 두께 10 ㎛∼30 ㎛의 다이 어태치 필름(DAF)이라고 불리는 다이 본딩용 접착 필름이 장착되고, 이 접착 필름을 통해 반도체 디바이스를 지지하는 다이 본딩 프레임에 가열함으로써 본딩된다. 또한, 실리콘 기판을 포함하는 반도체 웨이퍼내에 존재하는 미량의 금속 불순물의 이동을 억제하기 위해, 반도체 웨이퍼의 이면에 다이 백사이드 필름(DSF)이라고 불리는 수지 필름을 장착하는 경우가 있다. 반도체 디바이스의 이면에 다이 어태치 필름(DAF)이나 다이 백사이드 필름(DSF)이라고 불리는 수지 필름을 장착하는 방법으로서는, 반도체 웨이퍼의 이면에 수지 필름을 부착하고, 이 수지 필름을 통해 반도체 웨이퍼를 다이싱 테이프에 부착한 후, 반도체 웨이퍼의 표면에 형성된 스트리트를 따라 절삭 블레이드에 의해 접착 필름과 함께 절단함으로써, 이면에 수지 필름이 장착된 반도체 디바이스를 형성하고 있다.
그런데, 전술한 수지 필름을 장착하는 방법에 의하면, 절삭 블레이드에 의해 반도체 웨이퍼와 함께 수지 필름을 절단하여 개개의 반도체 디바이스로 분할할 때에, 반도체 디바이스의 이면에 이지러짐이 생기거나, 수지 필름에 수염형의 버가 발생하여 와이어 본딩시의 단선의 원인이 된다고 하는 문제가 있다.
최근, 휴대전화나 퍼스널 컴퓨터 등의 전기 기기는 보다 경량화, 소형화가 요구되고 있고, 보다 얇은 반도체 디바이스가 요구되고 있다. 보다 얇게 반도체 디바이스를 분할하는 기술로서 소위 선(先)다이싱법이라고 불리는 분할 기술이 실용화되어 있다. 이 선다이싱법은, 반도체 웨이퍼의 표면으로부터 스트리트를 따라 정해진 깊이(반도체 디바이스의 마무리 두께에 상당하는 깊이)의 분할홈을 형성하고, 그 후, 반도체 웨이퍼의 표면에 보호 테이프를 부착하고 반도체 웨이퍼의 이면을 연삭함으로써 이면에 분할홈을 표출시켜 개개의 반도체 디바이스로 분할하는 기술이며, 반도체 디바이스의 두께를 50 ㎛ 이하로 가공하는 것이 가능하다.
그런데, 선다이싱법에 의해 반도체 웨이퍼를 개개의 반도체 디바이스로 분할하는 경우에는, 반도체 웨이퍼의 표면으로부터 스트리트를 따라 정해진 깊이의 분할홈을 형성한 후에 반도체 웨이퍼의 표면에 보호 테이프를 부착하고 이면을 연삭하여 이 이면에 분할홈을 표출시키기 때문에, 다이 어태치 필름(DAF)이나 다이 백사이드 필름(DSF) 등의 수지 필름을 미리 반도체 웨이퍼의 이면에 장착할 수 없다. 따라서, 선다이싱법에 의해 반도체 디바이스를 지지하는 다이 본딩 프레임에 본딩할 때는, 반도체 디바이스와 다이 본딩 프레임 사이에 본드제를 삽입하면서 행해야 하여, 본딩 작업을 원활히 실시할 수 없다고 하는 문제가 있다.
이러한 문제를 해소하기 위해, 선다이싱법에 의해 개개의 반도체 디바이스로 분할된 웨이퍼의 이면에 다이 어태치 필름(DAF)이나 다이 백사이드 필름(DSF) 등의 수지 필름을 장착하고, 이 수지 필름을 통해 반도체 디바이스를 다이싱 테이프에 부착한 후, 각 반도체 디바이스간의 간극에 노출된 이 수지 필름의 부분에, 반도체 디바이스의 표면측으로부터 상기 간극을 통해 레이저빔을 조사하여, 수지 필름의 상기 간극에 노출된 부분을 용단(溶斷)하도록 하는 반도체 디바이스의 제조 방법이 제안되어 있다.(예컨대 특허문헌 1 참조.)
특허문헌 1 : 일본 특허 공개 제2002-118081호 공보
그런데, 레이저빔을 조사함으로써 용단된 다이 어태치 필름(DAF)이나 다이 백사이드 필름(DSF) 등의 수지 필름은 디바이스의 외주(外周)로부터 비어져 나오고, 이 디바이스의 외주로부터의 비어져 나온 부분이 디바이스의 표면에 형성된 본딩 패드를 오염시키는 등에 의해 디바이스의 품질을 저하시킨다고 하는 문제가 있다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술과제는, 개개의 디바이스의 이면에 다이 어태치 필름(DAF)이나 다이 백사이드 필름(DSF) 등의 수지 필름을 디바이스의 품질을 저하시키지 않고 장착할 수 있는 웨이퍼의 가공 방법을 제공하는 것에 있다.
상기 주된 기술과제를 해결하기 위해, 본 발명에 의하면, 표면에 격자형으로 형성된 복수의 스트리트에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 스트리트를 따라 개개의 디바이스로 분할하고, 각 디바이스의 이면에 수지 필름을 장착하는 웨이퍼의 가공 방법으로서,
웨이퍼의 표면에 보호 부재를 부착하는 보호 부재 부착 공정과,
이 보호 부재 부착 공정이 실시된 웨이퍼의 이면을 연삭하여 정해진 두께로 형성하는 이면 연삭 공정과,
이 이면 연삭 공정이 실시된 웨이퍼의 이면에 수지 필름을 장착하는 수지 필름 장착 공정과,
이 수지 필름 장착 공정이 실시된 웨이퍼의 이면에 장착된 수지 필름의 표면에서의 스트리트와 대응하는 영역을 제외한 영역에 레지스트막을 피복하는 레지스트막 피복 공정과,
이 레지스트막 피복 공정이 실시된 웨이퍼의 이면측으로부터 플라즈마 에칭함으로써, 스트리트를 따라 수지 필름을 에칭하고 웨이퍼를 에칭하여, 수지 필름 및 웨이퍼를 스트리트를 따라 개개의 디바이스로 분할하는 에칭 공정과,
이 플라즈마 에칭 공정이 실시된 웨이퍼의 이면에 장착되어 있는 수지 필름의 표면에 피복된 레지스트막을 제거하는 레지스트막 제거 공정과,
개개의 디바이스로 분할된 웨이퍼의 이면에 장착되어 있는 수지 필름측에 다이싱 테이프를 부착하고 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하며, 웨이퍼의 표면에 부착된 보호 부재를 박리하는 웨이퍼 지지 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
상기 에칭 공정에서, 수지 필름을 에칭할 때에 사용하는 에칭 가스는 O2를 이용하고, 웨이퍼를 에칭할 때에 사용하는 에칭 가스는 SF6과 C4F8을 교대로 이용한다.
또한, 본 발명에 의하면, 표면에 격자형으로 형성된 복수의 스트리트에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 스트리트를 따라 개개의 디바이스로 분할하고, 각 디바이스의 이면에 수지 필름을 장착하는 웨이퍼의 가공 방법으로서,
웨이퍼의 표면에 보호 부재를 부착하는 보호 부재 부착 공정과,
이 보호 부재 부착 공정이 실시된 웨이퍼의 이면을 연삭하여 정해진 두께로 형성하는 이면 연삭 공정과,
이 이면 연삭 공정이 실시된 웨이퍼의 이면에 수지 필름을 장착하고 수지 필름측에 다이싱 테이프를 부착하며 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하고, 웨이퍼의 표면에 부착된 보호 부재를 박리하는 웨이퍼 지지 공정과,
이 웨이퍼 지지 공정이 실시된 웨이퍼의 표면에서의 스트리트를 제외한 영역에 레지스트막을 피복하는 레지스트막 피복 공정과,
이 레지스트막 피복 공정이 실시된 웨이퍼의 표면측으로부터 플라즈마 에칭함으로써, 스트리트를 따라 웨이퍼를 에칭하고 수지 필름을 에칭하여, 웨이퍼 및 수지 필름을 스트리트를 따라 개개의 디바이스로 분할하는 에칭 공정과,
이 플라즈마 에칭 공정이 실시된 웨이퍼의 표면으로부터 레지스트막을 제거하는 레지스트막 제거 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
상기 에칭 공정에서, 웨이퍼를 에칭할 때에 사용하는 에칭 가스는 SF6과 C4F8을 교대로 이용하고, 수지 필름을 에칭할 때에 사용하는 에칭 가스는 O2를 이용한다.
본 발명에 의한 웨이퍼의 가공 방법은, 웨이퍼의 이면에 장착된 수지 필름의 표면에서의 스트리트와 대응하는 영역을 제외한 영역에 레지스트막을 피복하고, 웨이퍼의 이면측으로부터 플라즈마 에칭함으로써, 스트리트를 따라 수지 필름을 에칭하고 웨이퍼를 에칭하여, 수지 필름 및 웨이퍼를 스트리트를 따라 개개의 디바이스로 분할하기 때문에, 수지 필름은 개개의 디바이스의 외주를 따라 확실하게 제거되므로, 수지 필름이 디바이스의 외주로부터 비어져 나오지 않는다. 따라서, 수지가 디바이스의 외주로부터 비어져 나오고, 이 비어져 나온 부분이 디바이스의 표면에 형성된 본딩 패드를 오염시키는 등에 의해 디바이스의 품질을 저하시킨다고 하는 문제가 해소된다.
또한, 본 발명에 의한 웨이퍼의 가공 방법은, 이면에 수지 필름이 장착된 웨이퍼의 표면에서의 스트리트를 제외한 영역에 레지스트막을 피복하고, 웨이퍼의 표면측으로부터 플라즈마 에칭함으로써, 스트리트를 따라 웨이퍼를 에칭하고 수지 필름을 에칭하여, 웨이퍼 및 수지 필름을 스트리트를 따라 개개의 디바이스로 분할하기 때문에, 수지 필름은 개개의 디바이스의 외주를 따라 확실하게 제거되므로, 수지 필름이 디바이스의 외주로부터 비어져 나오지 않는다. 따라서, 수지가 디바이스의 외주로부터 비어져 나오고, 이 비어져 나온 부분이 디바이스의 표면에 형성된 본딩 패드를 오염시키는 등에 의해 디바이스의 품질을 저하시킨다고 하는 문제가 해소된다.
도 1은 본 발명에 의한 웨이퍼의 가공 방법에 의해 가공되는 반도체 웨이퍼를 도시하는 사시도 및 주요부 확대 단면도.
도 2는 본 발명에 의한 웨이퍼의 가공 방법에서의 보호 부재 부착 공정의 설명도.
도 3은 본 발명에 의한 웨이퍼의 가공 방법에서의 이면 연삭 공정을 실시하기 위한 연삭 장치의 주요부 사시도.
도 4는 본 발명에 의한 웨이퍼의 가공 방법에서의 이면 연삭 공정의 설명도.
도 5는 본 발명에 의한 웨이퍼의 가공 방법에서의 수지 필름 장착 공정의 설명도.
도 6은 본 발명에 의한 웨이퍼의 가공 방법에서의 레지스트막 피복 공정의 설명도.
도 7은 본 발명에 의한 웨이퍼의 가공 방법에서의 에칭 공정을 실시하기 위한 플라즈마 에칭 장치의 주요부 단면도.
도 8은 본 발명에 의한 웨이퍼의 가공 방법에서의 에칭 공정의 설명도.
도 9는 본 발명에 의한 웨이퍼의 가공 방법에서의 레지스트막 피복 공정이 실시된 웨이퍼의 사시도.
도 10은 본 발명에 의한 웨이퍼의 가공 방법에서의 웨이퍼 지지 공정의 설명도.
도 11은 본 발명에 의한 웨이퍼의 가공 방법에서의 웨이퍼 지지 공정의 제2 실시형태를 도시하는 설명도.
도 12는 본 발명에 의한 웨이퍼의 가공 방법에서의 레지스트막 피복 공정의 제2 실시형태를 도시하는 설명도.
도 13은 본 발명에 의한 웨이퍼의 가공 방법에서의 에칭 공정의 제2 실시형태를 도시하는 설명도.
도 14는 본 발명에 의한 웨이퍼의 가공 방법에서의 레지스트막 피복 공정의 제2 실시형태가 실시된 웨이퍼의 사시도.
이하, 본 발명에 의한 웨이퍼의 가공 방법의 적합한 실시형태에 대해서, 첨부 도면을 참조하여 상세히 설명한다.
도 1에는, 본 발명에 따라 가공되는 웨이퍼로서의 반도체 웨이퍼의 사시도가 도시되어 있다. 도 1에 도시하는 반도체 웨이퍼(2)는, 예컨대 직경이 200 ㎜이며 두께가 600 ㎛인 실리콘 웨이퍼를 포함하고 있고, 표면(2a)에 복수의 스트리트(21)가 격자형으로 형성되어 있으며, 이 복수의 스트리트(21)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스(22)가 형성되어 있다.
상기 반도체 웨이퍼(2)를 스트리트(21)를 따라 개개의 디바이스(22)로 분할하는 웨이퍼의 가공 방법의 제1 실시형태에 대해서 도 2 내지 도 10을 참조하여 설명한다.
우선, 반도체 웨이퍼(2)의 표면(2a)에 형성된 디바이스(22)를 보호하기 위해, 반도체 웨이퍼(2)의 표면(2a)에 보호 부재를 부착하는 보호 부재 부착 공정을 실시한다. 즉, 도 2에 도시하는 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 보호 부재로서의 보호 테이프(3)를 부착한다. 또한, 보호 테이프(3)는 도시한 실시형태에서는 두께가 100 ㎛인 폴리염화비닐(PVC)을 포함하는 시트형 기재의 표면에 아크릴수지계의 풀이 두께 5 ㎛ 정도 도포되어 있다.
반도체 웨이퍼(2)의 표면(2a)에 보호 부재로서의 보호 테이프(3)를 부착했다면, 반도체 웨이퍼(2)의 이면(2b)을 연삭하여 반도체 웨이퍼(2)를 디바이스의 정해진 마무리 두께로 형성하는 이면 연삭 공정을 실시한다. 이 이면 연삭 공정은, 도 3에 도시하는 연삭 장치(4)를 이용하여 실시한다. 도 3에 도시하는 연삭 장치(4)는, 피가공물을 유지하는 척 테이블(41)과, 이 척 테이블(41)에 유지된 피가공물을 연삭하는 연삭 수단(42)을 구비한다. 척 테이블(41)은, 유지면인 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않는 회전 구동 기구에 의해 도 3에서 화살표 41a로 도시하는 방향으로 회전시킨다. 연삭 수단(42)은, 스핀들 하우징(421)과, 이 스핀들 하우징(421)에 회전 가능하게 지지되어 도시하지 않는 회전 구동 기구에 의해 회전하는 회전 스핀들(422)과, 이 회전 스핀들(422)의 하단에 장착된 마운터(423)와, 이 마운터(423)의 하면에 부착된 연삭휠(424)을 구비한다. 이 연삭휠(424)은, 원환형의 베이스(425)와, 이 베이스(425)의 하면에 환형으로 장착된 연삭 지석(426)을 포함하고 있고, 베이스(425)가 마운터(423)의 하면에 체결 볼트(427)에 의해 부착되어 있다.
전술한 연삭 장치(4)를 이용하여 상기 이면 연삭 공정을 실시하기 위해서는, 도 3에 도시하는 바와 같이 척 테이블(41)의 상면(유지면)에 상기 보호 부재 부착 공정이 실시된 반도체 웨이퍼(2)의 보호 테이프(3)측을 배치한다. 그리고, 도시하지 않는 흡인 수단을 작동함으로써 척 테이블(41)상에 반도체 웨이퍼(2)를 보호 테이프(3)를 통해 흡착 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(41)상에 유지된 반도체 웨이퍼(2)는, 이면(2b)이 상측이 된다. 이와 같이 척 테이블(41)상에 반도체 웨이퍼(2)를 보호 테이프(3)를 통해 흡인 유지했다면, 척 테이블(41)을 도 3에서 화살표 41a로 도시하는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 수단(42)의 연삭휠(424)을 도 3에서 화살표 424a로 도시하는 방향으로 예컨대 6000 rpm으로 회전시키고, 도 4에 도시하는 바와 같이 연삭 지석(426)을 피가공면인 반도체 웨이퍼(2)의 이면(2b)에 접촉시키며, 연삭휠(424)을 도 3 및 도 4에서 화살표 424b로 도시하는 바와 같이 예컨대 1 ㎛/초의 연삭 이송 속도로 아래쪽[척 테이블(41)의 유지면에 대하여 수직인 방향]으로 정해진 양 연삭 이송한다. 이 결과, 반도체 웨이퍼(2)의 이면(2b)이 연삭되어 반도체 웨이퍼(2)는 정해진 두께(예컨대 250 ㎛)로 형성된다.
다음으로, 이면 연삭 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)에 다이 어태치 필름(DAF)이나 다이 백사이드 필름(DSF) 등의 수지 필름을 장착하는 수지 필름 장착 공정을 실시한다. 즉, 도 5의 (a) 및 (b)에 도시하는 바와 같이 반도체 웨이퍼(2)의 이면(2b)에 수지 필름(5)을 장착한다. 이 때, 80℃∼200℃의 온도로 가열하면서 수지 필름(5)을 반도체 웨이퍼(2)의 이면(2b)에 압박하여 장착한다. 또한 수지 필름(5)은, 에폭시계 수지로 형성되어 있고, 두께가 10 ㎛인 필름재를 포함한다.
전술한 수지 필름 장착 공정을 실시했다면, 반도체 웨이퍼(2)의 이면(2b)에 장착된 수지 필름(5)의 표면에서의 스트리트(21)와 대응하는 영역을 제외한 영역에 레지스트막을 피복하는 레지스트막 피복 공정을 실시한다.
이 레지스트막 피복 공정은, 우선 도 6의 (a)에 도시하는 바와 같이 상기 수지 필름 장착 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)에 장착되어 있는 수지 필름(5)의 표면에 포지티브형 포토레지스트를 도포하여 포토레지스트막(6)을 형성한다(포토레지스트 도포 공정). 다음으로, 반도체 웨이퍼(2)의 이면(2b)에 장착되어 있는 수지 필름(5)의 표면에 형성된 포토레지스트막(6)의 에칭해야 하는 영역으로서의 스트리트(21)와 대응하는 영역을 제외한 영역에 마스킹을 행하여 포토레지스트막(6)을 노광하고(노광 공정), 노광된 포토레지스트막(6)을 알칼리 용액에 의해 현상한다(현상 공정). 이 결과, 도 6의 (b)에 도시하는 바와 같이 포토레지스트막(6)에서의 노광된 스트리트(21)와 대응하는 영역이 제거된다. 따라서, 반도체 웨이퍼(2)의 이면(2b)에 장착된 수지 필름(5)의 표면에는, 스트리트(21)와 대응하는 영역을 제외한 영역에 포토레지스트막(6)이 피복되게 된다.
전술한 레지스트막 피복 공정을 실시했다면, 반도체 웨이퍼(2)의 이면(2b)측으로부터 플라즈마 에칭함으로써, 스트리트(21)를 따라 수지 필름(5)을 에칭하고 반도체 웨이퍼(2)를 에칭하여, 수지 필름(5) 및 반도체 웨이퍼(2)를 스트리트(21)를 따라 개개의 디바이스로 분할하는 에칭 공정을 실시한다. 이 플라즈마 에칭 공정은, 도 7에 도시하는 플라즈마 에칭 장치를 이용하여 실시한다. 도 7에 도시하는 플라즈마 에칭 장치(7)는, 밀폐 공간(71a)을 형성하는 하우징(71)을 구비한다. 이 하우징(71)은, 바닥벽(711)과 상벽(712)과 좌우 측벽(713, 714)과 후측 측벽(715) 및 전측 측벽(도시 생략)을 포함하고 있고, 우측 측벽(614)에는 피가공물 반출반입용의 개구(714a)가 형성되어 있다. 개구(714a)의 외측에는, 개구(714a)를 개폐하기 위한 게이트(72)가 상하 방향으로 이동 가능하게 배치되어 있다. 이 게이트(72)는, 게이트 작동 수단(73)에 의해 작동한다. 게이트 작동 수단(73)은, 에어 실린더(731)와 이 에처 실린더(731)내에 배치된 도시하지 않는 피스톤에 연결된 피스톤 로드(732)를 포함하고 있고, 에처 실린더(731)가 브래킷(733)을 통해 상기 하우징(71)의 바닥벽(711)에 부착되어 있으며, 피스톤 로드(732)의 선단(도면에서 상단)이 상기 게이트(72)에 연결되어 있다. 이 게이트 작동 수단(73)에 의해 게이트(72)가 개방됨으로써, 피가공물로서의 전술한 레지스트막 피복 공정이 실시된 반도체 웨이퍼(2)를 개구(714a)를 통해 반출반입할 수 있다. 또한, 하우징(71)을 구성하는 바닥벽(711)에는 배기구(711a)가 형성되어 있고, 이 배기구(711a)가 가스 배출 수단(74)에 접속되어 있다.
상기 하우징(71)에 의해 형성되는 밀폐 공간(71a)에는, 하부 전극(75)과 상부 전극(76)이 대향하여 배치되어 있다. 하부 전극(75)은, 도전성의 재료에 의해 형성되어 있고, 원반형의 피가공물 유지부(751)와, 이 피가공물 유지부(751)의 하면 중앙부로부터 돌출하여 형성된 원기둥형의 지지부(752)를 포함한다. 이와 같이 피가공물 유지부(751)와 원기둥형의 지지부(752)로 구성된 하부 전극(75)은, 지지부(752)가 하우징(71)의 바닥벽(711)에 형성된 구멍(711b)을 삽입 관통하여 배치되고, 절연체(77)를 통해 바닥벽(711)에 시일된 상태로 지지되어 있다. 이와 같이 하우징(71)의 바닥벽(711)에 지지된 하부 전극(75)은, 지지부(752)를 통해 고주파 전원(78)에 전기적으로 접속되어 있다.
하부 전극(75)을 구성하는 피가공물 유지부(751)의 상부에는, 위쪽이 개방된 원형상의 감합 오목부(751a)가 형성되어 있고, 이 감합 오목부(751a)에 다공성 세라믹재에 의해 형성된 원반형의 흡착 유지 부재(753)가 감합된다. 감합 오목부(751a)에서의 흡착 유지 부재(753)의 하측에 형성되는 챔버(751b)는, 피가공물 유지부(751) 및 지지부(752)에 형성된 연통로(752a)에 의해 흡인 수단(79)에 연통되어 있다. 따라서, 흡착 유지 부재(753)상에 피가공물을 배치하고 흡인 수단(79)을 작동하여 연통로(752a)를 부압원에 연통함으로써 챔버(751b)에 부압이 작용하여, 흡착 유지 부재(753)상에 배치된 피가공물이 흡인 유지된다. 또한, 흡인 수단(79)을 작동하여 연통로(752a)를 대기에 개방함으로써, 흡착 유지 부재(753)상에 흡인 유지된 피가공물의 흡인 유지가 해제된다.
하부 전극(75)을 구성하는 피가공물 유지부(751)의 하부에는, 냉각 통로(751c)가 형성되어 있다. 이 냉각 통로(751c)의 일단은 지지부(752)에 형성된 냉매 도입 통로(752b)에 연통되고, 냉각 통로(751c)의 타단은 지지부(752)에 형성된 냉매 배출 통로(752c)에 연통되어 있다. 냉매 도입 통로(752b) 및 냉매 배출 통로(752c)는, 냉매 공급 수단(80)에 연통되어 있다. 따라서, 냉매 공급 수단(80)이 작동하면, 냉매가 냉매 도입 통로(752b), 냉각 통로(751c) 및 냉매 배출 통로(752c)를 통해 순환한다. 이 결과, 후술하는 플라즈마 처리시에 발생하는 열은 하부 전극(75)으로부터 냉매에 전달되기 때문에, 하부 전극(75)의 이상 승온이 방지된다.
상기 상부 전극(76)은, 도전성의 재료에 의해 형성되어 있고, 원반형의 가스 분출부(761)와, 이 가스 분출부(761)의 상면 중앙부로부터 돌출하여 형성된 원기둥형의 지지부(762)를 포함한다. 이와 같이 가스 분출부(761)와 원기둥형의 지지부(762)를 포함하는 상부 전극(76)은, 가스 분출부(761)가 하부 전극(75)을 구성하는 피가공물 유지부(751)와 대향하여 배치되고, 지지부(762)가 하우징(71)의 상벽(712)에 형성된 구멍(712a)을 삽입 관통하며, 이 구멍(712a)에 장착된 시일 부재(81)에 의해 상하 방향으로 이동 가능하게 지지되어 있다. 지지부(762)의 상단부에는 작동 부재(763)가 부착되어 있고, 이 작동 부재(763)가 승강 구동 수단(82)에 연결되어 있다. 또한 상부 전극(76)은, 지지부(762)를 통해 접지되어 있다.
상부 전극(76)을 구성하는 원반형의 가스 분출부(761)에는, 하면에 개구하는 복수의 분출구(761a)가 형성되어 있다. 이 복수의 분출구(761a)는, 가스 분출부(761)에 형성된 연통로(761b) 및 지지부(762)에 형성된 연통로(762a)를 통해 에칭 가스 공급 수단인 SF6 가스 공급 수단(83)과 C4F8 가스 공급 수단(84) 및 산소 공급 수단(85)에 연통되어 있다.
도시한 실시형태에서의 플라즈마 에칭 장치(7)는, 상기 게이트 작동 수단(73), 가스 배출 수단(74), 고주파 전원(78), 흡인 수단(79), 냉매 공급 수단(80), 승강 구동 수단(82), SF6 가스 공급 수단(83), C4F8 가스 공급 수단(84), 산소 공급 수단(85) 등을 제어하는 제어 수단(86)을 구비한다. 이 제어 수단(86)에는 가스 배출 수단(74)으로부터 하우징(71)에 의해 형성되는 밀폐 공간(71a)내의 압력에 관한 데이터가, 냉매 공급 수단(80)으로부터 냉매 온도(즉, 전극 온도)에 관한 데이터가, SF6 가스 공급 수단(83)과 C4F8 가스 공급 수단(84) 및 산소 공급 수단(85)으로부터 가스 유량에 관한 데이터가 입력되고, 이들의 데이터 등에 기초하여 제어 수단(86)은 상기 각 수단에 제어 신호를 출력한다.
도시한 실시형태에서의 플라즈마 에칭 장치(7)는 이상과 같이 구성되어 있고, 이하 전술한 바와 같이 레지스트막 피복 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)측으로부터 플라즈마 에칭하여, 스트리트(21)를 따라 수지 필름(5)을 에칭하고 반도체 웨이퍼(2)를 에칭하여, 수지 필름(5) 및 반도체 웨이퍼(2)를 스트리트(21)를 따라 개개의 디바이스로 분할하는 에칭 공정에 대해서 설명한다.
우선 게이트 작동 수단(73)을 작동하여 게이트(72)를 도 7에서 아래쪽으로 이동시켜, 하우징(71)의 우측 측벽(714)에 형성된 개구(714a)를 개방한다. 다음으로, 도시하지 않는 반출반입 수단에 의해 전술한 레지스트막 피복 공정이 실시된 반도체 웨이퍼(2)를 개구(714a)로부터 하우징(71)에 의해 형성되는 밀폐 공간(71a)에 반송하고, 하부 전극(75)을 구성하는 피가공물 유지부(751)의 흡착 유지 부재(753)상에 반도체 웨이퍼(2)의 표면에 부착된 보호 테이프(3)측을 배치한다. 이 때, 승강 구동 수단(82)을 작동하여 상부 전극(76)을 상승시켜 둔다. 그리고, 흡인 수단(79)을 작동하여 전술한 바와 같이 챔버(751b)에 부압을 작용시킴으로써, 흡착 유지 부재(753)상에 배치된 반도체 웨이퍼(2)는 보호 테이프(3)를 통해 흡인 유지된다. 따라서, 흡착 유지 부재(753)상에 유지된 반도체 웨이퍼(2)는, 이면(2b)에 부착되어 있는 수지 필름(5)의 표면에 스트리트(21)를 제외한 영역에 피복된 포토레지스트막(6)이 상측이 된다.
이와 같이 반도체 웨이퍼(2)가 흡착 유지 부재(753)상에 흡인 유지되었다면, 게이트 작동 수단(73)을 작동하여 게이트(72)를 도 7에서 위쪽으로 이동시켜, 하우징(71)의 우측 측벽(714)에 형성된 개구(714a)를 폐쇄한다. 그리고, 승강 구동 수단(82)을 작동하여 상부 전극(76)을 하강시켜, 상부 전극(76)을 구성하는 가스 분사부(761)의 하면과 하부 전극(75)을 구성하는 피가공물 유지부(751)에 유지된 포토레지스트막(6)을 부착한 반도체 웨이퍼(2)의 이면(2b)에 부착되어 있는 수지 필름(5)의 표면(상면) 사이의 거리를 플라즈마 에칭 처리에 적합한 정해진 전극간 거리(예컨대, 10 ㎜)에 위치시킨다.
다음으로, 가스 배출 수단(74)을 작동하여 하우징(71)에 의해 형성되는 밀폐 공간(71a)내를 진공 배기한다. 밀폐 공간(71a)내를 진공 배기했다면, 우선 수지 필름(5)을 스트리트(21)를 따라 에칭하는 수지 필름 에칭 공정을 실시한다.
수지 필름 에칭 공정을 실시하기 위해서는, 산소 공급 수단(85)을 작동하여 플라즈마 발생용의 산소(O2)를 상부 전극(76)에 공급한다. 산소 공급 수단(85)으로부터 공급된 산소(O2)는, 지지부(762)에 형성된 연통로(762a) 및 가스 분출부(761)에 형성된 연통로(761b)를 통해 복수의 분출구(761a)로부터 하부 전극(75)의 흡착 유지 부재(753)상에 보호 테이프(3)를 통해 유지된 반도체 웨이퍼(2)의 이면(2b)(상면)을 향해 분출된다. 그리고, 밀폐 공간(71a)내를 정해진 가스 압력(예컨대, 20 Pa)으로 유지한다. 이와 같이, 플라즈마 발생용의 산소(O2)를 공급한 상태로, 고주파 전원(78)으로부터 하부 전극(75)에 예컨대 100 W의 고주파 전력을 인가하고 상부 전극(76)에 예컨대 2000 W의 고주파 전력을 인가한다. 이것에 의해, 하부 전극(75)과 상부 전극(76) 사이의 공간에 산소(O2)를 포함하는 이방성을 갖는 플라즈마가 발생하고, 이 플라즈마화한 활성 물질이 반도체 웨이퍼(2)의 이면(2b)에 장착된 수지 필름(5)[표면에 스트리트(21)에 대응하는 영역을 제외한 영역에 포토레지스트막(6)이 피복되어 있음]을 향해 분출된다. 이 결과, 포토레지스트막(6)에서의 스트리트(21)에 대응하는 영역을 통해 플라즈마화한 활성 물질이 수지 필름(5)에 작용하기 때문에, 도 8의 (a)에 도시하는 바와 같이 수지 필름(5)은 스트리트(21)를 따라 에칭 제거되어, 제거홈(51)이 형성된다.
또한, 상기 수지 필름 에칭 공정은, 예컨대 이하의 조건으로 행해진다.
밀폐 공간(71a)내의 압력: 20 Pa
고주파 전력: 하부 전극: 100 W, 상부 전극: 2000 W
산소 공급량: 1.5 리터/분
에칭 처리 시간: 10분[수지 필름(5)의 두께 10 ㎛]
전술한 수지 필름 에칭 공정을 실시했다면, 계속해서 반도체 웨이퍼(2)를 스트리트(21)를 따라 에칭하고, 반도체 웨이퍼(2)를 개개의 디바이스로 분할하는 웨이퍼 에칭 공정을 실시한다.
웨이퍼 에칭 공정은, SF6 가스 공급 수단(83)과 C4F8 가스 공급 수단(84)을 교대로 작동하여 플라즈마 발생용의 SF6 가스와 C4F8 가스를 상부 전극(76)에 공급한다. SF6 가스 공급 수단(83)으로부터 공급된 SF6 가스와 C4F8 가스 공급 수단(84)으로부터 공급된 C4F8 가스는, 지지부(762)에 형성된 연통로(762a) 및 가스 분출부(761)에 형성된 연통로(761b)를 통해 복수의 분출구(761a)로부터 하부 전극(75)의 흡착 유지 부재(753)상에 유지된 반도체 웨이퍼(2)의 이면(2b)에 장착된 수지 필름(5)[표면에 스트리트(21)와 대응하는 영역을 제외한 영역에 포토레지스트막(6)이 피복되어 있음]을 향해 교대로 분출된다. 그리고, 밀폐 공간(71a)내를 정해진 가스 압력(예컨대, 20 Pa)으로 유지한다. 이와 같이, 플라즈마 발생용의 SF6 가스와 C4F8 가스를 교대로 공급한 상태로, 고주파 전원(78)으로부터 하부 전극(75)에 예컨대 50 W의 고주파 전력을 인가하고 상부 전극(76)에 예컨대 3000 W의 고주파 전력을 인가한다. 이것에 의해, 하부 전극(75)과 상부 전극(76) 사이의 공간에 SF6 가스와 C4F8 가스를 포함하는 이방성을 갖는 플라즈마가 발생하고, 이 플라즈마화한 활성 물질이 수지 필름(5)에 스트리트와 대응하는 영역을 따라 형성된 제거홈(51)을 통해 반도체 웨이퍼(2)에 작용하기 때문에, 도 8의 (a)에 도시하는 바와 같이 반도체 웨이퍼(2)는 스트리트(21)를 따라 에칭 제거되어 분할홈(210)이 형성되고, 개개의 디바이스(22)로 분할된다.
또한, 상기 웨이퍼 에칭 공정은, 예컨대 이하의 조건으로 행해진다.
밀폐 공간(71a)내의 압력: 20 Pa
고주파 전력: 하부 전극: 50 W, 상부 전극: 3000 W
SF6 가스 공급량: 1.0 리터/분
C4F8 가스 공급량: 0.7 리터/분
SF6 가스 공급 간격: 2초 간격으로 1초간 공급
C4F8 가스 공급 간격: 1초 간격으로 2초간 공급
에칭 처리 시간: 20분[반도체 웨이퍼(2)의 두께 250 ㎛]
전술한 수지 필름 에칭 공정 및 웨이퍼 에칭 공정을 포함하는 에칭 공정을 실시함으로써, 수지 필름(5)은 개개의 디바이스(22)의 외주를 따라 확실하게 제거되기 때문에, 수지 필름(5)이 디바이스의 외주로부터 비어져 나오지 않는다. 따라서, 수지 필름(5)이 디바이스(22)의 외주로부터 비어져 나오고, 이 비어져 나온 부분이 디바이스(22)의 표면에 형성된 본딩 패드를 오염시키는 등에 의해 디바이스의 품질을 저하시킨다고 하는 문제가 해소된다.
전술한 웨이퍼 에칭 공정을 실시했다면, 반도체 웨이퍼(2)의 이면(2b)에 장착된 수지 필름(5)의 표면에 피복된 포토레지스트막(6)을 제거하는 레지스트막 제거 공정을 실시한다. 즉, 주지(周知)의 포토레지스트막 리무버를 이용하여 반도체 웨이퍼(2)의 이면(2b)에 장착된 수지 필름(5)의 표면에 피복된 포토레지스트막(6)을 제거하고, 도 9에 도시하는 바와 같이 반도체 웨이퍼(2)의 이면(2b)에 장착된 수지 필름(5)을 노출시킨다.
다음으로, 개개의 디바이스(22)로 분할된 반도체 웨이퍼(2)의 이면(2b)에 장착되어 있는 수지 필름(5)측에 다이싱 테이프를 부착하고 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하며, 반도체 웨이퍼(2)의 표면(2a)에 부착된 보호 부재로서의 보호 테이프(3)를 박리하는 웨이퍼 지지 공정을 실시한다. 즉, 도시한 실시형태에서는, 도 10에 도시하는 바와 같이 개개의 디바이스(22)로 분할된 반도체 웨이퍼(2)의 이면(2b)에 장착되어 있는 수지 필름(5)측을 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 부착한다. 따라서, 반도체 웨이퍼(2)의 표면(2a)에 부착되어 있는 보호 테이프(3)는 상측이 된다. 그리고, 반도체 웨이퍼(2)의 표면(2a)에 부착되어 있는 보호 부재로서의 보호 테이프(3)를 박리한다. 또한 도 10에 도시하는 웨이퍼 지지 공정의 실시형태에서는, 반도체 웨이퍼(2)의 이면(2b)에 장착되어 있는 수지 필름(5)측을 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 부착하는 예를 도시했지만, 반도체 웨이퍼(2)의 이면(2b)에 장착되어 있는 수지 필름(5)측에 다이싱 테이프를 부착하고 다이싱 테이프의 외주부에 환형의 프레임을 동시에 장착하도록 하여도 좋다. 이와 같이 하여 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 부착된 개개의 디바이스(22)로 분할된 반도체 웨이퍼(2)는, 다음 공정인 픽업 공정으로 반송된다.
다음으로, 반도체 웨이퍼(2)를 스트리트(21)를 따라 개개의 디바이스(22)로 분할하는 웨이퍼의 가공 방법의 제2 실시형태에 대해서 설명한다.
제2 실시형태에서도 우선 상기 반도체 웨이퍼(2)의 표면에 보호 부재로서의 보호 테이프(3)를 부착하는 보호 부재 부착 공정(도 2 참조)을 실시하고, 보호 부재 부착 공정이 실시된 반도체 웨이퍼(2)의 이면을 연삭하여 정해진 두께로 형성하는 이면 연삭 공정(도 3 및 도 4 참조)을 실시한다.
상기 이면 연삭 공정을 실시했다면, 웨이퍼의 이면에 수지 필름을 장착하고 수지 필름측에 다이싱 테이프를 부착하며 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하고, 웨이퍼의 표면에 부착된 보호 부재를 박리하는 웨이퍼 지지 공정을 실시한다. 이 웨이퍼 지지 공정에서는, 우선 이면 연삭 공정이 실시된 반도체 웨이퍼(2)의 이면에 수지 필름(5)을 장착하는 수지 필름 장착 공정(도 5 참조)을 실시한다. 다음으로, 반도체 웨이퍼(2)의 이면(2b)에 장착되어 있는 수지 필름(5)측을 환형의 프레임에 장착된 다이싱 테이프의 표면에 부착하고 반도체 웨이퍼(2)의 표면에 부착된 보호 부재로서의 보호 테이프(3)를 박리한다(웨이퍼 지지 공정). 즉, 도 11에 도시하는 바와 같이 반도체 웨이퍼(2)의 이면(2b)에 장착되어 있는 수지 필름(5)측을 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 부착한다. 따라서, 반도체 웨이퍼(2)의 표면(2a)에 부착되어 있는 보호 테이프(3)는 상측이 된다. 그리고, 반도체 웨이퍼(2)의 표면(2a)에 부착되어 있는 보호 부재로서의 보호 테이프(3)를 박리한다.
전술한 실시형태에서는, 수지 필름 장착 공정과 웨이퍼 지지 공정을 나눠 실시하는 예를 나타냈지만, 다이싱 테이프의 표면에 미리 수지 필름이 부착된 수지 필름을 갖는 다이싱 테이프를 이용하는 경우에는, 반도체 웨이퍼(2)의 이면에 다이싱 테이프의 표면에 부착된 수지 필름을 장착하고 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지한다. 그리고, 반도체 웨이퍼(2)의 표면(2a)에 부착되어 있는 보호 부재로서의 보호 테이프(3)를 박리함으로써, 수지 필름을 장착하는 공정과 웨이퍼를 지지하는 공정을 하나의 공정으로서 실시하여도 좋다.
상기 웨이퍼 지지 공정을 실시했다면, 반도체 웨이퍼(2)의 표면(2a)에서의 스트리트를 제외한 영역에 레지스트막을 피복하는 레지스트막 피복 공정을 실시한다.
이 레지스트막 피복 공정을 실시하기 위해서는, 우선 도 12의 (a)에 도시하는 바와 같이 상기 웨이퍼 지지 공정이 실시된 반도체 웨이퍼(2)의 표면(2a)에 포지티브형 포토레지스트를 도포하여 포토레지스트막(6)을 형성한다(포토레지스트 도포 공정). 다음으로, 반도체 웨이퍼(2)의 표면(2a)에 형성된 포토레지스트막(6)의 에칭해야 하는 영역으로서의 스트리트(21)를 제외한 영역에 마스킹을 행하여 포토레지스트막(6)을 노광하고(노광 공정), 노광된 포토레지스트막(6)을 알칼리 용액에 의해 현상한다(현상 공정). 이 결과, 도 12의 (b)에 도시하는 바와 같이 포토레지스트막(6)에서의 노광된 스트리트(21)에 대응하는 영역이 제거된다. 따라서, 반도체 웨이퍼(2)의 표면(2a)에는, 스트리트(21)를 제외한 영역에 포토레지스트막(6)이 피복되게 된다.
다음으로, 레지스트막 피복 공정이 실시된 반도체 웨이퍼(2)의 표면(2a)측으로부터 플라즈마 에칭함으로써, 스트리트(21)를 따라 반도체 웨이퍼(2)를 에칭하고 수지 필름(5)을 에칭하여, 반도체 웨이퍼(2) 및 수지 필름(5)을 스트리트(21)를 따라 개개의 디바이스로 분할하는 에칭 공정을 실시한다. 이 에칭 공정은, 상기 도 7에 도시하는 플라즈마 에칭 장치(7)를 이용하여 실시한다.
우선 플라즈마 에칭 장치(7)의 하부 전극(75)을 구성하는 피가공물 유지부(751)의 흡착 유지 부재(753)상에 전술한 바와 같이 레지스트막 피복 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)에 장착되어 있는 수지 필름(5)이 부착되어 있는 환형의 프레임(F)에 장착된 다이싱 테이프(T)측에 배치한다. 그리고, 흡인 수단(79)을 작동하여 흡착 유지 부재(753)상에 배치된 반도체 웨이퍼(2)를 다이싱 테이프(T)를 통해 흡인 유지한다. 따라서, 흡착 유지 부재(753)상에 다이싱 테이프(T)를 통해 유지된 반도체 웨이퍼(2)는, 표면(2a)[스트리트(21)를 제외한 영역에 포토레지스트막(6)이 피복되어 있음]이 상측이 된다.
다음으로, 반도체 웨이퍼(2)를 스트리트(21)를 따라 에칭하고, 반도체 웨이퍼(2)를 개개의 디바이스로 분할하는 웨이퍼 에칭 공정을 실시한다.
웨이퍼 에칭 공정은, SF6 가스 공급 수단(83)과 C4F8 가스 공급 수단(84)을 교대로 작동하여 플라즈마 발생용의 SF6 가스와 C4F8 가스를 상부 전극(76)에 공급한다. SF6 가스 공급 수단(83)으로부터 공급된 SF6 가스와 C4F8 가스 공급 수단(84)으로부터 공급된 C4F8 가스는, 지지부(762)에 형성된 연통로(762a) 및 가스 분출부(761)에 형성된 연통로(761b)를 통해 복수의 분출구(761a)로부터 하부 전극(75)의 흡착 유지 부재(753)상에 유지된 반도체 웨이퍼(2)의 표면(2a)[스트리트(21)를 제외한 영역에 포토레지스트막(6)이 피복되어 있음]을 향해 교대로 분출된다. 이 결과, 포토레지스트막(6)에서의 스트리트(21)에 대응하는 영역을 통해 플라즈마화한 활성 물질이 반도체 웨이퍼(2)에 작용하기 때문에, 도 13의 (a)에 도시하는 바와 같이 반도체 웨이퍼(2)는 스트리트(21)를 따라 에칭 제거되어, 분할홈(210)이 형성되고, 개개의 디바이스(22)로 분할된다. 또한 웨이퍼 에칭 공정에서의 가공 조건은, 상기 제1 실시형태에서의 웨이퍼 에칭 공정과 마찬가지여도 좋다.
전술한 웨이퍼 에칭 공정을 실시했다면, 계속해서 반도체 웨이퍼(2)의 이면에 장착된 수지 필름(5)을 스트리트(21)를 따라 에칭하는 수지 필름 에칭 공정을 실시한다.
수지 필름 에칭 공정을 실시하기 위해서는, 산소 공급 수단(85)을 작동하여 플라즈마 발생용의 산소(O2)를 상부 전극(76)에 공급한다. 산소 공급 수단(85)으로부터 공급된 산소(O2)는, 지지부(762)에 형성된 연통로(762a) 및 가스 분출부(761)에 형성된 연통로(761b)를 통해 복수의 분출구(761a)로부터 하부 전극(75)의 흡착 유지 부재(753)상에 유지된 반도체 웨이퍼(2)의 표면(2a)[스트리트(21)를 따라 분할홈(210)이 형성되어 있음]을 향해 분출된다. 이 결과, 반도체 웨이퍼(2)에 스트리트(21)를 따라 형성된 분할홈(210)을 통해 플라즈마화한 활성 물질이 수지 필름(5)에 작용하기 때문에, 도 13의 (b)에 도시하는 바와 같이 수지 필름(5)은 스트리트(21)를 따라 에칭 제거되어, 제거홈(51)이 형성된다. 또한, 수지 필름 에칭 공정에서의 가공 조건은, 상기 제1 실시형태에서의 수지 필름 에칭 공정과 마찬가지여도 좋다.
이와 같이 제2 실시형태에서도, 전술한 웨이퍼 에칭 공정 및 수지 필름 에칭 공정을 포함하는 에칭 공정을 실시함으로써, 수지 필름(5)은 개개의 디바이스(22)의 외주를 따라 확실하게 제거되기 때문에, 수지 필름(5)이 디바이스의 외주로부터 비어져 나오지 않다. 따라서, 수지 필름(5)이 디바이스(22)의 외주로부터 비어져 나오고, 이 비어져 나온 부분이 디바이스(22)의 표면에 형성된 본딩 패드를 오염시키는 등에 의해 디바이스의 품질을 저하시킨다고 하는 문제가 해소된다.
다음으로, 플라즈마 에칭 공정이 실시된 반도체 웨이퍼(2)의 표면(2a)에 스트리트(21)를 제외한 영역에 피복된 포토레지스트막(6)을 제거하는 레지스트막 제거 공정을 실시한다. 즉, 주지의 포토레지스트막 리무버를 이용하여 반도체 웨이퍼(2)의 표면(2a)에 스트리트(21)를 제외한 영역에 피복된 포토레지스트막(6)을 제거하며, 도 14에 도시하는 바와 같이 반도체 웨이퍼(2)의 표면(2a)을 노출시킨다.
이와 같이 하여 레지스트막 제거 공정이 실시된 반도체 웨이퍼(2)[개개의 디바이스(22)로 분할되어 있음]는, 환형의 프레임(F)에 장착된 부착 테이프(T)에 부착된 상태로 다음 공정인 픽업 공정으로 반송된다.
2: 반도체 웨이퍼, 21: 스트리트, 22: 디바이스, 3: 보호 테이프, 4: 연삭 장치, 41: 연삭 장치의 척테이블, 42: 연삭 수단, 5: 수지 필름, 6: 포토레지스트막, 7: 플라즈마 에칭 장치, 75: 하부 전극, 76: 상부 전극, 83: SF6 가스 공급 수단, 84: C4F8 가스 공급 수단, 85: 산소 공급 수단 F: 환형의 프레임 T: 다이싱 테이프

Claims (4)

  1. 표면에 격자형으로 형성된 복수의 스트리트에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를 스트리트를 따라 개개의 디바이스로 분할하고, 각 디바이스의 이면에 수지 필름을 장착하는 웨이퍼의 가공 방법으로서,
    웨이퍼의 표면에 보호 부재를 부착하는 보호 부재 부착 공정과,
    상기 보호 부재 부착 공정이 실시된 웨이퍼의 이면을 연삭하여 정해진 두께로 형성하는 이면 연삭 공정과,
    상기 이면 연삭 공정이 실시된 웨이퍼의 이면에 수지 필름을 장착하는 수지 필름 장착 공정과,
    상기 수지 필름 장착 공정이 실시된 웨이퍼의 이면에 장착된 수지 필름의 표면에서의 스트리트와 대응하는 영역을 제외한 영역에 레지스트막을 피복하는 레지스트막 피복 공정과,
    상기 레지스트막 피복 공정이 실시된 웨이퍼의 이면측으로부터 플라즈마 에칭함으로써, 스트리트를 따라 수지 필름을 에칭하고 웨이퍼를 에칭하여, 수지 필름 및 웨이퍼를 스트리트를 따라 개개의 디바이스로 분할하는 에칭 공정과,
    그 플라즈마 에칭 공정이 실시된 웨이퍼의 이면에 장착되어 있는 수지 필름의 표면에 피복된 레지스트막을, 레지스트막을 제거 가능한 리무버를 이용하여 제거하는 레지스트막 제거 공정과,
    개개의 디바이스로 분할된 웨이퍼의 이면에 장착되어 있는 수지 필름측에 다이싱 테이프를 부착하고 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하며, 웨이퍼의 표면에 부착된 보호 부재를 박리하는 웨이퍼 지지 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 상기 에칭 공정에서, 수지 필름을 에칭할 때에 사용하는 에칭 가스는 O2를 이용하고, 웨이퍼를 에칭할 때에 사용하는 에칭 가스는 SF6과 C4F8을 교대로 이용하는 것인 웨이퍼의 가공 방법.
  3. 삭제
  4. 삭제
KR1020130144570A 2012-12-26 2013-11-26 웨이퍼의 가공 방법 KR102044043B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-282771 2012-12-26
JP2012282771A JP6219565B2 (ja) 2012-12-26 2012-12-26 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
KR20140083870A KR20140083870A (ko) 2014-07-04
KR102044043B1 true KR102044043B1 (ko) 2019-11-12

Family

ID=50995241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130144570A KR102044043B1 (ko) 2012-12-26 2013-11-26 웨이퍼의 가공 방법

Country Status (4)

Country Link
JP (1) JP6219565B2 (ko)
KR (1) KR102044043B1 (ko)
CN (1) CN103903974B (ko)
TW (1) TWI627666B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039186A (ja) * 2014-08-05 2016-03-22 株式会社ディスコ ウエーハの加工方法
JP2016100346A (ja) * 2014-11-18 2016-05-30 株式会社ディスコ ウェーハの加工方法
US10475764B2 (en) 2014-12-26 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Die bonder and methods of using the same
JP6305355B2 (ja) 2015-01-28 2018-04-04 株式会社東芝 デバイスの製造方法
JP2017041574A (ja) * 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの加工方法
JP6824581B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP6903375B2 (ja) * 2017-04-19 2021-07-14 株式会社ディスコ デバイスチップの製造方法
TWI797154B (zh) * 2018-01-31 2023-04-01 日商三星鑽石工業股份有限公司 膜剝離機構及基板裂斷系統
JP7296718B2 (ja) * 2018-12-11 2023-06-23 株式会社ディスコ ウェーハの加工方法
CN110729186A (zh) * 2019-10-24 2020-01-24 东莞记忆存储科技有限公司 一种晶圆切割及分离的加工工艺方法
JP7321653B2 (ja) * 2019-12-27 2023-08-07 株式会社ディスコ ディスプレイパネルの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098228A (ja) 2006-10-06 2008-04-24 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2009033087A (ja) * 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP2009141024A (ja) 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 粘着テープ
US20120322241A1 (en) * 2011-06-15 2012-12-20 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312980A (ja) * 1997-05-13 1998-11-24 Sony Corp 半導体装置の製造方法
JP4387007B2 (ja) * 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP4109823B2 (ja) 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
JPWO2006090650A1 (ja) * 2005-02-23 2008-07-24 Jsr株式会社 ウェハ加工方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP2010212608A (ja) * 2009-03-12 2010-09-24 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5068828B2 (ja) * 2010-01-19 2012-11-07 信越化学工業株式会社 レジスト下層膜形成用組成物、レジスト下層膜形成方法、及びパターン形成方法
JP5554118B2 (ja) * 2010-03-31 2014-07-23 古河電気工業株式会社 ウエハ加工用テープ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098228A (ja) 2006-10-06 2008-04-24 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2009033087A (ja) * 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP2009141024A (ja) 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 粘着テープ
US20120322241A1 (en) * 2011-06-15 2012-12-20 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch

Also Published As

Publication number Publication date
CN103903974B (zh) 2018-04-06
JP6219565B2 (ja) 2017-10-25
CN103903974A (zh) 2014-07-02
JP2014127570A (ja) 2014-07-07
TWI627666B (zh) 2018-06-21
KR20140083870A (ko) 2014-07-04
TW201428836A (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
KR102044043B1 (ko) 웨이퍼의 가공 방법
JP5331500B2 (ja) ウエーハの処理方法
KR102044042B1 (ko) 웨이퍼의 가공 방법
KR20140077106A (ko) 웨이퍼의 가공 방법
US7629230B2 (en) Wafer processing method
JP4554384B2 (ja) ウェーハの分割方法
KR20150141875A (ko) 웨이퍼 가공 방법
JP2015095509A (ja) ウェーハの加工方法
JP2019079884A (ja) ウェーハの加工方法
JP4471565B2 (ja) 半導体ウエーハの分割方法
JP2005150434A (ja) 半導体ウェーハの製造方法
TWI780318B (zh) 晶圓的加工方法
US10790193B2 (en) Wafer processing method
JP2016100346A (ja) ウェーハの加工方法
US11024542B2 (en) Manufacturing method of device chip
JP6684183B2 (ja) デバイスウエーハの加工方法
JP2020017676A (ja) ウェーハの加工方法
TW202326833A (zh) 元件晶片的製造方法
JP2022021712A (ja) ウェーハの加工方法
CN113964074A (zh) 载体板的去除方法
JP2019212769A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant