CN103903974B - 晶片的加工方法 - Google Patents

晶片的加工方法 Download PDF

Info

Publication number
CN103903974B
CN103903974B CN201310700716.8A CN201310700716A CN103903974B CN 103903974 B CN103903974 B CN 103903974B CN 201310700716 A CN201310700716 A CN 201310700716A CN 103903974 B CN103903974 B CN 103903974B
Authority
CN
China
Prior art keywords
chip
resin film
back side
semiconductor wafer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310700716.8A
Other languages
English (en)
Other versions
CN103903974A (zh
Inventor
松崎荣
川合章仁
荒井尚
荒井一尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN103903974A publication Critical patent/CN103903974A/zh
Application granted granted Critical
Publication of CN103903974B publication Critical patent/CN103903974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明是晶片的加工方法,能不使器件品质降低地将树脂膜装配到各器件的背面。该方法将晶片沿间隔道分割成一个个器件并将树脂膜装配到各器件的背面,包括:保护部件粘贴工序,将保护部件粘贴到晶片正面;背面磨削工序,对晶片背面进行磨削而形成为规定的厚度;树脂膜装配工序,将树脂膜装配到晶片背面;抗蚀剂膜覆盖工序,在树脂膜表面的规定的区域覆盖抗蚀剂膜;蚀刻工序,从晶片背面侧进行等离子蚀刻,沿间隔道对树脂膜进行蚀刻并对晶片进行蚀刻,沿着间隔道将树脂膜和晶片按一个个器件进行分割;抗蚀剂膜除去工序,除去覆盖在树脂膜表面的抗蚀剂膜;以及晶片支撑工序,将切割带粘贴到树脂膜侧,且通过环状框架支撑切割带外周部并剥离保护部件。

Description

晶片的加工方法
技术领域
本发明涉及这样的晶片的加工方法:将在正面在通过呈格子状地形成的间隔道划分出的多个区域形成有器件的晶片沿着间隔道分割成一个个器件,并且将芯片结合用的粘接膜(DAF)等树脂膜装配到各器件的背面。
背景技术
例如,在半导体器件制造工序中,在大致圆板形形状的半导体晶片的正面,在通过呈格子状地形成的分割预定线(间隔道)划分出的多个区域形成IC(集成电路)、LSI(大规模集成电路)等器件,沿着间隔道对形成有该器件的各区域进行分割,由此,制造出一个个半导体器件。作为分割半导体晶片的分割装置一般使用切削装置,该切削装置通过厚度为20μm左右的切削刀具沿着间隔道来切削半导体晶片。像这样分割出的半导体器件在封装之后被广泛利用到便携电话和个人电脑等电气设备中。
关于被分割成单个的半导体器件,在其背面装配有由聚酰亚胺系树脂、环氧系树脂、丙烯酸系树脂等形成的厚度为10~30μm的、称为芯片粘接膜(DAF,Die Attach Film)的芯片结合用的粘接膜,通过加热而结合到隔着该粘接膜支撑半导体器件的芯片结合框架。另外,存在这样的情况:为了抑制存在于由硅基板构成的半导体晶片内的微量金属杂质的移动,将称为芯片背侧膜(DSF,Die Back Side Film)的树脂膜装配到半导体晶片的背面。作为将称为芯片粘接膜(DAF)或芯片背侧膜(DSF)的树脂膜装配到半导体器件的背面的方法,在将树脂膜粘贴到半导体晶片的背面,将半导体晶片经该树脂膜粘贴到切割带之后,沿着形成于半导体晶片的正面的间隔道利用切削刀具来将半导体晶片与粘接膜一起切断,由此,形成了在背面装配有树脂膜的半导体器件。
然而,根据上述的装配树脂膜的方法,存在这样的问题:在通过切削刀具对半导体晶片和树脂膜一起进行切断而分割成一个个半导体器件时,在半导体器件的背面产生缺口、或在树脂膜产生须状的毛边,从而成为引线接合时断线的原因。
近年来,便携电话和个人电脑等电气设备要求更轻量化、小型化,从而需要更薄的半导体器件。作为更薄地分割半导体器件的技术,所谓称为先切割法的分割技术被实用化了。该先切割法是这样的技术:从半导体晶片的正面沿着间隔道形成规定的深度(相当于半导体器件的完成品厚度的深度)的分割槽,然后,在将保护带粘贴到半导体晶片的正面之后对半导体晶片的背面进行磨削,由此,在半导体晶片的背面露出分割槽从而将半导体晶片分割成一个个半导体器件,可以将半导体器件的厚度加工到50μm以下。
然而,在通过先切割法将半导体晶片分割成一个个半导体器件的情况下,在从半导体晶片的正面沿着间隔道形成了规定的深度的分割槽之后,将保护带粘贴到半导体晶片的正面并对背面进行磨削,使分割槽在该背面露出,因此,不能将芯片粘接膜(DAF)或芯片背侧膜(DSF)等树脂膜提前装配到半导体晶片的背面。因此,存在这样的问题:在通过先切割法结合到支撑半导体器件的芯片结合框架时,不得不将结合剂插入到半导体器件与芯片结合框架之间,不能顺畅地实施结合作业。
为了解决这样的问题,提出了这样的半导体器件的制造方法:将芯片粘接膜(DAF)或芯片背侧膜(DSF)等树脂膜装配到通过先切割法而被分割成一个个半导体器件的晶片的背面,将半导体器件隔着该树脂膜粘贴到切割带上,之后,从半导体器件的正面侧穿过各半导体器件之间的间隙向在上述间隙露出的该树脂膜的部分照射激光光线,从而熔断树脂膜的在上述间隙露出的部分(例如,参照专利文献1)。
现有技术文献
专利文献1:日本特开2002-118081号公报
然而,存在这样的问题:通过照射激光光线而被熔断的芯片粘接膜(DAF)或芯片背侧膜(DSF)等树脂膜从器件的外周伸出,由于从该器件的外周伸出的伸出部分对形成于器件正面的结合区(bonding pad)造成污染等,而使器件的品质降低。
发明内容
本发明是鉴于上述事实而完成的发明,其主要的技术课题在于提供一种晶片的加工方法,能够不使器件的品质降低地将芯片粘接膜(DAF)或芯片背侧膜(DSF)等树脂膜装配到各个器件的背面。
为了解决上述主要的技术课题,根据本发明提供了一种晶片的加工方法,用于将在正面在通过呈格子状地形成的多个间隔道划分出的多个区域形成有器件的晶片沿着间隔道分割成一个个器件,并且将树脂膜装配到各器件的背面,
上述晶片的加工方法的特征在于,包括:
保护部件粘贴工序,将保护部件粘贴到晶片的正面;
背面磨削工序,对实施了上述保护部件粘贴工序的晶片的背面进行磨削而形成为规定的厚度;
树脂膜装配工序,将树脂膜装配到实施了上述背面磨削工序的晶片的背面;
抗蚀剂膜覆盖工序,在实施了上述树脂膜装配工序的晶片的背面所装配的树脂膜的表面的、除与间隔道对应的区域以外的区域,覆盖抗蚀剂膜;
蚀刻工序,通过从实施了上述抗蚀剂膜覆盖工序的晶片的背面侧进行等离子蚀刻,来沿着间隔道对树脂膜进行蚀刻并且对晶片进行蚀刻,从而沿着间隔道将树脂膜和晶片按一个个器件进行分割;
抗蚀剂膜除去工序,将覆盖于在实施了上述蚀刻工序的晶片的背面装配的树脂膜的表面上的抗蚀剂膜除去;以及
晶片支撑工序,在装配于被分割成了一个个器件的晶片的背面上的树脂膜侧粘贴切割带,并且通过环状框架来支撑切割带的外周部,剥离粘贴在晶片的正面的保护部件。
在上述蚀刻工序中,在对树脂膜进行蚀刻时,蚀刻气体使用O2,在对晶片进行蚀刻时,蚀刻气体交替地使用SF6和C4F8
另外,根据本发明提供一种晶片的加工方法,用于将在正面在通过呈格子状地形成的多个间隔道划分出的多个区域形成有器件的晶片沿着间隔道分割成一个个器件,并且将树脂膜装配到各器件的背面,
上述晶片的加工方法的特征在于,包括:
保护部件粘贴工序,将保护部件粘贴到晶片的正面;
背面磨削工序,对实施了上述保护部件粘贴工序的晶片的背面进行磨削而形成为规定的厚度;
晶片支撑工序,将树脂膜装配到实施了上述背面磨削工序的晶片的背面,并且将切割带粘贴到树脂膜侧,并通过环状框架来支撑切割带的外周部,将粘贴在晶片的正面的保护部件剥离;
抗蚀剂膜覆盖工序,在实施了上述晶片支撑工序的晶片的正面的、除间隔道以外的区域覆盖抗蚀剂膜;
蚀刻工序,通过从实施了上述抗蚀剂膜覆盖工序的晶片的正面侧进行等离子蚀刻,来沿着间隔道对晶片进行蚀刻并且对树脂膜进行蚀刻,从而沿着间隔道将晶片和树脂膜按一个个器件进行分割;以及
抗蚀剂膜除去工序,从实施了上述蚀刻工序的晶片的正面除去抗蚀剂膜。
在上述蚀刻工序中,在对晶片进行蚀刻时,蚀刻气体交替地使用SF6和C4F8,在对树脂膜进行蚀刻时,蚀刻气体使用O2
发明效果
本发明涉及的晶片的加工方法,在装配于晶片的背面的树脂膜的表面的、除与间隔道对应的区域以外的区域覆盖抗蚀剂膜,通过从晶片的背面侧进行等离子蚀刻,来沿着间隔道对树脂膜进行蚀刻并且对晶片进行蚀刻,从而沿着间隔道将树脂膜和晶片按一个个器件进行分割,树脂膜被沿着一个个器件的外周可靠地除去,因此,树脂膜不会从器件的外周伸出。因此,能够解决这样的问题:树脂膜从器件的外周伸出,由于该伸出部分对形成于器件的正面的结合区造成污染等而使器件的品质降低。
另外,本发明涉及的晶片的加工方法,在背面装配有树脂膜的晶片的正面的、除间隔道以外的区域覆盖抗蚀剂膜,通过从晶片的正面侧进行等离子蚀刻,来沿着间隔道对晶片进行蚀刻并且对树脂膜进行蚀刻,从而沿着间隔道将晶片和树脂膜按一个个器件进行分割,因此树脂膜被沿着一个个器件的外周可靠地除去,因此,树脂膜不会从器件的外周伸出。因此,能够解决这样的问题:树脂膜从器件的外周伸出,由于该伸出部分对形成于器件的正面的结合区造成污染等而使器件的品质降低。
附图说明
图1是表示利用本发明涉及的晶片的加工方法被加工的半导体晶片的立体图以及主要部分放大剖视图。
图2是本发明涉及的晶片的加工方法中的保护部件粘贴工序的说明图。
图3是用于实施本发明涉及的晶片的加工方法中的背面磨削工序的磨削装置的主要部分立体图。
图4是本发明涉及的晶片的加工方法中的背面磨削工序的说明图。
图5是本发明涉及的晶片的加工方法中的树脂膜装配工序的说明图。
图6是本发明涉及的晶片的加工方法中的抗蚀剂膜覆盖工序的说明图。
图7是用于实施本发明涉及的晶片的加工方法中的蚀刻工序的等离子蚀刻装置的主要部分的剖视图。
图8是本发明涉及的晶片的加工方法中的蚀刻工序的说明图。
图9是实施了本发明涉及的晶片的加工方法中的抗蚀剂膜覆盖工序之后的晶片的立体图。
图10是本发明涉及的晶片的加工方法中的晶片支撑工序的说明图。
图11是表示本发明涉及的晶片的加工方法中的晶片支撑工序的第2实施方式的说明图。
图12是表示本发明涉及的晶片的加工方法中的抗蚀剂膜覆盖工序的第2实施方式的说明图。
图13是表示本发明涉及的晶片的加工方法中的蚀刻工序的第2实施方式的说明图。
图14是实施了本发明涉及的晶片的加工方法中的抗蚀剂膜覆盖工序的第2实施方式之后的晶片的立体图。
标号说明
2:半导体晶片
21:间隔道
22:器件
3:保护带
4:磨削装置
41:磨削装置的卡盘工作台
42:磨削构件
5:树脂膜
6:光致抗蚀剂膜
7:等离子蚀刻装置
75:下部电极
76:上部电极
83:SF6气体供给构件
84:C4F8气体供给构件
85:氧气供给构件
F:环状框架
T:切割带
具体实施方式
以下,参照附图对本发明涉及的晶片的加工方法的最佳实施方式进行详细的说明。
图1表示作为按照本发明而被加工的晶片的半导体晶片的立体图。图1所示的半导体晶片2例如由直径为200mm、厚度为600μm的硅晶片构成,在晶片2的正面2a呈格子状地形成有多条间隔道21,并且在通过该多条间隔道21划分出的多个区域形成有IC(集成电路)、LSI(大规模集成电路)等器件22。
参照图2至图10对沿着间隔道21将上述半导体晶片2分割成一个个器件22的晶片的加工方法的第1实施方式进行说明。
首先,为了保护形成于半导体晶片2的正面2a的器件22,实施如下的保护部件粘贴工序:将保护部件粘贴到半导体晶片2的正面2a。即,如图2所示,将作为保护部件的保护带3粘贴到半导体晶片2的正面2a。另外,关于保护带3,在图示的实施方式中在由厚度为100μm的聚氯乙烯(PVC)构成的片状基材的表面涂布有厚度为5μm左右的丙烯酸树脂系的胶糊。
在将作为保护部件的保护带3粘贴到半导体晶片2的正面2a之后,实施如下的背面磨削工序:对半导体晶片2的背面2b进行磨削,从而使半导体晶片2形成为器件的规定的完成厚度。使用图3所示的磨削装置4来实施该背面磨削工序。图3所示的磨削装置4具有:卡盘工作台41,其用于保持被加工物;以及磨削构件42,其用于对保持在该卡盘工作台41上的被加工物进行磨削。卡盘工作台41构成为将被加工物抽吸保持到作为保持面的上表面上,通过未图示的旋转驱动机构使该卡盘工作台41向图3中箭头41a所示的方向旋转。磨削构件42具有:主轴壳体421;旋转主轴422,其在该主轴壳体421中被支撑为能够自由旋转且通过未图示的旋转驱动机构而旋转;安装座423,其装配于该旋转主轴422的下端;以及磨削轮424,其安装于该安装座423的下表面。该磨削轮424由圆环状的基座425、以及呈环状地装配于该基座425的下表面的磨削磨具426构成,基座425通过紧固螺栓427安装于安装座423的下表面。
使用上述的磨削装置4来实施上述背面磨削工序时,如图3所示将实施了上述保护部件粘贴工序的半导体晶片2的保护带3侧装载到卡盘工作台41的上表面(保持面)上。然后,使未图示的抽吸构件工作,将半导体晶片2隔着保护带3抽吸保持到卡盘工作台41上(晶片保持工序)。因此,保持在卡盘工作台41上的半导体晶片2的背面2b处于上侧。在像这样将半导体晶片2隔着保护带3抽吸保持到卡盘工作台41上之后,一边使卡盘工作台41向图3中箭头41a所示的方向例如以300rmp旋转,一边使磨削构件42的磨削轮424向图3中箭头424a所示的方向例如以6000rpm旋转,如图4所示,使磨削磨具426与被加工面即半导体晶片2的背面2b接触,如图3以及图4中箭头424b所示,使磨削轮424例如以1μm/秒的磨削进给速度向下方(垂直于卡盘工作台41的保持面的方向)磨削进给规定的量。该结果为,半导体晶片2的背面2b被磨削,从而使半导体晶片2形成为规定的厚度(例如250μm)。
接下来,实施如下的树脂膜装配工序:将芯片粘接膜(DAF)或芯片背侧膜(DSF)等树脂膜装配到实施了背面磨削工序的半导体晶片2的背面2b。即,如图5的(a)以及(b)所示,将树脂膜5装配到半导体晶片2的背面2b。此时,一边以80~200℃的温度来对树脂膜5进行加热,一边将树脂膜5按压装配到半导体晶片2的背面2b。另外,树脂膜5由膜材料构成,该膜材料由环氧系树脂形成且厚度为10μm。
在实施了上述的树脂膜装配工序之后,实施如下的抗蚀剂膜覆盖工序:将抗蚀剂膜覆盖到树脂膜5的表面的、除与间隔道21对应的区域以外的区域中,其中上述树脂膜5装配于半导体晶片2的背面2b。
关于该抗蚀剂膜覆盖工序,首先如图6的(a)所示,将正性光致抗蚀剂涂布到树脂膜5的表面从而形成光致抗蚀剂膜6(光致抗蚀剂涂布工序),其中上述树脂膜5装配于实施了上述树脂膜装配工序的半导体晶片2的背面2b。接下来,对形成于树脂膜5(装配于半导体晶片2的背面2b)的表面的光致抗蚀剂膜6的除与作为要蚀刻的区域的间隔道21对应的区域之外的区域进行掩蔽,使光致抗蚀剂膜6曝光(曝光工序),通过碱溶液来对曝光的光致抗蚀剂膜6进行显影(显影工序)。该结果为,如图6的(b)所示,光致抗蚀剂膜6中的被曝光的与间隔道21对应的区域被除去。因此,在装配于半导体晶片2的背面2b的树脂膜5的表面中,在除与间隔道21对应的区域以外的区域覆盖有光致抗蚀剂膜6。
在实施了上述的抗蚀剂膜覆盖工序之后,实施如下的蚀刻工序:从半导体晶片2的背面2b侧进行等离子蚀刻,由此,沿着间隔道21对树脂膜5进行蚀刻并且对半导体晶片2进行蚀刻,从而沿着间隔道21将树脂膜5和半导体晶片2按一个个器件进行分割。使用图7所示的等离子蚀刻装置来实施该等离子蚀刻工序。图7所示的等离子蚀刻装置7具有形成密闭空间71a的机壳71。该机壳71包括:底壁711、顶壁712、左右侧壁713、714、后侧侧壁715、以及前侧侧壁(未图示),在右侧侧壁714设置有被加工物搬出搬入用的开口714a。在开口714a的外侧配设有能够沿上下方向移动的、用于开闭开口714a的门72。该门72通过门动作构件73来进行工作。门动作构件73由以下部分构成:气压缸731;以及活塞杆732,其与配设于该气压缸731内的未图示的活塞连接,气压缸731经托架733安装于上述机壳71的底壁711,活塞杆732的末端(图中为上端)与上述门72连接。通过利用该门动作构件73开启门72,能够通过开口714a对作为被加工物的实施了上述的抗蚀剂膜覆盖工序的半导体晶片2进行搬出搬入。另外,在构成机壳71的底壁711设置有排气口711a,该排气口711a与气体排出构件74连接。
在通过上述机壳71形成的密闭空间71a中,对置地配设有下部电极75和上部电极76。下部电极75由导电性的材料形成,该下部电极75包括:圆盘状的被加工物保持部751;以及圆柱状的支撑部752,其形成为从该被加工物保持部751的下表面中央部突出。像这样由被加工物保持部751和圆柱状的支撑部752构成的下部电极75以如下状态被支撑:支撑部752配设为贯穿形成于机壳71的底壁711的孔711b,该支撑部752通过绝缘体77相对于底壁711被密封。这样支撑于机壳71的底壁711的下部电极75经支撑部752与高频电源78电连接。
在构成下部电极75的被加工物保持部751的上部,设置有上方开放的圆形形状的配合凹部751a,通过多孔陶瓷材料形成的圆盘状的吸附保持部件753与该配合凹部751a配合。配合凹部751a处的形成于吸附保持部件753的下侧的室751b通过形成于被加工物保持部751和支撑部752的连通路752a而与抽吸构件79连通。因此,将被加工物装载到吸附保持构件753上,使抽吸构件79工作,将连通路752a与负压源连通,由此,负压作用于室751b,从而装载于吸附保持构件753上的被加工物被抽吸保持。另外,通过使抽吸构件79工作将连通路752a开放于大气,来解除对抽吸保持在吸附保持构件753上的被加工物的抽吸保持。
在构成下部电极75的被加工物保持部751的下部形成有冷却通路751c。该冷却通路751c的一端与形成于支撑部752的制冷剂导入通路752b连通,冷却通路751c的另一端与形成于支撑部752的制冷剂排出通路752c连通。制冷剂导入通路752b和制冷剂排出通路752c与制冷剂供给构件80连通。因此,当制冷剂供给构件80工作时,制冷剂通过制冷剂导入通路752b、冷却通路751c、以及制冷剂排出通路752c而循环。该结果为,在进行后述的等离子处理时产生的热从下部电极75传递至制冷剂,因此,防止了下部电极75的异常升温。
上述上部电极76通过导电性材料形成,该上部电极76包括:圆盘状的气体喷射部761;以及圆柱状的支撑部762,其形成为从该气体喷射部761的上表面中央部突出。关于像这样由气体喷射部761和圆柱状的支撑部762构成的上部电极76,气体喷射部761配设为与构成下部电极75的被加工物保持部751对置,支撑部762贯穿形成于机壳71的顶壁712的孔712a,该支撑部762通过装配于该孔712a的密封部件81被支撑为能够沿上下方向移动。在支撑部762的上端部安装有动作部件763,该动作部件763与升降驱动构件82连接。另外,上部电极76经支撑部762接地。
在构成上部电极76的圆盘状的气体喷射部761设置有在下表面开口的多个喷射口761a。该多个喷射口761a经形成于气体喷射部761的连通路761b和形成于支撑部762的连通路762a而与作为蚀刻气体供给构件的SF6气体供给构件83、C4F8气体供给构件84以及氧气供给构件85连通。
图示的实施方式中的等离子蚀刻装置7具有控制构件86,该控制构件86对上述门动作构件73、气体排出构件74、高频电源78、抽吸构件79、制冷剂供给构件80、升降驱动构件82、SF6气体供给构件83、C4F8气体供给构件84以及氧气供给构件85等进行控制。该控制构件86被从气体排出构件74输入关于由机壳71形成的密闭空间71a内的压力的数据,被从制冷剂供给构件80输入关于制冷剂温度(即电极温度)的数据,被从SF6气体供给构件83、C4F8气体供给构件84以及氧气供给构件85输入关于气体流量的数据,控制构件86根据这些数据等向上述各构件输出控制信号。
图示的实施方式中的等离子蚀刻装置7被如上所述地构成,以下对蚀刻工序进行说明,该蚀刻工序中,从半导体晶片2(如上所述地实施了抗蚀剂膜覆盖工序)的背面2b侧进行等离子蚀刻,沿着间隔道21对树脂膜5进行蚀刻并且对半导体晶片2进行蚀刻,从而沿着间隔道21将树脂膜5和半导体晶片2按一个个器件进行分割。
首先,使门动作构件73工作,使门72在图7中向下方移动,从而打开设置于机壳71的右侧侧壁714的开口714a。接下来,通过未图示的搬出搬入构件将半导体晶片2(实施了上述的抗蚀剂膜覆盖工序)从开口714a搬送到通过机壳71形成的密闭空间71a,将粘贴于半导体晶片2的正面的保护带3侧装载到构成下部电极75的被加工物保持部751的吸附保持部件753上。此时,使升降驱动构件82工作,使上部电极76上升。然后,使抽吸构件79工作从而如上所述地使负压作用到室751b,由此,装载于吸附保持部件753上的半导体晶片2隔着保护带3被抽吸保持。因此,关于保持在吸附保持部件753上的半导体晶片2,在粘贴于半导体晶片2的背面2b的树脂膜5的表面覆盖于除间隔道21以外的区域的光致抗蚀剂膜6处于上侧。
在像这样半导体晶片2被抽吸保持在吸附保持部件753上之后,使门动作构件73工作,使门72在图7中向上方移动,从而关闭设置于机壳71的右侧侧壁714的开口714a。然后,使升降驱动构件82工作使上部电极76下降,将构成上部电极76的气体喷射部761的下表面与粘贴在半导体晶片2的背面2b的树脂膜5的表面(上表面)之间的距离定位为适合于等离子蚀刻处理的规定的电极间距离(例如10mm),其中上述半导体晶片2保持于构成下部电极75的被加工物保持部751且粘贴有光致抗蚀剂膜6。
接下来,使气体排出构件74工作,对通过机壳71形成的密闭空间71a内进行真空排气。在对密闭空间71a内进行了真空排气之后,首先实施如下的树脂膜蚀刻工序:沿着间隔道21对树脂膜5进行蚀刻。
在实施树脂膜蚀刻工序时,使氧气供给构件85工作,向上部电极76供给等离子产生用的氧气(O2)。从氧气供给构件85供给的氧气(O2)通过形成于支撑部762的连通路762a以及形成于气体喷射部761的连通路761b,从多个喷射口761a朝向经保护带3保持在下部电极75的吸附保持部件753上的半导体晶片2的背面2b(上表面)喷射。并且,将密闭空间71a内维持为规定的气体压力(例如20Pa)。这样,在供给了等离子产生用的氧气(O2)的状态下,从高频电源78向下部电极75施加例如100W的高频电力,并且向上部电极76施加例如2000W的高频电力。由此,在下部电极75和上部电极76之间的空间产生由氧气(O2)构成的具有各向异性的等离子,并朝向装配于半导体晶片2的背面2b的树脂膜5(在表面在除与间隔道21对应的区域以外的区域覆盖有光致抗蚀剂膜6)喷射该等离子化了的活性物质。该结果为,由于等离子化了的活性物质穿过光致抗蚀剂膜6的与间隔道21对应的区域作用于树脂膜5,所以如图8的(a)所示,树脂膜5被沿着间隔道21蚀刻除去,从而形成除去槽51。
另外,例如以以下的条件来进行上述树脂膜蚀刻工序。
密闭空间71a内的压力:20Pa
高频电力:下部电极:100W,上部电极:2000W
氧气供给量:1.5升/分钟
蚀刻处理时间:10分钟(树脂膜5的厚度为10μm)
在实施了上述的树脂膜蚀刻工序之后,继续实施如下的晶片蚀刻工序:沿着间隔道21对半导体晶片2进行蚀刻,将半导体晶片2分割成一个个器件。
关于晶片蚀刻工序,使SF6气体供给构件83和C4F8气体供给构件84交替地工作,向上部电极76供给等离子产生用的SF6气体和C4F8气体。从SF6气体供给构件83供给的SF6气体和从C4F8气体供给构件84供给的C4F8气体通过形成于支撑部762的连通路762a和形成于气体喷射部761的连通路761b从多个喷射口761a交替地朝向装配于半导体晶片2(保持于下部电极75的吸附保持部件753上)的背面2b的树脂膜5(在表面在除与间隔道21对应的区域以外的区域覆盖有光致抗蚀剂膜6)喷射。并且,将密闭空间71a内维持为规定的气体压力(例如20Pa)。这样,在交替地供给了等离子产生用的SF6气体和C4F8气体的状态下,从高频电源78向下部电极75施加例如50W的高频电力,并且向上部电极76施加例如3000W的高频电力。由此,在下部电极75和上部电极76之间的空间产生由SF6气体和C4F8气体构成的具有各向异性的等离子,该等离子化了的活性物质穿过在树脂膜5沿着与间隔道对应的区域形成的除去槽51而作用于半导体晶片2,因此,如图8的(a)所示,半导体晶片2被沿着间隔道21进行蚀刻除去而形成分割槽210,从而半导体晶片2被分割成一个个器件22。
另外,例如以以下的条件来进行上述晶片蚀刻工序。
密闭空间71a内的压力:20Pa
高频电力:下部电极:50W,上部电极:3000W
SF6气体供给量:1.0升/分钟
C4F8气体供给量:0.7升/分钟
SF6气体供给间隔:每隔2秒钟而供给1秒钟
C4F8气体供给间隔:每隔1秒钟而供给2秒钟
蚀刻处理时间:20分钟(半导体晶片2的厚度为250μm)
通过实施包括上述的树脂膜蚀刻工序以及晶片蚀刻工序的蚀刻工序,树脂膜5被沿着一个个器件22的外周可靠地除去,因此,树脂膜5不会从器件的外周伸出。因此,能够解决这样的问题:树脂膜5从器件22的外周伸出,由于该伸出部分对形成于器件22的正面的结合区造成污染等而使器件的品质降低。
在实施了上述的晶片蚀刻工序之后,实施如下的抗蚀剂膜除去工序:除去覆盖于树脂膜5(装配于半导体晶片2的背面2b)的表面的光致抗蚀剂膜6。即,使用众所周知的光致抗蚀剂膜脱膜剂来除去覆盖于树脂膜5(装配于半导体晶片2的背面2b)的表面的光致抗蚀剂膜6,如图9所示,使装配于半导体晶片2的背面2b的树脂膜5露出。
接下来,实施如下的晶片支撑工序:将切割带粘贴到树脂膜5(装配于被分割成一个个器件22的半导体晶片2的背面2b)侧,并且通过环状框架来支撑切割带的外周部,并剥离粘贴在半导体晶片2的正面2a的作为保护部件的保护带3。即,在图示的实施方式中,如图10所示,将树脂膜5(装配于被分割成一个个器件22的半导体晶片2的背面2b)侧粘贴到装配于环状框架F的切割带T上。因此,粘贴于半导体晶片2的正面2a的保护带3处于上侧。然后,剥离粘贴在半导体晶片2的正面2a的作为保护部件的保护带3。另外,在图10所示的晶片支撑工序的实施方式中,示出了将装配于半导体晶片2的背面2b的树脂膜5侧粘贴到装配于环状框架F的切割带T的例子,但是,也可以将切割带粘贴到装配于半导体晶片2的背面2b的树脂膜5侧,并且同时将环状框架装配到切割带的外周部。这样粘贴在切割带T(装配于环状框架F)上的被分割成了一个个器件22的半导体晶片2被搬送到下一工序即拾取工序。
接下来,对沿着间隔道21将半导体晶片2分割成一个个器件22的晶片的加工方法的第2实施方式进行说明。
在第2实施方式中,也首先实施如下的保护部件粘贴工序(参照图2):将作为保护部件的保护带3粘贴到上述半导体晶片2的正面,并实施如下的背面磨削工序(参照图3以及图4):对实施了保护部件粘贴工序的半导体晶片2的背面进行磨削从而形成为规定的厚度。
在实施了上述背面磨削工序之后,实施如下的晶片支撑工序:将树脂膜装配到晶片的背面,并且将切割带粘贴到树脂膜侧,并通过环状框架来支撑切割带的外周部,剥离粘贴在晶片的正面的保护部件。在该晶片支撑工序中,首先实施如下的树脂膜装配工序(参照图5):将树脂膜装配到实施了背面磨削工序的半导体晶片2的背面。接下来,将装配于半导体晶片2的背面2b的树脂膜5侧粘贴到切割带(装配于环状框架)的表面,并且剥离粘贴在半导体晶片2的正面的作为保护部件的保护带3(晶片支撑工序)。即,如图11所示,将装配于半导体晶片2的背面2b的树脂膜5侧粘贴到切割带T(装配于环状框架F)上。因此,粘贴于半导体晶片2的正面2a的保护带3处于上侧。然后,剥离粘贴在半导体晶片2的正面2a的作为保护部件的保护带3。
在上述的实施方式中示出了分开实施树脂膜装配工序和晶片支撑工序的例子,但是,在使用在切割带的表面预先粘贴有树脂膜的带树脂膜的切割带的情况下,将粘贴在切割带的表面的树脂膜装配到半导体晶片2的背面,并且通过环状框架来支撑切割带的外周部。然后,剥离粘贴在半导体晶片2的正面2a的作为保护部件的保护带3,由此也可以将装配树脂膜的工序和支撑晶片的工序作为一个工序来实施。
在实施了上述晶片支撑工序之后,实施如下的抗蚀剂膜覆盖工序:将抗蚀剂膜覆盖到半导体晶片2的正面2a的除间隔道以外的区域。
在实施该抗蚀剂膜覆盖工序时,首先如图12的(a)所示,将正性光致抗蚀剂涂布到实施了上述晶片支撑工序的半导体晶片2的正面2a而形成光致抗蚀剂膜6(光致抗蚀剂涂布工序)。接下来,对形成于半导体晶片2的正面2a的光致抗蚀剂膜6的除作为要蚀刻的区域的间隔道21以外的区域进行掩蔽,使光致抗蚀剂膜6曝光(曝光工序),通过碱溶液来对曝光后的光致抗蚀剂膜6进行显影(显影工序)。该结果为,如图12的(b)所示,光致抗蚀剂膜6中的曝光后的与间隔道21对应的区域被除去。因此,在半导体晶片2的正面2a中,在除间隔道21以外的区域覆盖有光致抗蚀剂膜6。
接下来,实施如下的蚀刻工序:通过从实施了抗蚀剂膜覆盖工序的半导体晶片2的正面2a侧进行等离子蚀刻,来沿着间隔道21对半导体晶片2进行蚀刻并且对树脂膜5进行蚀刻,从而将半导体晶片2和树脂膜5沿着间隔道21按一个个器件进行分割。使用上述图7所示的等离子蚀刻装置7来实施该蚀刻工序。
首先,将粘贴有树脂膜5且装配于环状框架F的切割带T侧装载到构成等离子蚀刻装置7的下部电极75的被加工物保持部751的吸附保持部件753上,其中树脂膜5装配于如上所示地实施了抗蚀剂膜覆盖工序的半导体晶片2的背面2b。然后,使抽吸构件79工作,经切割带T对装载于吸附保持部件753上的半导体晶片2进行抽吸保持。因此,经切割带T保持于吸附保持部件753上的半导体晶片2的正面2a(在除间隔道21以外的区域覆盖有光致抗蚀剂膜6)处于上侧。
接下来,实施如下的晶片蚀刻工序:沿着间隔道21对半导体晶片2进行蚀刻,将半导体晶片2分割成一个个器件。
关于晶片蚀刻工序,使SF6气体供给构件83和C4F8气体供给构件84交替地工作,向上部电极76供给等离子产生用的SF6气体和C4F8气体。从SF6气体供给构件83供给的SF6气体和从C4F8气体供给构件84供给的C4F8气体通过形成于支撑部762的连通路762a和形成于气体喷射部761的连通路761b,从多个喷射口761a交替地朝向保持于下部电极75的吸附保持部件753上的半导体晶片2的正面2a(在除间隔道21以外的区域覆盖有光致抗蚀剂膜6)喷射。该结果为,由于等离子化了的活性物质穿过光致抗蚀剂膜6处的与间隔道21对应的区域作用于半导体晶片2,所以如图13的(a)所示,半导体晶片2被沿着间隔道21进行蚀刻除去而形成分割槽210,从而半导体晶片2被分割成一个个器件22。另外,晶片蚀刻工序中的加工条件可以与上述第1实施方式中的晶片蚀刻工序相同。
在实施了上述的晶片蚀刻工序之后,继续实施如下的树脂膜蚀刻工序:沿着间隔道21来对装配于半导体晶片2的背面的树脂膜5进行蚀刻。
在实施树脂膜蚀刻工序时,使氧气供给构件85工作,向上部电极76供给等离子产生用的氧气(O2)。从氧气供给构件85供给的氧气(O2)通过形成于支撑部762的连通路762a以及形成于气体喷射部761的连通路761b,从多个喷射口761a朝向保持在下部电极75的吸附保持部件753上的半导体晶片2的正面2a(沿着间隔道21形成有分割槽210)喷射。该结果为,由于等离子化了的活性物质穿过在半导体晶片2沿着间隔道21形成的分割槽210作用于树脂膜5,因此如图13的(b)所示,树脂膜5被沿着间隔道21蚀刻除去,形成除去槽51。另外,树脂膜蚀刻工序中的加工条件可以与上述第1实施方式中的树脂膜蚀刻工序相同。
这样即使在第2实施方式中,通过实施包括上述的晶片蚀刻工序以及树脂膜蚀刻工序的蚀刻工序,树脂膜5被沿着一个个器件22的外周可靠地除去,因此,树脂膜5不会从器件的外周伸出。因此,能够解决这样的问题:树脂膜5从器件22的外周伸出,由于该伸出部分对形成于器件22的正面的结合区造成污染等而使器件的品质降低。
接下来,实施如下的抗蚀剂膜除去工序:除去在实施了等离子蚀刻工序的半导体晶片2的正面2a覆盖于除间隔道21以外的区域的光致抗蚀剂膜6。即,使用众所周知的光致抗蚀剂膜脱膜剂来除去在半导体晶片2的正面2a覆盖于除间隔道21以外的区域的光致抗蚀剂膜6,如图14所示,使半导体晶片2的正面2a露出。
像这样实施了抗蚀剂膜除去工序的半导体晶片2(被分割成了一个个器件22)以粘贴在黏着带T(装配于环状框架F)的状态被搬送至下一工序即拾取工序。

Claims (2)

1.一种晶片的加工方法,用于将在正面在通过呈格子状地形成的多个间隔道划分出的多个区域形成有器件的晶片沿着间隔道分割成一个个器件,并且将树脂膜装配到各器件的背面,
上述晶片的加工方法的特征在于,包括:
保护部件粘贴工序,将保护部件粘贴到晶片的正面;
背面磨削工序,对实施了上述保护部件粘贴工序的晶片的背面进行磨削而形成为规定的厚度;
树脂膜装配工序,将树脂膜装配到实施了上述背面磨削工序的晶片的背面;
抗蚀剂膜覆盖工序,在实施了上述树脂膜装配工序的晶片的背面所装配的树脂膜的表面的、除与间隔道对应的区域以外的区域,覆盖抗蚀剂膜;
蚀刻工序,通过从实施了上述抗蚀剂膜覆盖工序的晶片的背面侧进行等离子蚀刻,来沿着间隔道对树脂膜进行蚀刻并且对晶片进行蚀刻,从而沿着间隔道将树脂膜和晶片按一个个器件进行分割;
抗蚀剂膜除去工序,使用可除去抗蚀剂膜的脱膜剂,将覆盖于在实施了上述蚀刻工序的晶片的背面装配的树脂膜的表面上的抗蚀剂膜除去;以及
晶片支撑工序,在装配于被分割成了一个个器件的晶片的背面上的树脂膜侧粘贴切割带,并且通过环状框架来支撑切割带的外周部,剥离粘贴在晶片的正面的保护部件。
2.根据权利要求1所述的晶片的加工方法,其特征在于,
在上述蚀刻工序中,在对树脂膜进行蚀刻时,蚀刻气体使用O2,在对晶片进行蚀刻时,蚀刻气体交替地使用SF6和C4F8
CN201310700716.8A 2012-12-26 2013-12-18 晶片的加工方法 Active CN103903974B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012282771A JP6219565B2 (ja) 2012-12-26 2012-12-26 ウエーハの加工方法
JP2012-282771 2012-12-26

Publications (2)

Publication Number Publication Date
CN103903974A CN103903974A (zh) 2014-07-02
CN103903974B true CN103903974B (zh) 2018-04-06

Family

ID=50995241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310700716.8A Active CN103903974B (zh) 2012-12-26 2013-12-18 晶片的加工方法

Country Status (4)

Country Link
JP (1) JP6219565B2 (zh)
KR (1) KR102044043B1 (zh)
CN (1) CN103903974B (zh)
TW (1) TWI627666B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039186A (ja) * 2014-08-05 2016-03-22 株式会社ディスコ ウエーハの加工方法
JP2016100346A (ja) * 2014-11-18 2016-05-30 株式会社ディスコ ウェーハの加工方法
US10475764B2 (en) 2014-12-26 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Die bonder and methods of using the same
JP6305355B2 (ja) 2015-01-28 2018-04-04 株式会社東芝 デバイスの製造方法
JP2017041574A (ja) * 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの加工方法
JP6824581B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP6903375B2 (ja) * 2017-04-19 2021-07-14 株式会社ディスコ デバイスチップの製造方法
TWI797154B (zh) * 2018-01-31 2023-04-01 日商三星鑽石工業股份有限公司 膜剝離機構及基板裂斷系統
JP7296718B2 (ja) * 2018-12-11 2023-06-23 株式会社ディスコ ウェーハの加工方法
CN110729186A (zh) * 2019-10-24 2020-01-24 东莞记忆存储科技有限公司 一种晶圆切割及分离的加工工艺方法
JP7321653B2 (ja) * 2019-12-27 2023-08-07 株式会社ディスコ ディスプレイパネルの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141024A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 粘着テープ
CN101542714A (zh) * 2007-02-08 2009-09-23 松下电器产业株式会社 半导体芯片制造方法
CN102206469A (zh) * 2010-03-31 2011-10-05 古河电气工业株式会社 晶片加工用胶带

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312980A (ja) * 1997-05-13 1998-11-24 Sony Corp 半導体装置の製造方法
JP4387007B2 (ja) * 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP4109823B2 (ja) 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
WO2006090650A1 (ja) * 2005-02-23 2006-08-31 Jsr Corporation ウェハ加工方法
JP4544231B2 (ja) * 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
JP2010212608A (ja) * 2009-03-12 2010-09-24 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5068828B2 (ja) * 2010-01-19 2012-11-07 信越化学工業株式会社 レジスト下層膜形成用組成物、レジスト下層膜形成方法、及びパターン形成方法
US8557682B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542714A (zh) * 2007-02-08 2009-09-23 松下电器产业株式会社 半导体芯片制造方法
JP2009141024A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 粘着テープ
CN102206469A (zh) * 2010-03-31 2011-10-05 古河电气工业株式会社 晶片加工用胶带

Also Published As

Publication number Publication date
CN103903974A (zh) 2014-07-02
JP2014127570A (ja) 2014-07-07
JP6219565B2 (ja) 2017-10-25
TW201428836A (zh) 2014-07-16
KR102044043B1 (ko) 2019-11-12
TWI627666B (zh) 2018-06-21
KR20140083870A (ko) 2014-07-04

Similar Documents

Publication Publication Date Title
CN103903974B (zh) 晶片的加工方法
CN103871944A (zh) 晶片的加工方法
JP6512454B2 (ja) 素子チップの製造方法
CN105304561A (zh) 晶片的加工方法
JP6770858B2 (ja) 分割方法
JP2005019525A (ja) 半導体チップの製造方法
US20090042368A1 (en) Wafer processing method
JP2008226940A (ja) 半導体チップの製造方法
TW200834702A (en) Method of manufacturing semiconductor chip
JP2008071892A (ja) 積層用デバイスの製造方法
JP2008182015A (ja) ウエーハの研削方法
TW201515079A (zh) 半導體元件之製造方法以及晶圓安裝裝置
JP2008270282A (ja) 半導体装置の製造方法
WO2008114806A1 (ja) 半導体装置及びその製造方法
JP6822802B2 (ja) ウエーハの加工方法
KR20150141875A (ko) 웨이퍼 가공 방법
TW201917783A (zh) 晶圓加工方法
CN104576529A (zh) 晶片的加工方法
JP5840003B2 (ja) ウエーハの加工方法
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
CN110364481A (zh) 晶片的加工方法
JP2011181951A (ja) 半導体装置の製造方法
JP6689154B2 (ja) デバイスウエーハの加工方法
JP2020092191A (ja) デバイスチップの製造方法
JP2007005366A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant