WO2008114806A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2008114806A1
WO2008114806A1 PCT/JP2008/055027 JP2008055027W WO2008114806A1 WO 2008114806 A1 WO2008114806 A1 WO 2008114806A1 JP 2008055027 W JP2008055027 W JP 2008055027W WO 2008114806 A1 WO2008114806 A1 WO 2008114806A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
chip
semiconductor device
manufacturing
adhesive layer
Prior art date
Application number
PCT/JP2008/055027
Other languages
English (en)
French (fr)
Inventor
Kojiro Kameyama
Original Assignee
Sanyo Electric Co., Ltd.
Sanyo Semiconductor Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co., Ltd., Sanyo Semiconductor Co., Ltd. filed Critical Sanyo Electric Co., Ltd.
Priority to US12/530,829 priority Critical patent/US8187949B2/en
Priority to CN2008800082593A priority patent/CN101632155B/zh
Publication of WO2008114806A1 publication Critical patent/WO2008114806A1/ja
Priority to US12/570,209 priority patent/US8907407B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device having a thin substrate and a manufacturing method thereof.
  • a wafer 10 2 a having an element region 1 0 1 formed on the main surface is prepared, and a protective tape 1 0 5 a is attached to the surface of the wafer 1 0 2 a.
  • the wafer 10 0 2 a is thinned by grinding from the back surface to a desired thickness. Specifically, in the case of discrete devices, the wafer 10 2 a is ground to a film of about 100 to 200 ⁇ m, and in the case of LSI, the wafer 10 2 a is 1 5 0 to 3 3 It is ground to a film of about 0 / im. After grinding, the protective tape 10 5 a is peeled off from the wafer 10 2 a.
  • each chip 2 b is picked up from fixing tape 1 0 5 b, and conductive material 1 1 3 is applied onto island 1 1 2 a, and chip 1 0 2 Mount b. Then, the element region 1 0 1 and the lead 1 1 2 b are connected by, for example, a wire 1 1 4.
  • the chip 1 0 2 b, the island 1 1 2 a, and the wire 1 1 4 are sealed with, for example, resin.
  • the wafer 10 2 a when the wafer 10 2 a is ground to the thickness of the chip, the wafer 10 2 a is greatly warped. Particularly in recent years, the diameter of the wafer 10 2 a has been increasing, and this warpage cannot be ignored.
  • a wafer 2 0 2 a having an element region 2 0 1 formed on the front surface side is prepared, and the back surface of the wafer 2 0 2 a is adsorbed to the dicing table 2 3 by vacuum or the like And fix. Then, the surface of the wafer 20 2 a is half-diced to form the groove 204.
  • a flat ring 2 0 5 b with a protective tape 2 0 5 a attached thereto is prepared. Then, the element region 2 0 1 is fixed to the protective tape 2 0 5 a exposed from the flat ring 2 0 5 b.
  • the flat ring 2 0 5 b is adsorbed and fixed to the grinding fixing base 2 0 7 of the grinding apparatus. Then, the wafer 2 0 2 a reaches the groove 2 0 4 from the back surface side. Grind until thin. At this time, the wafer 2 a is divided into individual chips 2 0 2 b.
  • each chip 2 b is picked up from the fixed tape 10 5 b, and a semiconductor device as shown in FIG. 15 is obtained as in the first prior art.
  • the wafer 2 0 2 a is divided into individual chips 2 0 2 b, so that warpage of the wafer 2 0 2 a is suppressed.
  • wafers 1 0 2 a and 2 0 2 a are separated into chips 1 0 2 b and 2 0 2 b, and then chips 1 0 2 b and 2 0 2 b We had to pick up and transport it to the next process. This is because the mechanical strength of the fixing tape 1 0 5 b and the protective tape 2 0 5 a is weak.
  • the back electrode is not formed on each of the chips 10 2 b and 2 0 2 b, and is mounted on the island 1 1 2 a with the conductive material 1 1 3.
  • the fixing tape 10 0 5 b and the protective tape 2 0 5 a cannot withstand the processing temperature when forming the back electrode, so that each chip 1 0 2 This is because it is difficult to form the back electrode together with b and 2 0 2 b attached to the fixed tape 1 0 5 b and the protective tape 2 0 5 a.
  • the wafer 2 0 2 a was separated into individual chips 2 0 2 b at the same time as grinding, but the mechanical strength of the protective tape 2 0 5 b was weak, so 0 It was difficult to make 2 b thinner than 80 ⁇ m.
  • a method of manufacturing a semiconductor device includes a step of preparing a wafer having an element region formed on a surface, forming a groove so as to surround the element region, and an adhesive layer on the surface of the wafer A step of attaching a rigid support through the step, a step of thinning the wafer from the back surface until it reaches the groove and separating it into a plurality of chips, and affixing the plurality of chips to the support And a step of performing back surface processing with heat treatment in a state where the heat treatment is performed, and a step of dissolving the adhesive layer and separating the plurality of chips, respectively, and the adhesive layer is applied so as to enter the groove It is characterized by.
  • a semiconductor device comprising: a semiconductor chip; an element region formed on a surface of the semiconductor chip; and a back electrode formed on a back surface of the chip.
  • the back electrode includes the semiconductor chip. It is formed to extend to the middle of the side wall, and a mouth material is formed to the middle of the side wall.
  • backside processing with heat treatment of the backside electrode and the like can be performed in a lump in a state where each chip is attached to the support.
  • the height of the side fillet can be controlled by the amount of adhesive layer entering the groove.
  • FIG. 1 is a cross-sectional view of a process of a method for manufacturing a semiconductor device according to the present invention
  • FIG. 2 is a cross-sectional view of a process of a method of manufacturing a semiconductor device according to the present invention
  • FIG. FIG. 4 is a cross-sectional view of one process of a semiconductor device manufacturing method according to the present invention
  • FIG. 4 is a cross-sectional view of one process of a semiconductor device manufacturing method according to the present invention
  • FIG. Manufacturing method FIG. 6 is a cross-sectional view of a semiconductor device according to the present invention
  • FIG. 7 is a cross-sectional view of a process of manufacturing a semiconductor device according to the present invention
  • FIG. 9 is a cross-sectional view of one step of a method for manufacturing a semiconductor device according to the present invention
  • FIG. 9 is a cross-sectional view of one step of a method for manufacturing a semiconductor device according to the present invention
  • FIG. 10 is a semiconductor according to the present invention.
  • FIG. 11 is a cross-sectional view of a process of a semiconductor device manufacturing method according to the present invention
  • FIG. 11 is a cross-sectional view of a process of a semiconductor device manufacturing method according to the present invention.
  • FIG. 13 is a cross-sectional view of one process of the method of manufacturing a semiconductor device according to the prior art
  • FIG. 14 is a cross-sectional view of the method of manufacturing the semiconductor device according to the prior art.
  • FIG. 15 is a cross-sectional view of a conventional semiconductor device
  • Fig. 16 is a cross-sectional view of the prior art
  • FIG. 17 is a cross-sectional view of one process of a method for manufacturing a semiconductor device according to the prior art
  • FIG. 18 is a diagram of a method for manufacturing a semiconductor device according to the prior art. It is sectional drawing of a process.
  • a wafer 2 a having an element region 1 formed on the surface side is prepared, and a groove 4 is formed so as to surround the element region 1.
  • the groove 4 is formed to be deeper than at least the thickness of the chip after completion.
  • the wafer 2 a is bonded to the support 5 with the adhesive layer 6 with the element region 1 facing down.
  • the adhesive layer 6 is made of a viscous material such as epoxy resin, resist, or acrylic.
  • the support 5 is made of a rigid material such as glass, quartz, ceramic, plastic, metal, or resin.
  • the adhesive layer 6 is The groove 4 is not completely embedded, and is formed to be slightly shallower than the chip thickness after completion.
  • a BG tape 7 is attached to the support 5, and the wafer 2a is ground and thinned from the back side to a desired film thickness (corresponding to the chip film thickness after completion).
  • the wafer 7 a is ground up to the groove portion 4 and separated into individual chips 2 b, and the wafer 2 a is firmly supported by the rigid support 5. Therefore, in this embodiment, the wafer 2a can be ground to 80 ⁇ m or less. Note that when the wafer 2 a is separated into chips 2 b, the groove 4 is exposed, but since the adhesive layer 6 has entered the groove 4, polishing impurities enter the element region 1 from the groove 4. Can be suppressed.
  • electrode materials 4 such as Al and Cu are deposited from the back side of each chip 2b by using methods such as CVD, PVD, sputtering, and plating. Then, the back electrode 9a is formed.
  • the chips 2 b are supported by the support 5 having high heat resistance, the chips 2 b can be added to the back surface together without being separated from the support 5.
  • each chip 2 b is affixed to the fixing tape 16 and the adhesive layer 6 is dissolved, each chip 2 b is separated from the support 5.
  • each chip 2 b is picked up from the fixing tape 16 and mounted on the island 1 2 a.
  • the electrodes (not shown) formed in the element region 1 are connected to the leads 1 2 b by wires 14 such as force metal and copper. Further, if necessary, the chip 2b, the island 12a, and the lead 12b are molded with resin to complete the semiconductor device.
  • the groove 4 may be formed by half dicing.
  • half dicing is performed by a blade, a laser, or the like.
  • a layer having low mechanical strength such as a low wk (low dielectric constant) material is formed on the wafer 2a, peeling of this layer can be prevented.
  • the groove portion 4 may be formed by etching such as isotropic etching or anisotropic etching.
  • the groove 4 can be formed in such a shape that the electrode material 8 does not easily adhere to the side wall of the groove.
  • the groove 4a can be formed with a curved upper end. .
  • the electrode material 8 is difficult to adhere to the side wall of the groove 4a.
  • a method of alternately repeating a plasma etching process using mainly SF 6 gas and a plasma deposition process using mainly C 4 F 8 gas as anisotropic etching is performed.
  • the groove 4 b can be formed so that the inner wall is roughened in a wave shape.
  • the electrode material is attached so as to be interrupted on the inner wall of the groove 4b.
  • the back electrode 9 a is formed with each chip 2 b attached to the support 5 (FIG. 4).
  • the electrode material 8 is formed without interruption between the chip 9 a and the adhesive layer 6 exposed in the groove 4.
  • tip 2b remains connected by electrode material 8 and cannot be melted.
  • the thickness of the chip 2 b after completion of the adhesive layer 6 It is necessary to form so that it may become low.
  • the adhesive layer 6 it is preferable to first apply the adhesive layer 6 to the support 5 and then attach the wafer 2a. As a result, the adhesive layer 6 is pushed out by the air accumulated in the groove 4, and therefore the adhesive layer 6 is difficult to completely enter the groove 4.
  • the adhesive layer 6 enters the groove 4 when it is applied to the adhesive layer 6. Therefore, the adhesive layer 6 is easier to fill the groove 4 than the above-described method. As a result, the above-described method is effective when the wettability of the groove 4 is large, such as when the diameter of the groove 4 is small.
  • the wafer 2 a is ground and simultaneously separated into chips 2 b. Thereafter, each chip 2 b is transported to the next process while being attached to the support 5, but at this time, the end of the back surface of the chip 2 b is easily chipped. In order to prevent this, a step of forming a roundness at the end of the chip 2b may be added. Specifically, after the wafer 2 a is ground, the back surface of the wafer 2 a may be slightly etched using, for example, an acid (for example, a mixed solution of HF and nitric acid) as an etchant.
  • an acid for example, a mixed solution of HF and nitric acid
  • each chip 2 b is separated from the support 5 (FIG. 5). This is because the electrode material 8 is discontinuous between the chip 2 b and the adhesive layer. This is because it is formed.
  • the discontinuity of the electrode material 8 will be described in detail.
  • FIGS. 8 (a) and 8 (b) are enlarged sectional views of the vicinity of the groove 4.
  • the back surface electrode 9a is formed not only on the back surface of the chip 2b but also on the upper end of the side wall portion thereof. 2 b side wall 4 a, 4 Difficult to adhere to b.
  • the electrode material 8 is not formed at all on the side wall 4a as shown in FIG. 8 (a), or is thinly formed on the side wall 4b as shown in FIG. 8 (b).
  • the electrode material 8 is formed so as not to extend to the element region 1, and a defective product such as a short circuit is less likely to occur.
  • the support 5 shown in FIG. 9 (a) has a dissolution hole 11a for supplying the dissolution agent 17.
  • the fixing tape 16 is attached to the back surface of each chip 2b, and the dissolving agent 1 7 is supplied from the dissolving hole 1 1a.
  • Layer 6 can be dissolved to separate each chip 2b from support 5.
  • each chip 2 b can be peeled from the support 5 by supplying the dissolving agent 17 from the dissolving hole 1 1 b of the fixing tape 16.
  • each chip 2b is fixed by being sucked by a suction machine 18.
  • the dissolving agent 17 is sucked, it is supplied to the adhesive layer 6 from a gap in the side wall of the groove 4, for example.
  • the back surface electrode 9 b is formed not only on the back surface of the chip 2 b but also on the side wall.
  • the conductive material 1 3 a such as solder and the reflow process is performed
  • the conductive material 1 3 a flows toward the outside of the chip 2 b.
  • the conductive material 1 3 a is used for the side fillet 1 3 b. Then, the chip 2 b and the island 1 2 a are firmly connected.
  • the pre-process is performed in Japan and the post-process is performed in Asia.
  • the process of processing the wafer 2a and the process of mounting the chip 2b are often performed at different locations.
  • the chip 2 b after processing the wafer 2 a, the chip 2 b can be transported while being attached to the support 5.
  • the adhesive layer 6 is covered with the electrode material 8. For this reason, moisture in the air is less likely to be mixed into the adhesive layer 6 during transportation, and problems do not occur when each chip 2 b is peeled off during transportation.
  • the transport case 15 various things such as a laminate bag and a solid box can be used. Then, if a drying agent 19 that absorbs moisture in the air is placed in the transport case 15, peeling of the adhesive layer 6 can be prevented more firmly.
  • the present invention is not limited by the type of the chip 2b, and the MOS transistor This is applied to various semiconductor devices such as LSIs, as well as discrete devices such as ICs, IGBTs, and diodes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ウエハを研削して薄膜の半導体装置を形成する場合、チップの裏面は、各チップに分離してそれぞれ別途加工する必要があった。本発明では、ウエハ2aの表面にハーフダイシングを行って溝部4を形成した状態で、剛性のある支持体5に接着層6を介してウエハ2aの表面と貼り付ける。そして、ウエハ2aの裏面を研削して各チップ2bに個片化したあと、チップ2bを支持体5から分離せずに、裏面電極9a形成などの熱処理を伴う裏面加工を行う。

Description

明 細 書 半導体装置及びその製造方法 技術分野
本発明は、 半導体装置及びその製造方法に関し、 特に、 基板の厚さが薄い半導 体装置及びその製造方法に関する。 背景技術
近年、 オン抵抗の低減、 実装密度の向上等の要求に応じるべく、 半導体装置の 薄膜化が促進しており、 特に基板の厚みを薄く した半導体装置が促進している。
一第 1の従来技術に係る半導体装置の製造方法一
まず、 第 1 2図に示すように、 主表面に素子領域 1 0 1が形成されたウェハ 1 0 2 aを用意し、 ウェハ 1 0 2 aの表面に保護テープ 1 0 5 aを貼り付ける。
次に、 第 1 3図に示すように、 ウェハ 1 0 2 aの表面を下に向けで研削固定台
1 0 7に固定し、 ウェハ 1 0 2 aを裏面から所望の厚みまで研削して薄くする。 具体 的には、 ディスクリートデバイスの場合、 ウェハ 1 0 2 aは 1 0 0~ 2 00 μ m程度 の膜さとなるように研削され、 L S Iの場合、 ウェハ 1 0 2 aは 1 5 0 ~ 3 3 0 /i m 程度の膜さとなるように研削される。 なお、 研削後、 ウェハ 1 0 2 aから保護テープ 1 0 5 aを剥離する。
次に、 第 1 4図に示すように、 固着テープ 1 0 5 bが貼り付けられたフラッ ト リング 1 0 5 cを用意し、 ウェハ 1 0 2 aの裏面をブラッ トリング 1 0 5 cから露出 した固着テープ 1 0 5 bに固着する。 そして、 フラットリング 1 0 5 cおよび固着テ ープ 1 0 5 bをダイシング台 1 0 3に固定し、 ダイシンダブレー ドでウェハ 1 0 2 a をフルダイシングしてウェハ 1 0 2 aを各チップ 1 0 2 bに切断分離する。
次に、 第 1 5図に示すように、 固定テープ 1 0 5 bから各チップ 2 bをピック アップして、 アイランド 1 1 2 a上に導電性材 1 1 3を塗布してチップ 1 0 2 bをマ ゥントする。 そして、 素子領域 1 0 1とリード 1 1 2 bとを、 例えばワイヤ 1 1 4に より接続する。 なお、 チップ 1 0 2 b、 アイランド 1 1 2 a、 およびワイヤ 1 1 4は、 例えば樹脂により封止される。
しかしながら、 前記製造方法では、 ウェハ 1 0 2 aをチップの厚さまで研削す ると、 ウェハ 1 0 2 aに大きな反りが発生していた。 特に近年では、 ウェハ 1 0 2 a の大口径化が進んでおり、 この反りは無視することができない。
そこで、 ウェハの反りを防止すべく、 以下の製造方法が開示された。
一第 2の従来技術に係る半導体装置の製造方法一
まず、 第 1 6図に示すように、 表面側に素子領域 2 0 1が形成されたウェハ 2 0 2 aを用意し、 ウェハ 2 0 2 aの裏面をダイシング台 2 0 3にバキューム等で吸着 して固定する。 そして、 ウェハ 2 0 2 aの表面をハーフダイシングして溝部 2 04を 形成する。
次に、 第 1 7図に示すように、 保護テープ 2 0 5 aが貼り付けられたフラッ ト リング 2 0 5 bを用意する。 そして、 素子領域 2 0 1をフラットリング 2 0 5 bから 露出した保護テープ 2 0 5 aに固着する。
次に、 第 1 8図に示すように、 フラットリング 2 0 5 bを研削装置の研削固定 台 2 0 7に吸着固定する。 そして、 ウェハ 2 0 2 aを裏面側から溝部 2 0 4に到達す るまで研削して薄くする。 このとき、 ウェハ 2 aは、 各チップ 2 0 2 bに個片化され る。
次に、 固定テープ 1 0 5 bから各チップ 2 bをピックアップして、 第 1の従来 技術と同様に、 第 1 5図に示すような半導体装置が得られる。
以上、 第 2の従来技術では、 ウェハ 2 0 2 aを薄くすると、 ウェハ 2 0 2 aは 各チップ 2 0 2 bに個片化されるため、 ウェハ 2 0 2 aの反りが抑制される。
関連した技術文献としては、 例えば日本特許公開公報 2 0 0 0 - 1 9 5 8 2 6 号が挙げられる。 発明の開示
第 1及び第 2の従来技術では、 ウェハ 1 0 2 a , 2 0 2 aを各チップ 1 0 2 b , 2 0 2 bに個片化したあと、 各チップ 1 0 2 b， 2 0 2 bをピックアップしてから次 の工程に搬送しなければならなかった。 これは、 固定テープ 1 0 5 b , 保護テープ 2 0 5 aの機械的強度が弱いからである。
また、 前述の製造工程では、 各チップ 1 0 2 b , 2 0 2 bに裏面電極を形成し ないで、 導電材 1 1 3によりアイランド 1 1 2 aにマウントしていた。 これは、 第 1 及び第 2の従来技術では、 固定テープ 1 0 5 b , 保護テープ 2 0 5 aは、 裏面電極を 形成する際の処理温度に耐え得ることができないため、 各チップ 1 0 2 b , 2 0 2 b を固定テープ 1 0 5 b , 保護テープ 2 0 5 aに貼り付けたままで、 まとめて裏面電極 を形成することが困難だからである。
また、 第 2の従来技術では、 ウェハ 2 0 2 aは、 研削と同時に各チップ 2 0 2 bに個片化されていたが、 保護テープ 2 0 5 bの機械的強度が弱いため、 チップ 2 0 2 bを 8 0 μ m以下まで薄くすることは困難であった。
上記に鑑み、 本発明に係る半導体装置の製造方法は、 表面に素子領域が形成さ れたウェハを用意し、 前記素子領域を囲むように溝部を形成する工程と、 前記ウェハ の表面に接着層を介して剛性のある支持体を貼り付ける工程と、 前記ウェハを裏面か ら前記溝部に到達するまで薄膜化して複数のチップに分離する工程と、 前記複数のチ ップを支持体に貼り付けた状態で熱処理を伴う裏面加工を行う工程と、 前記接着層を 溶解し前記複数のチップをそれぞれ分離する工程と、 を含み、 前記接着層は、 前記溝 部に入り込むように塗布されていることを特徴とする。
また、 本発明に係る半導体装置は、 半導体チップと、 前記半導体チップの表面 に形成された素子領域と、 前記チップの裏面に形成された裏面電極と、 を備え、 前記 裏面電極は、 前記半導体チップの側壁の途中まで広がって形成されており、 前記側壁 の途中まで口ゥ材が形成されていることを特徴とする。
本発明では、 各チップが支持体に貼り付けられた状態で一括して、 裏面電極等 の熱処理を伴う裏面加工を行うことができる。
また、 溝部に入り込む接着層の量により、 サイ ドフィ レッ トの高さを制御でき る。 図面の簡単な説明
第 1図は本発明に係る半導体装置の製造方法の一工程の断面図であり、 第 2図 は本発明に係る半導体装置の製造方法の一工程の断面図であり、 第 3図は本発明に係 る半導体装置の製造方法の一工程の断面図であり、 第 4図は本発明に係る半導体装置 の製造方法の一工程の断面図であり、 第 5図は本発明に係る半導体装置の製造方法の 一工程の断面図であり、 第 6図は本発明に係る半導体装置の断面図であり、 第 7図は 本発明に係る半導体装置の製造方法の一工程の断面図であり、 第 8図は本発明に係る 半導体装置の製造方法の一工程の断面図であり、 第 9図は本発明に係る半導体装置の 製造方法の一工程の断面図であり、 第 1 0図は本発明に係る半導体装置の製造方法の 一工程の断面図であり、 第 1 1図は本発明に係る半導体装置の製造方法の一工程の断 面図であり、 第 1 2図は従来技術に係る半導体装置の製造方法の一工程の断面図であ り、 第 1 3図は従来技術に係る半導体装置の製造方法の一工程の断面図であり、 第 1 4図は従来技術に係る半導体装置の製造方法の一工程の断面図であり、 第 1 5図は従 来技術に係る半導体装置の断面図であり、 第 1 6図は従来技術に係る半導体装置の断 面図であり、 第 1 7図は従来技術に係る半導体装置の製造方法の一工程の断面図であ り、 第 1 8図は従来技術に係る半導体装置の製造方法の一工程の断面図である。 発明を実施するための最良の形態
以下、本発明の具体的な実施形態について、図面を参照して具体的に説明する。 一製造方法の概略一
まず、 第 1図に示すように、 表面側に素子領域 1が形成されたウェハ 2 aを用 意し、 素子領域 1を囲むように溝部 4を形成する。 このとき、 溝部 4は、 少なくとも 完成後のチップの膜厚よりも深くなるように形成される。
次に、 第 2図に示すように、 素子領域 1を下側にして、 ウェハ 2 aを接着層 6 により支持体 5に貼り付ける。 ここで、 接着層 6は、 エポキシ樹脂， レジスト， ァク リル等， 粘性があるものが用いられる。 また、 支持体 5は、 ガラス， 石英， セラミツ ク， プラスチック， 金属， 樹脂等、 剛性があるものが用いられる。 なお、 接着層 6は、 溝部 4を完全には埋め込まず、 完成後のチップ膜厚よりわずかに浅くなるように形成 される。
次に、 第 3図に示すように、 支持体 5に B Gテープ 7を貼り付けて、 ウェハ 2 aを裏面側から所望の膜厚 （完成後にチップ膜厚に対応） まで研削して薄くする。 こ のとき、 ウェハ 7 aは溝部 4まで研削されて各チップ 2 bに個片化され、 また、 ゥェ ハ 2 aは剛性のある支持体 5により強固に支えられている。 このため、 本実施形態で は、 ウェハ 2 aを 8 0 μ m以下まで研削できる。 なお、 ウェハ 2 aが各チップ 2 bに 個片化されると溝部 4が露出するが、 溝部 4には接着層 6が入り込んでいるため、 研 削の不純物が溝部 4から素子領域 1に混入することを抑制できる。
次に、 第 4図に示すように、 C V D法， P V D法， スパッタ法， メツキ法等の 方法を用いて、 A l， C u等の電極材料 4を各チップ 2 bの裏面側から堆積させて裏 面電極 9 aを形成する。 本実施形態では、 各チップ 2 bは、 熱耐性の高い支持体 5に より支えられているため、 各チップ 2 bを支持体 5から分離しないでまとめて裏面加 ェすることができる。
次に、 第 5図に示すように、 各チップ 2 bを固定テープ 1 6に貼り付けて接着 層 6を溶解すると、 各チップ 2 bが支持体 5から分離される。
次に、 第 6図に示すように、 各チップ 2 bを固定テープ 1 6からピックアップ して、 アイランド 1 2 a上にマウントする。 そして、 素子領域 1に形成された電極 （不 図示） とリード 1 2 bと力 金， 銅等のワイヤ 1 4により接続されている。 さらに、 必要に応じて、 チップ 2 b , アイランド 1 2 a , リード 1 2 bを樹脂でモールドして 半導体装置が完成する。
一ウェハ 2 aに溝部 4を形成する工程 （第 1図） の詳細一 本発明は、 ウェハに溝部 4を形成する方法として、 下記のとおり、 様々な方法 が適用される。
例えば、 溝部 4はハーフダイシングによって形成されても良く、 この場合、 ハ ーフダイシングはブレード， レーザ等によって行われる。 特に、 レーザによってハー フダイシングを行うと、 ウェハ 2 aに L o w— k (低誘電率） 材料等の機械的強度の 低い層が形成されていても、 この層の剥がれを防ぐことができる。
また、 溝部 4は、 等方性エッチング， 異方性エッチング等のエッチングによつ て形成されても良い。 この場合、 溝部 4を電極材料 8が溝部の側壁に付着しにくいよ うな形状となるように形成できる。
つまり、 第 7図 （a ) (溝部 4 a近傍の拡大図） に示すように、 等方性エツチン グを利用すると、溝部 4 aを上端部が狭くなるように湾曲して形成することができる。 このとき、 電極材料 8は、 溝部 4 aの側壁に付着されにくい。 また、 第 7図 （b ) 示 すように、 異方性エッチングとして主に S F 6ガスを用いたプラズマエッチング工程 と主に C 4 F 8ガスを用いたプラズマデポジション工程とを交互に繰り返す手法を利 用すると、 溝部 4 bを内壁が波状に荒れるように形成することができる。 このとき、 電極材料は、 溝部 4 bの内壁において途切れるように付着される。
—ウェハ 2 aに支持体 5を貼り付ける工程 （第 2図） の詳細一
前記実施形態では、 各チップ 2 bを支持体 5に貼り付けた状態で裏面電極 9 a を形成していた（第 4図）。このとき、溝部 4に接着層 6が完全に埋め込まれていると、 電極材料 8が、 チップ 9 aと溝部 4に露出した接着層 6上とで途切れずに形成されて しまい、 接着層 6を溶解しようとしても （第 5図）、 チップ 2 bが電極材料 8によって つながつたままで溶解できない。 このため、 接着層 6を完成後のチップ 2 bの厚さよ りも低くなるように形成する必要がある。
そのために、 はじめに接着層 6を支持体 5に塗付してからウェハ 2 aを貼り付 けることが好ましい。 これにより、 接着層 6は溝部 4の内部に溜まっている空気に押 し出されるので、 接着層 6は溝部 4に完全には入り込みにく くなる。
一方、 はじめに接着層 6をウェハ 2 aに塗布してから支持体 5を貼り付けると、 接着層 6は、 接着層 6に塗布した段階で溝部 4に入り込んでしまう。 したがって、 前 述の方法よりも、 接着層 6は溝部 4を埋め込みやすい。 これにより、 前述の方法は、 溝部 4の径が小さい等、 溝部 4の濡れ性が大きい場合に有効である。
一ウェハ 2 aを研削する工程 （第 3図） の詳細一
前記実施形態では、 ウェハ 2 aを研削すると同時に、 各チップ 2 bに個片化し ていた。 この後、 各チップ 2 bは、 支持体 5に貼り付けたままで次の工程に搬送され るが、 このとき、 チップ 2 bは裏面の端部がチッビングしやすい。 これを防ぐべく、 チップ 2 bの端部に丸みを形成する工程が追加されてもよい。 具体的には、 ウェハ 2 aを研削した後、 例えば、 酸 （例えば、 H Fと硝酸等との混合液） をエツチャントと してウェハ 2 aの裏面をわずかにエッチングすればよい。
一裏面電極 9 aを形成する工程 （第 4図） の詳細一
前記実施形態では、 接着層 5を溶解すると、 各チップ 2 bは支持体 5から分離 したが （第 5図）、 これは、 電極材料 8がチップ 2 b上と接着層上とで不連続に形成さ れているからである。 以下、 電極材料 8の不連続性について詳細に説明する。
第 8図 （a ) , ( b ) は、 溝部 4の近傍を拡大した断面図を示す。 本実施形態で は、 裏面電極 9 aは、 チップ 2 bの裏面上のみならず、 その側壁部の上端に延在する ように形成されるため、 これが傘となって、電極材料 8は、 チップ 2 bの側壁部 4 a , 4 bに付着されにくい。 これにより、 電極材料 8は、 第 8図 （a ) の如く側壁部 4 a に全く形成されない、 または、 第 8図 （b ) の如く側壁部 4 bには薄く形成される。
さらに、 溝部 4には接着層 4が埋め込まれているため、 電極材料 8は、 素子領 域 1までは延在しないように形成され、 ショート等の不良品が発生しにくい。
一接着層の溶解工程 （第 5図） の詳細一
接着層 5を溶解するには、 接着層 5に溶解剤 1 7を混入する必要があり、 その 具体例について以下説明する。
第 9図 （a ) に示す支持体 5は、 溶解剤 1 7を供給するための溶解孔 1 1 aを 有する。 この支持体 5を用いれば、 第 9図 （b ) に示すように、 各チップ 2 bの裏面 に固定テープ 1 6を張り付け、 溶解孔 1 1 aから溶解剤 1 7を供給することにより、 接着層 6を溶解して、 各チップ 2 bを支持体 5から剥離できる。
また、 第 1 0図 （a ) では、 固定テープ 1 6に溶解剤 1 7を供給するための溶 解孔 1 1 bが形成されている。 このため、 固定テープ 1 6の溶解孔 1 1 bから溶解剤 1 7を供給することで、 各チップ 2 bを支持体 5から剥離できる。
また、 第 1 0図 （b ) では、 各チップ 2 bは、 吸引機 1 8により吸引して固定 されている。 この場合、 溶解剤 1 7は吸引されるため、 例えば溝部 4の側壁における 隙間から接着層 6に供給される。
一半導体装置の構造 （第 6図） の詳細一
前記実施形態では、 裏面電極 9 bは、 チップ 2 bの裏面上のみならず、 側壁に 延在して形成される。 これにより、 裏面電極 9 bとアイランド 1 2 aとを、 半田等の 導電材 1 3 aを介して接続してリフロー処理を施すと、 導電材 1 3 aはチップ 2 bの 外部に向かって流動する。 したがって、 導電材 1 3 aは、 サイ ドフィ レッ ト 1 3 bを 形成し、 チップ 2 bとアイランド 1 2 aとが強固に接続される。
—ウエノ、 2 aの搬送一
一般に、 半導体装置の製造では、 全工程が同じ場所で行われるのではなく、 例 えば前工程が日本でなされ、 後工程がアジアで行われる。 特に、 ウェハ 2 aを加工す る工程とチップ 2 bを実装する工程とは、 別の場所で行われることが多い。
この点、 本発明では、 ウェハ 2 aを加工した後、 チップ 2 bを支持体 5に貼り 付けたままで搬送できる。
つまり、 第 1 1図に示すように、 各チップ 2 bに裏面電極 9 aを形成した後、 そのまま搬送ケース 1 5に入れて別の工程に搬送することができる。
これは、 支持体 5は剛性を有し、 また、 ウェハ 2 aはチップに個片化している ため、 反りが発生しにくいからである。
さらに、 溝部 4において、 接着層 6は電極材料 8により被覆されている。 この ため、 搬送時に空気中の水分が接着層 6に混入されにくく、 搬送時に各チップ 2 bが 剥離するといつた問題が生じにくい。
なお、 搬送ケース 1 5は、 ラミネートの袋や、 固形のボックス等、 様々なもの が適用される。 そして、 搬送ケース 1 5内に空気中の水分を吸収するドライ剤 1 9を 入れておくと、 接着層 6の剥離をより強固に防ぐことができる。
なお、 今回開示された実施形態は、 すべての点で例示であって制限的なもので はないと考えられるべきである。 本発明の範囲は、 上記した実施形態の説明ではなく 特許請求の範囲によって示され、 さらに特許請求の範囲と均等の意味および範囲内で のすベての変更が含まれる。
例えば、 本発明は、 チップ 2 bの種類によって限定されず、 M O S トランジス タ， I GBT, ダイオード等のディスク リートデバイスをはじめ、 L S I等の様々な 半導体装置に適用される。

Claims

請 求 の 範 囲
一方の主面に素子領域が形成されたウェハを用意し、
前記素子領域を囲むように前記ウェハの前記一方の主面側に溝部を形成する 工程と、
前記ウェハの前記一方の主面上に接着層を介して剛性のある支持体を貼り付 ける工程と、
前記ウェハを前記他方の主面側から前記溝部に到達するまで薄膜化して複数 のチップに分離する工程と、
前記複数のチップを前記支持体に貼り付けた状態で熱処理を伴う裏面加工を 行う工程と、
前記接着層を溶解し前記複数のチップをそれぞれ分離する工程と、 を含み、 前記接着層は、前記溝部に入り込むように塗布されていることを特徴とする半 導体装置の製造方法。
前記裏面加工は、前記チップの前記他方の主面上に裏面電極を形成する工程を 含むことを特徴とする請求の範囲第 1項に記載の半導体装置の製造方法。
前記支持体は、 ガラス， 石英， セラミック， プラスチック， 金属， 樹脂のいず れかからなることを特徴とする請求の範囲第 1項または請求の範囲第 2項に記 載の半導体装置の製造方法。
前記チップは、 8 0 μ πι以下に薄膜化されることを特徴とする請求の範囲第 1 項乃至請求の範囲第 3項のいずれかに記載の半導体装置の製造方法。
前記接着層は、 エポキシ樹脂、 レジスト、 アクリルのいずれかを含んで構成さ れていることを特徴とする請求の範囲第 1項乃至請求の範囲第 4項のいずれか に記載の半導体装置の製造方法。
前記チップをアイランド上に実装する工程を含み、
前記裏面電極は、 口ゥ材により前記アイランド上に固着され、
前記口ゥ材は、前記チップの側壁における前記裏面電極の形状に応じてサイ ド フィ レツトを形成していることを特徴とする請求の範囲第 2項に記載の半導体 装置の製造方法。
前記ウェハと前記支持体とは、前記支持体に前記接着層が塗布されてから貼り 合わされることを特徴とする請求の範囲第 1項乃至請求の範囲第 6項のいずれ かに記載の半導体装置の製造方法。
前記ウェハと前記支持体とは、前記ウェハに前記接着層が塗布されてから貼り 合わされ、
前記溝部には、濡れ性に妨げられずに前記接着層が入り込むことを特徴とする 請求の範囲第 1項乃至請求の範囲第 7項のいずれかに記載の半導体装置の製造 方法。
前記支持体には溶解孔が設けられており、前記接着層は前記溶解孔から溶解剤 が注入されて除去されることを特徴とする請求の範囲第 1項乃至請求の範囲第 8項のいずれかに記載の半導体装置の製造方法。
前記複数のチップを固定テープに貼り付ける工程を有し、
前記固定テープは、 開口部を含んで構成され、
前記接着層は、前記固定テープの前記開口部から溶解剤が入り込んで溶解され ることを特徴とする請求の範囲第 1項乃至請求の範囲第 9項のいずれかに記載 の半導体装置の製造方法。 前記複数のチップを吸引装置で固定した後に、 前記溝部から溶解剤を吸引し て、前記接着層を溶解することを特徴とする請求の範囲第 1項乃至請求の範囲第 9項のいずれかに記載の半導体装置の製造方法。
半導体チップと、
前記半導体チップの一方の主面に形成された素子領域と、
前記チップの他方の主面上に形成された裏面電極と、
前記裏面電極と口ゥ材により固着されたアイランドと、 を含んで構成され、 前記裏面電極は、前記半導体チップの側壁の途中まで広がって形成されており、 前記チップの側壁における前記裏面電極の形状に応じてサイ ドフィレットが 形成されていることを特徴とする半導体装置。
前記チップは、 8 0 // m以下に薄膜化されていることを特徴とする請求の範 囲第 1 2項に記載の半導体装置。
PCT/JP2008/055027 2007-03-14 2008-03-12 半導体装置及びその製造方法 WO2008114806A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/530,829 US8187949B2 (en) 2007-03-14 2008-03-12 Semiconductor device and method of manufacturing the same
CN2008800082593A CN101632155B (zh) 2007-03-14 2008-03-12 半导体装置及其制造方法
US12/570,209 US8907407B2 (en) 2008-03-12 2009-09-30 Semiconductor device covered by front electrode layer and back electrode layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007065353A JP5238927B2 (ja) 2007-03-14 2007-03-14 半導体装置の製造方法
JP2007-065353 2007-03-14

Publications (1)

Publication Number Publication Date
WO2008114806A1 true WO2008114806A1 (ja) 2008-09-25

Family

ID=39765911

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/055027 WO2008114806A1 (ja) 2007-03-14 2008-03-12 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US8187949B2 (ja)
JP (1) JP5238927B2 (ja)
CN (1) CN101632155B (ja)
WO (1) WO2008114806A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014133855A (ja) * 2012-12-11 2014-07-24 Fujifilm Corp シロキサン樹脂の除去剤、それを用いたシロキサン樹脂の除去方法並びに半導体基板製品及び半導体素子の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2523209B1 (de) 2010-04-23 2017-03-08 EV Group GmbH Vorrichtung und Verfahren zum Ablösen eines Produktsubstrats von einem Trägersubstrat
CN102237308A (zh) * 2010-05-06 2011-11-09 利顺精密科技股份有限公司 半导体芯片分割方法
TWI540644B (zh) * 2011-07-01 2016-07-01 漢高智慧財產控股公司 斥性材料於半導體總成中保護製造區域之用途
JP6128837B2 (ja) * 2012-02-21 2017-05-17 東京応化工業株式会社 接着剤組成物の製造方法、接着剤組成物及び接着フィルム
JP2014090117A (ja) * 2012-10-31 2014-05-15 Rohm Co Ltd 半導体装置、半導体装置の実装構造、および半導体装置の製造方法
JP5983889B2 (ja) * 2013-09-27 2016-09-06 富士電機株式会社 半導体装置の製造方法
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
US9455192B2 (en) * 2014-03-26 2016-09-27 Infineon Technologies Ag Kerf preparation for backside metallization
JP2015231033A (ja) 2014-06-06 2015-12-21 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9627259B2 (en) 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device
KR20160057966A (ko) 2014-11-14 2016-05-24 가부시끼가이샤 도시바 처리 장치, 노즐 및 다이싱 장치
JP6305355B2 (ja) 2015-01-28 2018-04-04 株式会社東芝 デバイスの製造方法
JP6545511B2 (ja) 2015-04-10 2019-07-17 株式会社東芝 処理装置
KR102259185B1 (ko) 2016-08-02 2021-06-01 누보톤 테크놀로지 재팬 가부시키가이샤 반도체 장치, 반도체 모듈, 및 반도체 패키지 장치
JP6794896B2 (ja) * 2017-03-29 2020-12-02 Tdk株式会社 酸化ガリウム半導体装置の製造方法
US11791212B2 (en) * 2019-12-13 2023-10-17 Micron Technology, Inc. Thin die release for semiconductor device assembly

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63261851A (ja) * 1987-04-20 1988-10-28 Nec Corp 半導体素子の製造方法
JPH04291725A (ja) * 1991-03-20 1992-10-15 Fujitsu Ltd 半導体装置の製造方法
JPH07147262A (ja) * 1993-11-24 1995-06-06 Murata Mfg Co Ltd 半導体デバイスの製造方法
JP2004153193A (ja) * 2002-11-01 2004-05-27 Disco Abrasive Syst Ltd 半導体ウエーハの処理方法
JP2004327708A (ja) * 2003-04-24 2004-11-18 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005050997A (ja) * 2003-07-28 2005-02-24 Matsushita Electric Ind Co Ltd 半導体素子分離方法
JP2005175136A (ja) * 2003-12-10 2005-06-30 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP2005191550A (ja) * 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd 基板の貼り付け方法
JP2007242912A (ja) * 2006-03-09 2007-09-20 Shoei Chem Ind Co 導電性ペースト及び太陽電池素子
WO2008018164A1 (fr) * 2006-08-08 2008-02-14 Tokyo Ohka Kogyo Co., Ltd. Procédé et dispositif pour séparer une plaque de support d'une plaquette

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360919B2 (ja) * 1993-06-11 2003-01-07 三菱電機株式会社 薄膜太陽電池の製造方法，及び薄膜太陽電池
JP2910684B2 (ja) 1996-07-31 1999-06-23 日本電気株式会社 ウエハー容器
JP2000286335A (ja) 1999-03-31 2000-10-13 Toshiba Corp 基板収納容器
JP2000195826A (ja) 2000-01-01 2000-07-14 Toshiba Corp ウェ―ハの分割方法及び半導体装置の製造方法
JP2002145380A (ja) 2000-11-08 2002-05-22 Sony Corp ウエハー梱包方法
JP2002231731A (ja) * 2001-01-31 2002-08-16 Sanyo Electric Co Ltd 化合物半導体装置の製造方法
JP2003158097A (ja) * 2001-11-22 2003-05-30 Murata Mfg Co Ltd 半導体装置及びその製造方法
JP3992487B2 (ja) 2001-12-12 2007-10-17 Ｄｏｗａホールディングス株式会社 半導体ウエハの包装方法
JP3832353B2 (ja) * 2002-02-15 2006-10-11 松下電器産業株式会社 半導体装置の製造方法
JP4100936B2 (ja) * 2002-03-01 2008-06-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6897128B2 (en) * 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP2004243344A (ja) * 2003-02-12 2004-09-02 Matsushita Electric Ind Co Ltd 熱交換器用フィン金型と熱交換器
JP2004296912A (ja) 2003-03-27 2004-10-21 Kyocera Corp ウェハ支持基板
US7524024B2 (en) * 2005-03-15 2009-04-28 Fuji Xerox Co., Ltd. Electrical connection substrate, droplet discharge head, and droplet discharge apparatus
JP2006344816A (ja) * 2005-06-09 2006-12-21 Matsushita Electric Ind Co Ltd 半導体チップの製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63261851A (ja) * 1987-04-20 1988-10-28 Nec Corp 半導体素子の製造方法
JPH04291725A (ja) * 1991-03-20 1992-10-15 Fujitsu Ltd 半導体装置の製造方法
JPH07147262A (ja) * 1993-11-24 1995-06-06 Murata Mfg Co Ltd 半導体デバイスの製造方法
JP2004153193A (ja) * 2002-11-01 2004-05-27 Disco Abrasive Syst Ltd 半導体ウエーハの処理方法
JP2004327708A (ja) * 2003-04-24 2004-11-18 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005050997A (ja) * 2003-07-28 2005-02-24 Matsushita Electric Ind Co Ltd 半導体素子分離方法
JP2005191550A (ja) * 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd 基板の貼り付け方法
JP2005175136A (ja) * 2003-12-10 2005-06-30 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP2007242912A (ja) * 2006-03-09 2007-09-20 Shoei Chem Ind Co 導電性ペースト及び太陽電池素子
WO2008018164A1 (fr) * 2006-08-08 2008-02-14 Tokyo Ohka Kogyo Co., Ltd. Procédé et dispositif pour séparer une plaque de support d'une plaquette

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014133855A (ja) * 2012-12-11 2014-07-24 Fujifilm Corp シロキサン樹脂の除去剤、それを用いたシロキサン樹脂の除去方法並びに半導体基板製品及び半導体素子の製造方法

Also Published As

Publication number Publication date
CN101632155B (zh) 2011-06-22
CN101632155A (zh) 2010-01-20
JP5238927B2 (ja) 2013-07-17
JP2008227284A (ja) 2008-09-25
US20100044873A1 (en) 2010-02-25
US8187949B2 (en) 2012-05-29

Similar Documents

Publication Publication Date Title
WO2008114806A1 (ja) 半導体装置及びその製造方法
KR100609806B1 (ko) 반도체 장치의 제조 방법
JP5196838B2 (ja) 接着剤付きチップの製造方法
AU729849B2 (en) Methods of processing semiconductor wafer and producing IC card, and carrier
KR100759687B1 (ko) 기판의 박판화 방법 및 회로소자의 제조방법
US10186447B2 (en) Method for bonding thin semiconductor chips to a substrate
JP2001035817A (ja) ウェーハの分割方法及び半導体装置の製造方法
KR20070070091A (ko) 반도체 장치의 제조 방법
JP5271554B2 (ja) サポートプレート
JP2011181822A (ja) 半導体装置の製造方法
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
JP2000294522A (ja) ウェーハの分割方法及び半導体装置の製造方法
JP2004146487A (ja) 半導体装置の製造方法
JP2001093864A (ja) 半導体ウェーハ固定治具及び半導体装置の製造方法
JP2002100589A (ja) 半導体装置製造方法
WO2012106191A2 (en) Pre- cut wafer applied underfill film
JP2008235555A (ja) 電子装置の製造方法及び基板及び半導体装置
WO2005093829A1 (en) Semiconductor package having an interfacial adhesive layer
KR20140017544A (ko) 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
JP2001060591A (ja) 半導体装置の製造方法
JP2006294685A (ja) 裏面金属膜を有する半導体チップの製造方法及びそれにより得られた半導体チップ
JP4859716B2 (ja) ウエハ及びその搬送システム
JP2004311980A (ja) 半導体製造装置及び半導体装置の製造方法
JP2004119975A (ja) Ｉｃカードの製造方法
JP2008244132A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880008259.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08722417

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12530829

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08722417

Country of ref document: EP

Kind code of ref document: A1