明 細 書 半導体装置及びその製造方法 技術分野 Description Semiconductor device and manufacturing method thereof Technical Field
本発明は、 半導体装置及びその製造方法に関し、 特に、 基板の厚さが薄い半導 体装置及びその製造方法に関する。 背景技術 The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device having a thin substrate and a manufacturing method thereof. Background art
近年、 オン抵抗の低減、 実装密度の向上等の要求に応じるべく、 半導体装置の 薄膜化が促進しており、 特に基板の厚みを薄く した半導体装置が促進している。 In recent years, thinning of semiconductor devices has been promoted in order to meet demands such as reduction of on-resistance and improvement of mounting density, and in particular, semiconductor devices with thinner substrates have been promoted.
一第 1の従来技術に係る半導体装置の製造方法一 A method for manufacturing a semiconductor device according to the first prior art
まず、 第 1 2図に示すように、 主表面に素子領域 1 0 1が形成されたウェハ 1 0 2 aを用意し、 ウェハ 1 0 2 aの表面に保護テープ 1 0 5 aを貼り付ける。 First, as shown in FIG. 12, a wafer 10 2 a having an element region 1 0 1 formed on the main surface is prepared, and a protective tape 1 0 5 a is attached to the surface of the wafer 1 0 2 a.
次に、 第 1 3図に示すように、 ウェハ 1 0 2 aの表面を下に向けで研削固定台 Next, as shown in Fig. 1 3
1 0 7に固定し、 ウェハ 1 0 2 aを裏面から所望の厚みまで研削して薄くする。 具体 的には、 ディスクリートデバイスの場合、 ウェハ 1 0 2 aは 1 0 0~ 2 00 μ m程度 の膜さとなるように研削され、 L S Iの場合、 ウェハ 1 0 2 aは 1 5 0 ~ 3 3 0 /i m 程度の膜さとなるように研削される。 なお、 研削後、 ウェハ 1 0 2 aから保護テープ 1 0 5 aを剥離する。 The wafer 10 0 2 a is thinned by grinding from the back surface to a desired thickness. Specifically, in the case of discrete devices, the wafer 10 2 a is ground to a film of about 100 to 200 μm, and in the case of LSI, the wafer 10 2 a is 1 5 0 to 3 3 It is ground to a film of about 0 / im. After grinding, the protective tape 10 5 a is peeled off from the wafer 10 2 a.
次に、 第 1 4図に示すように、 固着テープ 1 0 5 bが貼り付けられたフラッ ト リング 1 0 5 cを用意し、 ウェハ 1 0 2 aの裏面をブラッ トリング 1 0 5 cから露出
した固着テープ 1 0 5 bに固着する。 そして、 フラットリング 1 0 5 cおよび固着テ ープ 1 0 5 bをダイシング台 1 0 3に固定し、 ダイシンダブレー ドでウェハ 1 0 2 a をフルダイシングしてウェハ 1 0 2 aを各チップ 1 0 2 bに切断分離する。 Next, as shown in Fig. 14, prepare a flat ring 1 0 5 c with the adhesive tape 1 0 5 b attached, and expose the back surface of the wafer 1 0 2 a from the flat ring 1 0 5 c. Adhere to the fixed tape 1 0 5 b. Then, the flat ring 1 0 5 c and the fixing tape 1 0 5 b are fixed to the dicing table 1 0 3, the wafer 1 0 2 a is fully diced with a die cinder blade, and the wafer 1 0 2 a is attached to each chip. Cut and separate into 1 0 2 b.
次に、 第 1 5図に示すように、 固定テープ 1 0 5 bから各チップ 2 bをピック アップして、 アイランド 1 1 2 a上に導電性材 1 1 3を塗布してチップ 1 0 2 bをマ ゥントする。 そして、 素子領域 1 0 1とリード 1 1 2 bとを、 例えばワイヤ 1 1 4に より接続する。 なお、 チップ 1 0 2 b、 アイランド 1 1 2 a、 およびワイヤ 1 1 4は、 例えば樹脂により封止される。 Next, as shown in Fig. 15, each chip 2 b is picked up from fixing tape 1 0 5 b, and conductive material 1 1 3 is applied onto island 1 1 2 a, and chip 1 0 2 Mount b. Then, the element region 1 0 1 and the lead 1 1 2 b are connected by, for example, a wire 1 1 4. The chip 1 0 2 b, the island 1 1 2 a, and the wire 1 1 4 are sealed with, for example, resin.
しかしながら、 前記製造方法では、 ウェハ 1 0 2 aをチップの厚さまで研削す ると、 ウェハ 1 0 2 aに大きな反りが発生していた。 特に近年では、 ウェハ 1 0 2 a の大口径化が進んでおり、 この反りは無視することができない。 However, in the above manufacturing method, when the wafer 10 2 a is ground to the thickness of the chip, the wafer 10 2 a is greatly warped. Particularly in recent years, the diameter of the wafer 10 2 a has been increasing, and this warpage cannot be ignored.
そこで、 ウェハの反りを防止すべく、 以下の製造方法が開示された。 Accordingly, the following manufacturing method has been disclosed in order to prevent wafer warpage.
一第 2の従来技術に係る半導体装置の製造方法一 A method for manufacturing a semiconductor device according to the second prior art
まず、 第 1 6図に示すように、 表面側に素子領域 2 0 1が形成されたウェハ 2 0 2 aを用意し、 ウェハ 2 0 2 aの裏面をダイシング台 2 0 3にバキューム等で吸着 して固定する。 そして、 ウェハ 2 0 2 aの表面をハーフダイシングして溝部 2 04を 形成する。 First, as shown in FIG. 16, a wafer 2 0 2 a having an element region 2 0 1 formed on the front surface side is prepared, and the back surface of the wafer 2 0 2 a is adsorbed to the dicing table 2 3 by vacuum or the like And fix. Then, the surface of the wafer 20 2 a is half-diced to form the groove 204.
次に、 第 1 7図に示すように、 保護テープ 2 0 5 aが貼り付けられたフラッ ト リング 2 0 5 bを用意する。 そして、 素子領域 2 0 1をフラットリング 2 0 5 bから 露出した保護テープ 2 0 5 aに固着する。 Next, as shown in FIG. 17, a flat ring 2 0 5 b with a protective tape 2 0 5 a attached thereto is prepared. Then, the element region 2 0 1 is fixed to the protective tape 2 0 5 a exposed from the flat ring 2 0 5 b.
次に、 第 1 8図に示すように、 フラットリング 2 0 5 bを研削装置の研削固定 台 2 0 7に吸着固定する。 そして、 ウェハ 2 0 2 aを裏面側から溝部 2 0 4に到達す
るまで研削して薄くする。 このとき、 ウェハ 2 aは、 各チップ 2 0 2 bに個片化され る。 Next, as shown in FIG. 18, the flat ring 2 0 5 b is adsorbed and fixed to the grinding fixing base 2 0 7 of the grinding apparatus. Then, the wafer 2 0 2 a reaches the groove 2 0 4 from the back surface side. Grind until thin. At this time, the wafer 2 a is divided into individual chips 2 0 2 b.
次に、 固定テープ 1 0 5 bから各チップ 2 bをピックアップして、 第 1の従来 技術と同様に、 第 1 5図に示すような半導体装置が得られる。 Next, each chip 2 b is picked up from the fixed tape 10 5 b, and a semiconductor device as shown in FIG. 15 is obtained as in the first prior art.
以上、 第 2の従来技術では、 ウェハ 2 0 2 aを薄くすると、 ウェハ 2 0 2 aは 各チップ 2 0 2 bに個片化されるため、 ウェハ 2 0 2 aの反りが抑制される。 As described above, in the second conventional technique, when the wafer 20 2 a is thinned, the wafer 2 0 2 a is divided into individual chips 2 0 2 b, so that warpage of the wafer 2 0 2 a is suppressed.
関連した技術文献としては、 例えば日本特許公開公報 2 0 0 0 - 1 9 5 8 2 6 号が挙げられる。 発明の開示 As related technical literature, for example, Japanese Patent Publication No. 2 0 0 0-1 9 5 8 2 6 can be cited. Disclosure of the invention
第 1及び第 2の従来技術では、 ウェハ 1 0 2 a , 2 0 2 aを各チップ 1 0 2 b , 2 0 2 bに個片化したあと、 各チップ 1 0 2 b, 2 0 2 bをピックアップしてから次 の工程に搬送しなければならなかった。 これは、 固定テープ 1 0 5 b , 保護テープ 2 0 5 aの機械的強度が弱いからである。 In the first and second prior arts, wafers 1 0 2 a and 2 0 2 a are separated into chips 1 0 2 b and 2 0 2 b, and then chips 1 0 2 b and 2 0 2 b We had to pick up and transport it to the next process. This is because the mechanical strength of the fixing tape 1 0 5 b and the protective tape 2 0 5 a is weak.
また、 前述の製造工程では、 各チップ 1 0 2 b , 2 0 2 bに裏面電極を形成し ないで、 導電材 1 1 3によりアイランド 1 1 2 aにマウントしていた。 これは、 第 1 及び第 2の従来技術では、 固定テープ 1 0 5 b , 保護テープ 2 0 5 aは、 裏面電極を 形成する際の処理温度に耐え得ることができないため、 各チップ 1 0 2 b , 2 0 2 b を固定テープ 1 0 5 b , 保護テープ 2 0 5 aに貼り付けたままで、 まとめて裏面電極 を形成することが困難だからである。 Further, in the manufacturing process described above, the back electrode is not formed on each of the chips 10 2 b and 2 0 2 b, and is mounted on the island 1 1 2 a with the conductive material 1 1 3. This is because in the first and second prior arts, the fixing tape 10 0 5 b and the protective tape 2 0 5 a cannot withstand the processing temperature when forming the back electrode, so that each chip 1 0 2 This is because it is difficult to form the back electrode together with b and 2 0 2 b attached to the fixed tape 1 0 5 b and the protective tape 2 0 5 a.
また、 第 2の従来技術では、 ウェハ 2 0 2 aは、 研削と同時に各チップ 2 0 2 bに個片化されていたが、 保護テープ 2 0 5 bの機械的強度が弱いため、 チップ 2 0
2 bを 8 0 μ m以下まで薄くすることは困難であった。 In the second prior art, the wafer 2 0 2 a was separated into individual chips 2 0 2 b at the same time as grinding, but the mechanical strength of the protective tape 2 0 5 b was weak, so 0 It was difficult to make 2 b thinner than 80 μm.
上記に鑑み、 本発明に係る半導体装置の製造方法は、 表面に素子領域が形成さ れたウェハを用意し、 前記素子領域を囲むように溝部を形成する工程と、 前記ウェハ の表面に接着層を介して剛性のある支持体を貼り付ける工程と、 前記ウェハを裏面か ら前記溝部に到達するまで薄膜化して複数のチップに分離する工程と、 前記複数のチ ップを支持体に貼り付けた状態で熱処理を伴う裏面加工を行う工程と、 前記接着層を 溶解し前記複数のチップをそれぞれ分離する工程と、 を含み、 前記接着層は、 前記溝 部に入り込むように塗布されていることを特徴とする。 In view of the above, a method of manufacturing a semiconductor device according to the present invention includes a step of preparing a wafer having an element region formed on a surface, forming a groove so as to surround the element region, and an adhesive layer on the surface of the wafer A step of attaching a rigid support through the step, a step of thinning the wafer from the back surface until it reaches the groove and separating it into a plurality of chips, and affixing the plurality of chips to the support And a step of performing back surface processing with heat treatment in a state where the heat treatment is performed, and a step of dissolving the adhesive layer and separating the plurality of chips, respectively, and the adhesive layer is applied so as to enter the groove It is characterized by.
また、 本発明に係る半導体装置は、 半導体チップと、 前記半導体チップの表面 に形成された素子領域と、 前記チップの裏面に形成された裏面電極と、 を備え、 前記 裏面電極は、 前記半導体チップの側壁の途中まで広がって形成されており、 前記側壁 の途中まで口ゥ材が形成されていることを特徴とする。 According to another aspect of the present invention, there is provided a semiconductor device comprising: a semiconductor chip; an element region formed on a surface of the semiconductor chip; and a back electrode formed on a back surface of the chip. The back electrode includes the semiconductor chip. It is formed to extend to the middle of the side wall, and a mouth material is formed to the middle of the side wall.
本発明では、 各チップが支持体に貼り付けられた状態で一括して、 裏面電極等 の熱処理を伴う裏面加工を行うことができる。 In the present invention, backside processing with heat treatment of the backside electrode and the like can be performed in a lump in a state where each chip is attached to the support.
また、 溝部に入り込む接着層の量により、 サイ ドフィ レッ トの高さを制御でき る。 図面の簡単な説明 In addition, the height of the side fillet can be controlled by the amount of adhesive layer entering the groove. Brief Description of Drawings
第 1図は本発明に係る半導体装置の製造方法の一工程の断面図であり、 第 2図 は本発明に係る半導体装置の製造方法の一工程の断面図であり、 第 3図は本発明に係 る半導体装置の製造方法の一工程の断面図であり、 第 4図は本発明に係る半導体装置 の製造方法の一工程の断面図であり、 第 5図は本発明に係る半導体装置の製造方法の
一工程の断面図であり、 第 6図は本発明に係る半導体装置の断面図であり、 第 7図は 本発明に係る半導体装置の製造方法の一工程の断面図であり、 第 8図は本発明に係る 半導体装置の製造方法の一工程の断面図であり、 第 9図は本発明に係る半導体装置の 製造方法の一工程の断面図であり、 第 1 0図は本発明に係る半導体装置の製造方法の 一工程の断面図であり、 第 1 1図は本発明に係る半導体装置の製造方法の一工程の断 面図であり、 第 1 2図は従来技術に係る半導体装置の製造方法の一工程の断面図であ り、 第 1 3図は従来技術に係る半導体装置の製造方法の一工程の断面図であり、 第 1 4図は従来技術に係る半導体装置の製造方法の一工程の断面図であり、 第 1 5図は従 来技術に係る半導体装置の断面図であり、 第 1 6図は従来技術に係る半導体装置の断 面図であり、 第 1 7図は従来技術に係る半導体装置の製造方法の一工程の断面図であ り、 第 1 8図は従来技術に係る半導体装置の製造方法の一工程の断面図である。 発明を実施するための最良の形態 FIG. 1 is a cross-sectional view of a process of a method for manufacturing a semiconductor device according to the present invention, FIG. 2 is a cross-sectional view of a process of a method of manufacturing a semiconductor device according to the present invention, and FIG. FIG. 4 is a cross-sectional view of one process of a semiconductor device manufacturing method according to the present invention, FIG. 4 is a cross-sectional view of one process of a semiconductor device manufacturing method according to the present invention, and FIG. Manufacturing method FIG. 6 is a cross-sectional view of a semiconductor device according to the present invention, FIG. 7 is a cross-sectional view of a process of manufacturing a semiconductor device according to the present invention, and FIG. FIG. 9 is a cross-sectional view of one step of a method for manufacturing a semiconductor device according to the present invention, FIG. 9 is a cross-sectional view of one step of a method for manufacturing a semiconductor device according to the present invention, and FIG. 10 is a semiconductor according to the present invention. FIG. 11 is a cross-sectional view of a process of a semiconductor device manufacturing method according to the present invention, and FIG. 11 is a cross-sectional view of a process of a semiconductor device manufacturing method according to the present invention. FIG. 13 is a cross-sectional view of one process of the method of manufacturing a semiconductor device according to the prior art, and FIG. 14 is a cross-sectional view of the method of manufacturing the semiconductor device according to the prior art. Fig. 15 is a cross-sectional view of a conventional semiconductor device, and Fig. 16 is a cross-sectional view of the prior art. FIG. 17 is a cross-sectional view of one process of a method for manufacturing a semiconductor device according to the prior art, and FIG. 18 is a diagram of a method for manufacturing a semiconductor device according to the prior art. It is sectional drawing of a process. BEST MODE FOR CARRYING OUT THE INVENTION
以下、本発明の具体的な実施形態について、図面を参照して具体的に説明する。 一製造方法の概略一 Hereinafter, specific embodiments of the present invention will be specifically described with reference to the drawings. Outline of one manufacturing method
まず、 第 1図に示すように、 表面側に素子領域 1が形成されたウェハ 2 aを用 意し、 素子領域 1を囲むように溝部 4を形成する。 このとき、 溝部 4は、 少なくとも 完成後のチップの膜厚よりも深くなるように形成される。 First, as shown in FIG. 1, a wafer 2 a having an element region 1 formed on the surface side is prepared, and a groove 4 is formed so as to surround the element region 1. At this time, the groove 4 is formed to be deeper than at least the thickness of the chip after completion.
次に、 第 2図に示すように、 素子領域 1を下側にして、 ウェハ 2 aを接着層 6 により支持体 5に貼り付ける。 ここで、 接着層 6は、 エポキシ樹脂, レジスト, ァク リル等, 粘性があるものが用いられる。 また、 支持体 5は、 ガラス, 石英, セラミツ ク, プラスチック, 金属, 樹脂等、 剛性があるものが用いられる。 なお、 接着層 6は、
溝部 4を完全には埋め込まず、 完成後のチップ膜厚よりわずかに浅くなるように形成 される。 Next, as shown in FIG. 2, the wafer 2 a is bonded to the support 5 with the adhesive layer 6 with the element region 1 facing down. Here, the adhesive layer 6 is made of a viscous material such as epoxy resin, resist, or acrylic. The support 5 is made of a rigid material such as glass, quartz, ceramic, plastic, metal, or resin. The adhesive layer 6 is The groove 4 is not completely embedded, and is formed to be slightly shallower than the chip thickness after completion.
次に、 第 3図に示すように、 支持体 5に B Gテープ 7を貼り付けて、 ウェハ 2 aを裏面側から所望の膜厚 (完成後にチップ膜厚に対応) まで研削して薄くする。 こ のとき、 ウェハ 7 aは溝部 4まで研削されて各チップ 2 bに個片化され、 また、 ゥェ ハ 2 aは剛性のある支持体 5により強固に支えられている。 このため、 本実施形態で は、 ウェハ 2 aを 8 0 μ m以下まで研削できる。 なお、 ウェハ 2 aが各チップ 2 bに 個片化されると溝部 4が露出するが、 溝部 4には接着層 6が入り込んでいるため、 研 削の不純物が溝部 4から素子領域 1に混入することを抑制できる。 Next, as shown in FIG. 3, a BG tape 7 is attached to the support 5, and the wafer 2a is ground and thinned from the back side to a desired film thickness (corresponding to the chip film thickness after completion). At this time, the wafer 7 a is ground up to the groove portion 4 and separated into individual chips 2 b, and the wafer 2 a is firmly supported by the rigid support 5. Therefore, in this embodiment, the wafer 2a can be ground to 80 μm or less. Note that when the wafer 2 a is separated into chips 2 b, the groove 4 is exposed, but since the adhesive layer 6 has entered the groove 4, polishing impurities enter the element region 1 from the groove 4. Can be suppressed.
次に、 第 4図に示すように、 C V D法, P V D法, スパッタ法, メツキ法等の 方法を用いて、 A l, C u等の電極材料 4を各チップ 2 bの裏面側から堆積させて裏 面電極 9 aを形成する。 本実施形態では、 各チップ 2 bは、 熱耐性の高い支持体 5に より支えられているため、 各チップ 2 bを支持体 5から分離しないでまとめて裏面加 ェすることができる。 Next, as shown in Fig. 4, electrode materials 4 such as Al and Cu are deposited from the back side of each chip 2b by using methods such as CVD, PVD, sputtering, and plating. Then, the back electrode 9a is formed. In the present embodiment, since the chips 2 b are supported by the support 5 having high heat resistance, the chips 2 b can be added to the back surface together without being separated from the support 5.
次に、 第 5図に示すように、 各チップ 2 bを固定テープ 1 6に貼り付けて接着 層 6を溶解すると、 各チップ 2 bが支持体 5から分離される。 Next, as shown in FIG. 5, when each chip 2 b is affixed to the fixing tape 16 and the adhesive layer 6 is dissolved, each chip 2 b is separated from the support 5.
次に、 第 6図に示すように、 各チップ 2 bを固定テープ 1 6からピックアップ して、 アイランド 1 2 a上にマウントする。 そして、 素子領域 1に形成された電極 (不 図示) とリード 1 2 bと力 金, 銅等のワイヤ 1 4により接続されている。 さらに、 必要に応じて、 チップ 2 b , アイランド 1 2 a , リード 1 2 bを樹脂でモールドして 半導体装置が完成する。 Next, as shown in FIG. 6, each chip 2 b is picked up from the fixing tape 16 and mounted on the island 1 2 a. The electrodes (not shown) formed in the element region 1 are connected to the leads 1 2 b by wires 14 such as force metal and copper. Further, if necessary, the chip 2b, the island 12a, and the lead 12b are molded with resin to complete the semiconductor device.
一ウェハ 2 aに溝部 4を形成する工程 (第 1図) の詳細一
本発明は、 ウェハに溝部 4を形成する方法として、 下記のとおり、 様々な方法 が適用される。 Details of the process of forming the groove 4 on one wafer 2a (Fig. 1) In the present invention, as a method for forming the groove 4 in the wafer, various methods are applied as follows.
例えば、 溝部 4はハーフダイシングによって形成されても良く、 この場合、 ハ ーフダイシングはブレード, レーザ等によって行われる。 特に、 レーザによってハー フダイシングを行うと、 ウェハ 2 aに L o w— k (低誘電率) 材料等の機械的強度の 低い層が形成されていても、 この層の剥がれを防ぐことができる。 For example, the groove 4 may be formed by half dicing. In this case, half dicing is performed by a blade, a laser, or the like. In particular, when half dicing is performed by a laser, even if a layer having low mechanical strength such as a low wk (low dielectric constant) material is formed on the wafer 2a, peeling of this layer can be prevented.
また、 溝部 4は、 等方性エッチング, 異方性エッチング等のエッチングによつ て形成されても良い。 この場合、 溝部 4を電極材料 8が溝部の側壁に付着しにくいよ うな形状となるように形成できる。 Further, the groove portion 4 may be formed by etching such as isotropic etching or anisotropic etching. In this case, the groove 4 can be formed in such a shape that the electrode material 8 does not easily adhere to the side wall of the groove.
つまり、 第 7図 (a ) (溝部 4 a近傍の拡大図) に示すように、 等方性エツチン グを利用すると、溝部 4 aを上端部が狭くなるように湾曲して形成することができる。 このとき、 電極材料 8は、 溝部 4 aの側壁に付着されにくい。 また、 第 7図 (b ) 示 すように、 異方性エッチングとして主に S F 6ガスを用いたプラズマエッチング工程 と主に C 4 F 8ガスを用いたプラズマデポジション工程とを交互に繰り返す手法を利 用すると、 溝部 4 bを内壁が波状に荒れるように形成することができる。 このとき、 電極材料は、 溝部 4 bの内壁において途切れるように付着される。 In other words, as shown in FIG. 7 (a) (enlarged view in the vicinity of the groove 4a), by using isotropic etching, the groove 4a can be formed with a curved upper end. . At this time, the electrode material 8 is difficult to adhere to the side wall of the groove 4a. In addition, as shown in Fig. 7 (b), a method of alternately repeating a plasma etching process using mainly SF 6 gas and a plasma deposition process using mainly C 4 F 8 gas as anisotropic etching is performed. When is used, the groove 4 b can be formed so that the inner wall is roughened in a wave shape. At this time, the electrode material is attached so as to be interrupted on the inner wall of the groove 4b.
—ウェハ 2 aに支持体 5を貼り付ける工程 (第 2図) の詳細一 —Details of the process of attaching the support 5 to the wafer 2 a (Fig. 2)
前記実施形態では、 各チップ 2 bを支持体 5に貼り付けた状態で裏面電極 9 a を形成していた(第 4図)。このとき、溝部 4に接着層 6が完全に埋め込まれていると、 電極材料 8が、 チップ 9 aと溝部 4に露出した接着層 6上とで途切れずに形成されて しまい、 接着層 6を溶解しようとしても (第 5図)、 チップ 2 bが電極材料 8によって つながつたままで溶解できない。 このため、 接着層 6を完成後のチップ 2 bの厚さよ
りも低くなるように形成する必要がある。 In the above embodiment, the back electrode 9 a is formed with each chip 2 b attached to the support 5 (FIG. 4). At this time, if the adhesive layer 6 is completely embedded in the groove 4, the electrode material 8 is formed without interruption between the chip 9 a and the adhesive layer 6 exposed in the groove 4. Even if melting is attempted (Fig. 5), tip 2b remains connected by electrode material 8 and cannot be melted. For this reason, the thickness of the chip 2 b after completion of the adhesive layer 6 It is necessary to form so that it may become low.
そのために、 はじめに接着層 6を支持体 5に塗付してからウェハ 2 aを貼り付 けることが好ましい。 これにより、 接着層 6は溝部 4の内部に溜まっている空気に押 し出されるので、 接着層 6は溝部 4に完全には入り込みにく くなる。 For this purpose, it is preferable to first apply the adhesive layer 6 to the support 5 and then attach the wafer 2a. As a result, the adhesive layer 6 is pushed out by the air accumulated in the groove 4, and therefore the adhesive layer 6 is difficult to completely enter the groove 4.
一方、 はじめに接着層 6をウェハ 2 aに塗布してから支持体 5を貼り付けると、 接着層 6は、 接着層 6に塗布した段階で溝部 4に入り込んでしまう。 したがって、 前 述の方法よりも、 接着層 6は溝部 4を埋め込みやすい。 これにより、 前述の方法は、 溝部 4の径が小さい等、 溝部 4の濡れ性が大きい場合に有効である。 On the other hand, when the support layer 5 is pasted after the adhesive layer 6 is first applied to the wafer 2 a, the adhesive layer 6 enters the groove 4 when it is applied to the adhesive layer 6. Therefore, the adhesive layer 6 is easier to fill the groove 4 than the above-described method. As a result, the above-described method is effective when the wettability of the groove 4 is large, such as when the diameter of the groove 4 is small.
一ウェハ 2 aを研削する工程 (第 3図) の詳細一 Details of the process of grinding one wafer 2a (Fig. 3)
前記実施形態では、 ウェハ 2 aを研削すると同時に、 各チップ 2 bに個片化し ていた。 この後、 各チップ 2 bは、 支持体 5に貼り付けたままで次の工程に搬送され るが、 このとき、 チップ 2 bは裏面の端部がチッビングしやすい。 これを防ぐべく、 チップ 2 bの端部に丸みを形成する工程が追加されてもよい。 具体的には、 ウェハ 2 aを研削した後、 例えば、 酸 (例えば、 H Fと硝酸等との混合液) をエツチャントと してウェハ 2 aの裏面をわずかにエッチングすればよい。 In the above embodiment, the wafer 2 a is ground and simultaneously separated into chips 2 b. Thereafter, each chip 2 b is transported to the next process while being attached to the support 5, but at this time, the end of the back surface of the chip 2 b is easily chipped. In order to prevent this, a step of forming a roundness at the end of the chip 2b may be added. Specifically, after the wafer 2 a is ground, the back surface of the wafer 2 a may be slightly etched using, for example, an acid (for example, a mixed solution of HF and nitric acid) as an etchant.
一裏面電極 9 aを形成する工程 (第 4図) の詳細一 Details of the process for forming one back electrode 9a (Fig. 4)
前記実施形態では、 接着層 5を溶解すると、 各チップ 2 bは支持体 5から分離 したが (第 5図)、 これは、 電極材料 8がチップ 2 b上と接着層上とで不連続に形成さ れているからである。 以下、 電極材料 8の不連続性について詳細に説明する。 In the above embodiment, when the adhesive layer 5 is dissolved, each chip 2 b is separated from the support 5 (FIG. 5). This is because the electrode material 8 is discontinuous between the chip 2 b and the adhesive layer. This is because it is formed. Hereinafter, the discontinuity of the electrode material 8 will be described in detail.
第 8図 (a ) , ( b ) は、 溝部 4の近傍を拡大した断面図を示す。 本実施形態で は、 裏面電極 9 aは、 チップ 2 bの裏面上のみならず、 その側壁部の上端に延在する ように形成されるため、 これが傘となって、電極材料 8は、 チップ 2 bの側壁部 4 a ,
4 bに付着されにくい。 これにより、 電極材料 8は、 第 8図 (a ) の如く側壁部 4 a に全く形成されない、 または、 第 8図 (b ) の如く側壁部 4 bには薄く形成される。 FIGS. 8 (a) and 8 (b) are enlarged sectional views of the vicinity of the groove 4. FIG. In the present embodiment, the back surface electrode 9a is formed not only on the back surface of the chip 2b but also on the upper end of the side wall portion thereof. 2 b side wall 4 a, 4 Difficult to adhere to b. As a result, the electrode material 8 is not formed at all on the side wall 4a as shown in FIG. 8 (a), or is thinly formed on the side wall 4b as shown in FIG. 8 (b).
さらに、 溝部 4には接着層 4が埋め込まれているため、 電極材料 8は、 素子領 域 1までは延在しないように形成され、 ショート等の不良品が発生しにくい。 Furthermore, since the adhesive layer 4 is embedded in the groove 4, the electrode material 8 is formed so as not to extend to the element region 1, and a defective product such as a short circuit is less likely to occur.
一接着層の溶解工程 (第 5図) の詳細一 Details of the dissolution process of one adhesive layer (Fig. 5)
接着層 5を溶解するには、 接着層 5に溶解剤 1 7を混入する必要があり、 その 具体例について以下説明する。 In order to dissolve the adhesive layer 5, it is necessary to mix the dissolving agent 17 into the adhesive layer 5, and specific examples thereof will be described below.
第 9図 (a ) に示す支持体 5は、 溶解剤 1 7を供給するための溶解孔 1 1 aを 有する。 この支持体 5を用いれば、 第 9図 (b ) に示すように、 各チップ 2 bの裏面 に固定テープ 1 6を張り付け、 溶解孔 1 1 aから溶解剤 1 7を供給することにより、 接着層 6を溶解して、 各チップ 2 bを支持体 5から剥離できる。 The support 5 shown in FIG. 9 (a) has a dissolution hole 11a for supplying the dissolution agent 17. When this support 5 is used, as shown in FIG. 9 (b), the fixing tape 16 is attached to the back surface of each chip 2b, and the dissolving agent 1 7 is supplied from the dissolving hole 1 1a. Layer 6 can be dissolved to separate each chip 2b from support 5.
また、 第 1 0図 (a ) では、 固定テープ 1 6に溶解剤 1 7を供給するための溶 解孔 1 1 bが形成されている。 このため、 固定テープ 1 6の溶解孔 1 1 bから溶解剤 1 7を供給することで、 各チップ 2 bを支持体 5から剥離できる。 Further, in FIG. 10 (a), a dissolution hole 11b for supplying the dissolution agent 17 to the fixing tape 16 is formed. For this reason, each chip 2 b can be peeled from the support 5 by supplying the dissolving agent 17 from the dissolving hole 1 1 b of the fixing tape 16.
また、 第 1 0図 (b ) では、 各チップ 2 bは、 吸引機 1 8により吸引して固定 されている。 この場合、 溶解剤 1 7は吸引されるため、 例えば溝部 4の側壁における 隙間から接着層 6に供給される。 Also, in FIG. 10 (b), each chip 2b is fixed by being sucked by a suction machine 18. In this case, since the dissolving agent 17 is sucked, it is supplied to the adhesive layer 6 from a gap in the side wall of the groove 4, for example.
一半導体装置の構造 (第 6図) の詳細一 Details of the structure of one semiconductor device (Fig. 6)
前記実施形態では、 裏面電極 9 bは、 チップ 2 bの裏面上のみならず、 側壁に 延在して形成される。 これにより、 裏面電極 9 bとアイランド 1 2 aとを、 半田等の 導電材 1 3 aを介して接続してリフロー処理を施すと、 導電材 1 3 aはチップ 2 bの 外部に向かって流動する。 したがって、 導電材 1 3 aは、 サイ ドフィ レッ ト 1 3 bを
形成し、 チップ 2 bとアイランド 1 2 aとが強固に接続される。 In the embodiment, the back surface electrode 9 b is formed not only on the back surface of the chip 2 b but also on the side wall. As a result, when the back electrode 9 b and the island 1 2 a are connected via the conductive material 1 3 a such as solder and the reflow process is performed, the conductive material 1 3 a flows toward the outside of the chip 2 b. To do. Therefore, the conductive material 1 3 a is used for the side fillet 1 3 b. Then, the chip 2 b and the island 1 2 a are firmly connected.
—ウエノ、 2 aの搬送一 —Ueno, 2a transport one
一般に、 半導体装置の製造では、 全工程が同じ場所で行われるのではなく、 例 えば前工程が日本でなされ、 後工程がアジアで行われる。 特に、 ウェハ 2 aを加工す る工程とチップ 2 bを実装する工程とは、 別の場所で行われることが多い。 In general, in the manufacture of semiconductor devices, not all processes are performed in the same place. For example, the pre-process is performed in Japan and the post-process is performed in Asia. In particular, the process of processing the wafer 2a and the process of mounting the chip 2b are often performed at different locations.
この点、 本発明では、 ウェハ 2 aを加工した後、 チップ 2 bを支持体 5に貼り 付けたままで搬送できる。 In this regard, in the present invention, after processing the wafer 2 a, the chip 2 b can be transported while being attached to the support 5.
つまり、 第 1 1図に示すように、 各チップ 2 bに裏面電極 9 aを形成した後、 そのまま搬送ケース 1 5に入れて別の工程に搬送することができる。 In other words, as shown in FIG. 11, after the back electrode 9a is formed on each chip 2b, it can be put in the transfer case 15 as it is and transferred to another process.
これは、 支持体 5は剛性を有し、 また、 ウェハ 2 aはチップに個片化している ため、 反りが発生しにくいからである。 This is because the support 5 has rigidity, and the wafer 2a is separated into chips, so that warpage hardly occurs.
さらに、 溝部 4において、 接着層 6は電極材料 8により被覆されている。 この ため、 搬送時に空気中の水分が接着層 6に混入されにくく、 搬送時に各チップ 2 bが 剥離するといつた問題が生じにくい。 Further, in the groove 4, the adhesive layer 6 is covered with the electrode material 8. For this reason, moisture in the air is less likely to be mixed into the adhesive layer 6 during transportation, and problems do not occur when each chip 2 b is peeled off during transportation.
なお、 搬送ケース 1 5は、 ラミネートの袋や、 固形のボックス等、 様々なもの が適用される。 そして、 搬送ケース 1 5内に空気中の水分を吸収するドライ剤 1 9を 入れておくと、 接着層 6の剥離をより強固に防ぐことができる。 For the transport case 15, various things such as a laminate bag and a solid box can be used. Then, if a drying agent 19 that absorbs moisture in the air is placed in the transport case 15, peeling of the adhesive layer 6 can be prevented more firmly.
なお、 今回開示された実施形態は、 すべての点で例示であって制限的なもので はないと考えられるべきである。 本発明の範囲は、 上記した実施形態の説明ではなく 特許請求の範囲によって示され、 さらに特許請求の範囲と均等の意味および範囲内で のすベての変更が含まれる。 It should be understood that the embodiments disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is shown not by the above description of the embodiment but by the scope of claims for patent, and further includes meanings equivalent to the scope of claims for patent and all modifications within the scope.
例えば、 本発明は、 チップ 2 bの種類によって限定されず、 M O S トランジス
タ, I GBT, ダイオード等のディスク リートデバイスをはじめ、 L S I等の様々な 半導体装置に適用される。
For example, the present invention is not limited by the type of the chip 2b, and the MOS transistor This is applied to various semiconductor devices such as LSIs, as well as discrete devices such as ICs, IGBTs, and diodes.