JP2006294685A - Semiconductor chip having back metal film and manufacturing method thereof - Google Patents
Semiconductor chip having back metal film and manufacturing method thereof Download PDFInfo
- Publication number
- JP2006294685A JP2006294685A JP2005109818A JP2005109818A JP2006294685A JP 2006294685 A JP2006294685 A JP 2006294685A JP 2005109818 A JP2005109818 A JP 2005109818A JP 2005109818 A JP2005109818 A JP 2005109818A JP 2006294685 A JP2006294685 A JP 2006294685A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- metal film
- support
- wafer
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dicing (AREA)
Abstract
Description
本発明は、裏面金属膜を有する半導体チップの製造方法と、この方法を利用して得られる裏面金属膜を有する半導体チップに関する。 The present invention relates to a method for manufacturing a semiconductor chip having a back metal film, and a semiconductor chip having a back metal film obtained by using this method.
半導体チップの中には、チップの裏面(チップを外部回路へ接続するための接続端子が形成されていない面)に金属ベタ膜を形成したものがある。例えば、主に化合物半導体チップにおいて、チップ裏面にグランド電極として金属ベタ膜を形成することが多い。また、シリコンチップにおいても、基板等へダイアタッチ後のダイ(チップ)の放熱性向上のために、チップ裏面に金属ベタ膜を形成することがある。 Some semiconductor chips have a solid metal film formed on the back surface of the chip (the surface on which a connection terminal for connecting the chip to an external circuit is not formed). For example, in a compound semiconductor chip, a solid metal film is often formed as a ground electrode on the back surface of the chip. Also, in a silicon chip, a solid metal film may be formed on the back surface of the chip in order to improve the heat dissipation of the die (chip) after die attachment to a substrate or the like.
このような裏面金属膜を有するチップは、一般に、各チップを個片化する前のウエハ段階において、ウエハの裏面(チップの接続端子が形成されていない面)の全体に金属ベタ膜を形成し、それらを金属ベタ膜とともにダイシングして製造されている。 A chip having such a back surface metal film generally forms a solid metal film on the entire back surface of the wafer (the surface on which the chip connection terminals are not formed) at the wafer stage before each chip is singulated. These are manufactured by dicing them together with a solid metal film.
図4(a)〜図4(d)を参照して、一般的に行われている裏面金属膜を有する半導体チップの従来の製造方法を説明する。図4(a)に示したように、チップごとの基本構成要素のトランジスタや電子回路(図示せず)を作製済みのウエハ(デバイスウエハ)101を受け入れる。トランジスタや電子回路等(図示せず)はウエハ101の表面101aに作り込まれており、この表面101aには接続端子103が形成されている。ウエハ101を所定の厚さ(例えば200μm)にするため、ウエハ101の裏面101bを研削して、図4(b)に示したように新たな裏面101b’を有するウエハ101’を得る。次いで、図4(c)に示したように、ウエハ101’の裏面全体に金(Au)、銅(Cu)又はアルミニウム(Al)などのベタ金属膜105をスパッタリング又は蒸着などで形成する。続いて、図4(d)に示したように、金属膜105をダイシングテープ107に貼着してウエハを固定し、ダイシングブレード109を用いてダイシングすることにより、ウエハから各チップ111が切断される。この際に、ダイシングはテープ107の途中まで切り込んだところで停止される。その後、ダイシングテープ107からピックアップする(図示せず)することにより、個片化したチップ111が得られる。ウエハからのダイシングにより個片化したチップを得るこのような一般的方法は、例えば特許文献1の段落0067〜0068などに記載されている。
With reference to FIG. 4A to FIG. 4D, a conventional method for manufacturing a semiconductor chip having a back metal film, which is generally performed, will be described. As shown in FIG. 4A, a wafer (device wafer) 101 on which transistors and electronic circuits (not shown) as basic components for each chip have been manufactured is received. Transistors, electronic circuits, and the like (not shown) are formed on the
金属膜を形成したウエハをダイシングすることにより裏面に金属膜を設けたチップを得る上述の一般的な方法においては、ウエハの厚さが200μm以下に薄くなると、ハンドリング時に(特に、研削によりウエハを所定の厚さにしてから金属膜を形成する間に)、ウエハが破損しやすくなり、歩留まり低下の原因となる。また、ウエハと一緒に金属膜もダイシングするので、ダイシングブレード(ダイヤモンド砥粒を樹脂で固めた切削刃)の目詰まりが生じやすくなり、加工品質の低下を招いてチップ切断面のチッピングが増加する上に、金属膜の剥離が生じやすい。 In the above-described general method for obtaining a chip provided with a metal film on the back surface by dicing the wafer on which the metal film is formed, when the wafer thickness is reduced to 200 μm or less, the wafer is handled at the time of handling (particularly by grinding). During the formation of the metal film after the predetermined thickness is reached, the wafer is likely to be damaged, resulting in a decrease in yield. In addition, since the metal film is diced together with the wafer, the dicing blade (a cutting blade obtained by solidifying diamond abrasive grains with resin) is likely to be clogged, resulting in a reduction in processing quality and an increase in chipping on the chip cut surface. Further, the metal film is easily peeled off.
本発明は、ハンドリング時のウエハの破損に伴うチップ収率の低下を防ぐのに有効で、且つチップ切断面のチッピングと裏面金属膜の剥離を防ぐことができる、裏面金属膜を有する半導体チップの新しい製造方法の提供を目的とする。 The present invention is effective for preventing a reduction in chip yield due to wafer breakage during handling, and is capable of preventing chipping of a chip cut surface and peeling of a back surface metal film, and a semiconductor chip having a back surface metal film. The purpose is to provide a new manufacturing method.
本発明による裏面金属膜を有する半導体チップの製造方法は、チップごとの基本構成要素(トランジスタや電子回路など)を表面に作製したウエハの裏面を第一の支持体に結合させてウエハを固定し、第一の支持体に結合した状態でウエハからチップを個片化し、個片化したチップの表面を第二の支持体に結合させてチップを第一の支持体から第二の支持体へ移し、第二の支持体上のチップの露出面に金属膜を形成し、そしてチップを第二の支持体から分離して、裏面金属膜を有する個片化したチップを得ることを特徴とする。 A method for manufacturing a semiconductor chip having a backside metal film according to the present invention includes fixing the wafer by bonding the backside of the wafer on which the basic components (transistors, electronic circuits, etc.) for each chip are formed on the surface to the first support. The chips are separated from the wafer in a state of being bonded to the first support, and the surface of the separated chips is bonded to the second support, so that the chips are transferred from the first support to the second support. Transferring, forming a metal film on the exposed surface of the chip on the second support, and separating the chip from the second support to obtain an individualized chip having a back metal film .
第一の支持体としては、ウエハを固定してダイシングするのを可能にする支持体、例えば紫外線硬化型のダイシングテープなど、を使用することができる。 As the first support, it is possible to use a support capable of fixing and dicing the wafer, for example, an ultraviolet curable dicing tape.
第二の支持体としては、チップと結合することが可能な面を有する剛性材料の支持体を使用することができる。剛性材料の支持体自体がチップと結合することができない場合には、チップと結合すべき面に、チッブに結合することができる材料製の結合部材を設けることができる。 As the second support, a support made of a rigid material having a surface that can be bonded to the chip can be used. If the rigid material support itself cannot be coupled to the chip, a coupling member made of a material that can be coupled to the chip can be provided on the surface to be coupled to the chip.
好ましくは、第二の支持体は、シリコン、ガラス又は金属材料製の板状材料製であり、あるいはガラスエポキシ基板である。これらのいずれかを第二の支持体として使用する場合には、それ自体はチップに結合することができないので、チップと結合すべき面の結合部材として、例えば紫外線硬化型又は熱剥離型のテープ又はシート状材料を使用することができる。 Preferably, the second support is made of a plate-like material made of silicon, glass or metal material, or is a glass epoxy substrate. When any of these is used as the second support, it cannot be bonded to the chip itself, so as a bonding member for the surface to be bonded to the chip, for example, an ultraviolet curable tape or a heat release type tape. Or a sheet-like material can be used.
裏面金属膜は、第二の支持体上に移したチップの露出面の全体に形成することができ、あるいは、第二の支持体上に移したチップの露出面の一部分に形成してもよい。 The back metal film can be formed on the entire exposed surface of the chip transferred onto the second support, or it can be formed on a part of the exposed surface of the chip transferred onto the second support. .
本発明による裏面金属膜を有する半導体チップは、表面に基本構成要素が作り込まれ接続端子が位置し、裏面に金属膜が設けられた半導体チップであって、裏面金属膜がチップの裏面から側面に延在していることを特徴とする。 A semiconductor chip having a back surface metal film according to the present invention is a semiconductor chip in which basic components are formed on the surface, connection terminals are located, and a metal film is provided on the back surface, and the back surface metal film is a side surface from the back surface of the chip. It is characterized by extending.
裏面金属膜は、チップの裏面と側面の全体を覆ってもよく、チップの裏面と側面の一方又は両方においてその一部だけを覆うこともできる。 The back metal film may cover the entire back surface and side surface of the chip, or may cover only a part of one or both of the back surface and side surface of the chip.
本発明の裏面金属膜を有する半導体チップの製造方法によれば、ハンドリング時のウエハの破損に伴うチップ収率の低下を防ぐことができ、且つ、チップ切断面のチッピングと金属膜の剥離を防ぐことができる。 According to the method for manufacturing a semiconductor chip having a backside metal film of the present invention, it is possible to prevent the chip yield from being reduced due to breakage of the wafer during handling, and to prevent chipping of the chip cut surface and peeling of the metal film. be able to.
本発明の裏面金属膜を有する半導体チップの製造方法では、第一の支持体に結合した状態でウエハからチップを個片化し、第一の支持体から第二の支持体へ一括して移した個片化チップの露出面に金属膜を形成する。 In the method of manufacturing a semiconductor chip having a backside metal film according to the present invention, chips are separated from the wafer in a state of being bonded to the first support, and transferred from the first support to the second support in a lump. A metal film is formed on the exposed surface of the singulated chip.
本発明の方法を、図面を参照して説明することにする。ここで説明するのは本発明の一例であり、本発明はそれに限定されるものではない。 The method of the present invention will be described with reference to the drawings. What is described here is an example of the present invention, and the present invention is not limited thereto.
図1(a)に示したように、トランジスタや電子回路などのチップごとの基本構成要素(図示せず)を表面1aに予め作製したウエハ(デバイスウエハ)1を受け入れる。ウエハ1は、任意の半導体ウエハでよく、例えばシリコンウエハでも、あるいはその他の化合物半導体(一例としてGaAs化合物半導体)ウエハでもよい。ウエハ1の表面1aにはチップを外部回路に接続するための接続端子3が、例えばAlなどで形成されている。ウエハ1の表面1aには、一般に、接続端子3のみを露出させるように、図示しないパッシベーション膜が存在する。一般には、前処理として、受け入れたウエハ1が所定の厚さ(例えば200μm)になるまでウエハ1の裏面1bを研削して、図1(b)に示したように新たな裏面1b’を有するウエハ1’を得る。
As shown in FIG. 1A, a wafer (device wafer) 1 in which basic components (not shown) for each chip such as a transistor and an electronic circuit are fabricated in advance on a
図1(c)に示したように、こうして前処理を施したウエハ1’を、裏面1b’を第一の支持体5に結合させて固定する。第一の支持体5としては、例えば、紫外線硬化型のダイシング用テープ(UVテープ)として市販されているテープを使用することができる。このタイプのテープは、強い粘着力によりウエハを固定することができ、そしてウエハからチップを個片化後に紫外線の照射により粘着力を失ってチップを分離することができる。この特性を利用して、後に個片化したチップを第一の支持体から第二の支持体に移すのを容易にするように、第一の支持体1の紫外線硬化型ダイシングテープは、ウエハ1’を結合させる前に、予め紫外線を照射してその粘着力を低下させておくことができる。
As shown in FIG. 1 (c), the
次いで、第一の支持体5に結合させたウエハ1’を個片化する。図1(d)に示したように、この個片化には、通常のようにダイシングブレード7を使用することができる。個片化は、第一の支持体5を途中まで切り込んだところで停止するようにして行い、それにより個片化した各チップ9を単一の第一の支持体5に保持しておくことができる。
Next, the
続いて、図1(e)に示したように、個片化したチップ9を第一の支持体5から第二の支持体11へ移す。第二の支持体11自体にチップ9を固定する粘着力がない場合には、第二の支持体11のチップ9を受け取る面11aに、チップ9と結合することができる結合部材13を設けておくことができる。チップ9を第一の支持体5から第二の支持体11へ移す際には、第一の支持体5上のチップ9の露出面(接続端子3の位置する面)を第二の支持体11上の結合部材13に結合させてから、第一の支持体5をチップ9から剥離する。例えば、上述のように第一の支持体1として紫外線硬化型ダイシング用テープを使用し、その粘着力を予め紫外線を照射して低下させておくことにより、第一の支持体5は、第二の支持体11に結合部材13を介して結合したチップ9から容易に剥離することができる。
Subsequently, as shown in FIG. 1E, the
第二の支持体11としては、シリコン、ガラス、金属(例えば銅)などの、剛性のある板状材料を使用することができる。配線基板のコア基板として使用されるガラスエポキシ基板なども使用することができる。第二の支持体11の厚さは、例えば500μm程度でよい。結合部材13としては、例えば、両面タイプで再剥離の可能な、紫外線硬化型又は熱剥離型のテープ又はシート材料(例えば、日東電工社の熱はく離シート「リバアルファ」など)を使用することができる。紫外線の照射で粘着力を失う紫外線硬化型の材料を結合部材13として使用する場合には、紫外線を透過するガラス板を第二の支持体11として使用する。
As the
第一の支持体5を剥離後、図2(a)に示したように、第二の支持体1上のチップ9に金属膜15を、例えば0.5〜1μm程度の厚さで形成する。金属膜15の形成は、スパッタリング又は蒸着で行うことができる。めっき法を利用することも可能である。金属膜15は、結合部材13を介して第二の支持体11に結合している面を除いて、チップ9の裏面及び各側面に形成される。金属膜15は、このようにチップ9の露出面全体(裏面及び各側面)にベタ膜として形成するのが一般的であり且つ好ましいとは言え、必要に応じてパターン化した金属膜を形成することも可能である。
After peeling off the
次に、図2(b)に示したように、金属膜15を形成したチップ9の裏面にピックアップテープ17を貼着する。続いて、結合部材13の粘着力を低下させるために紫外線を照射(結合部材13が紫外線硬化型の場合)又は加熱(結合部材13が熱剥離型の場合)を行い、そしてピックアップテープ17をチップ9とともに第二の支持体11から剥がして、チップ9をピックアップテープ17に移す(図2(c))。ピックアップテープ17としては、ウエハのダイシング時に使用したダイシングテープと同様のテープを使用することができる。
Next, as shown in FIG. 2B, a
その後、図2(d)に示したように、ピックアップ用テープ17からチップ9をピックアップして、金属膜15を備えた個片化したチップ9を得ることができる。ピックアップは、通常の方法により行うことができる。例えば、ピックアップ用テープ17の裏面からニードル(図示せず)によりチップ9を突き上げてもよく、あるいはニードルを使わずに紫外線照射(紫外線硬化型テープの場合)又は加熱(熱剥離型テープの場合)によりテープの粘着力をなくしてチップ9を剥がしてもよい。
Thereafter, as shown in FIG. 2D, the
このように、本発明によれば、裏面に金属膜を形成した個片化チップをピックアップするまでの一連の工程を支持体(第一又は第二の支持体)にチップを固定した状態で行うことができることから、ハンドリング時のウエハの破損に伴うチップ収率の低下を防ぐことができる。更に、ダイシング時にはウエハだけをダイシングし、裏面金属膜を一緒に切断する必要がないことから、チップ切断面のチッピングと金属膜の剥離を防ぐこともできる。 Thus, according to the present invention, a series of steps until picking up an individualized chip having a metal film formed on the back surface is performed in a state where the chip is fixed to the support (first or second support). Therefore, it is possible to prevent a decrease in chip yield due to breakage of the wafer during handling. Further, since it is not necessary to dice only the wafer and cut the back surface metal film together at the time of dicing, chipping of the chip cut surface and peeling of the metal film can be prevented.
図3に、本発明の方法により得られた半導体チップ30を示す。この半導体チップ30は、表面1aにトランジスタや電子回路などの基本構成要素(図示せず)が作り込まれ接続端子3が位置しているチップ本体9と、その裏面1b’及び側面1cを覆う金属膜15により構成される。金属膜15は、チップ30の裏面電極として使用することができ、あるいは、比較的脆いシリコンなどの半導体材料を基礎材料とするチップ本体9を補強する役割を果たすことができ、チップ本体9の放熱性を向上させることもできる。必要に応じて、金属膜15は、チップ本体9の裏面1b’及び側面1cの一方又は両方において、その一部だけを覆うようにパターン化しても差し支えない。
FIG. 3 shows a
1、1’ ウエハ
1a ウエハの表面
1b、1b’ ウエハの裏面
3 接続端子
5 第一の支持体
9 チップ
11 第二の支持体
13 結合部材
15 金属膜
17 ピックアップテープ
30 半導体チップ
DESCRIPTION OF
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005109818A JP2006294685A (en) | 2005-04-06 | 2005-04-06 | Semiconductor chip having back metal film and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005109818A JP2006294685A (en) | 2005-04-06 | 2005-04-06 | Semiconductor chip having back metal film and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006294685A true JP2006294685A (en) | 2006-10-26 |
Family
ID=37414963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005109818A Pending JP2006294685A (en) | 2005-04-06 | 2005-04-06 | Semiconductor chip having back metal film and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006294685A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010272855A (en) * | 2009-04-21 | 2010-12-02 | Hitachi Chem Co Ltd | Method of manufacturing semiconductor device and semiconductor device |
US8207606B2 (en) | 2008-07-21 | 2012-06-26 | Samsung Electronics Co., Ltd | Semiconductor device |
JP2018082131A (en) * | 2016-11-18 | 2018-05-24 | 積水化学工業株式会社 | Method for manufacturing semiconductor device and protective tape |
WO2018143014A1 (en) * | 2017-02-02 | 2018-08-09 | 日立化成株式会社 | Method for controlling electronic component, resin composition for temporary protection, and resin film for temporary protection |
JP2019140201A (en) * | 2018-02-08 | 2019-08-22 | 日立化成株式会社 | Manufacturing method for electronic component, resin composition for temporary protection, and resin film for temporary protection |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043251A (en) * | 2000-07-25 | 2002-02-08 | Fujitsu Ltd | Semiconductor device and method of manufacturing |
JP2004327708A (en) * | 2003-04-24 | 2004-11-18 | Sanyo Electric Co Ltd | Semiconductor device and its manufacturing method |
-
2005
- 2005-04-06 JP JP2005109818A patent/JP2006294685A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043251A (en) * | 2000-07-25 | 2002-02-08 | Fujitsu Ltd | Semiconductor device and method of manufacturing |
JP2004327708A (en) * | 2003-04-24 | 2004-11-18 | Sanyo Electric Co Ltd | Semiconductor device and its manufacturing method |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8207606B2 (en) | 2008-07-21 | 2012-06-26 | Samsung Electronics Co., Ltd | Semiconductor device |
JP2010272855A (en) * | 2009-04-21 | 2010-12-02 | Hitachi Chem Co Ltd | Method of manufacturing semiconductor device and semiconductor device |
JP2018082131A (en) * | 2016-11-18 | 2018-05-24 | 積水化学工業株式会社 | Method for manufacturing semiconductor device and protective tape |
WO2018143014A1 (en) * | 2017-02-02 | 2018-08-09 | 日立化成株式会社 | Method for controlling electronic component, resin composition for temporary protection, and resin film for temporary protection |
KR20190111915A (en) * | 2017-02-02 | 2019-10-02 | 히타치가세이가부시끼가이샤 | Manufacturing method of electronic component, resin composition for provisional protection, and resin film for provisional protection |
JPWO2018143014A1 (en) * | 2017-02-02 | 2019-11-21 | 日立化成株式会社 | Electronic component manufacturing method, temporary protective resin composition, and temporary protective resin film |
TWI752156B (en) * | 2017-02-02 | 2022-01-11 | 日商昭和電工材料股份有限公司 | Manufacturing method of electronic component, resin composition for temporary protection, and resin film for temporary protection |
KR102494902B1 (en) | 2017-02-02 | 2023-02-01 | 쇼와덴코머티리얼즈가부시끼가이샤 | Method for manufacturing electronic parts, resin composition for provisional protection, and resin film for provisional protection |
JP2019140201A (en) * | 2018-02-08 | 2019-08-22 | 日立化成株式会社 | Manufacturing method for electronic component, resin composition for temporary protection, and resin film for temporary protection |
JP6992564B2 (en) | 2018-02-08 | 2022-01-13 | 昭和電工マテリアルズ株式会社 | Manufacturing method of electronic parts, resin composition for temporary protection and resin film for temporary protection |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4256115B2 (en) | Mark recognition method and semiconductor device manufacturing method | |
US10186447B2 (en) | Method for bonding thin semiconductor chips to a substrate | |
KR100759687B1 (en) | Method for thinning substrate and method for manufacturing circuit device | |
US7626251B2 (en) | Microelectronic die assembly having thermally conductive element at a backside thereof and method of making same | |
JP2007123362A (en) | Method of manufacturing device | |
CN101752273B (en) | Method of manufacturing semiconductor device | |
JP2011181822A (en) | Method of fabricating semiconductor device | |
JP2001185519A5 (en) | ||
WO2012056867A1 (en) | Stacked body and method for detaching stacked body | |
WO2008114806A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2000182995A (en) | Manufacture of semiconductor device | |
JP2007188967A (en) | Substrate support, substrate treatment method, and method of manufacturing semiconductor device | |
US20180233470A1 (en) | Handling thin wafer during chip manufacture | |
US7682935B2 (en) | Process of manufacture of ultra thin semiconductor wafers with bonded conductive hard carrier | |
JP2006294685A (en) | Semiconductor chip having back metal film and manufacturing method thereof | |
JP2004119718A (en) | Method of manufacturing thin semiconductor chip | |
KR20140017544A (en) | Pre-cut wafer applied underfill film on dicing tape | |
US8420505B2 (en) | Process for manufacture of thin wafer | |
KR20140107141A (en) | Method For Menufacturing Semiconductor Chip | |
JP2005045023A (en) | Manufacturing method of semiconductor device and manufacturing device for semiconductor | |
JP5023664B2 (en) | Manufacturing method of semiconductor device | |
JP2003318205A (en) | Method of bonding film-like die bonding material of diced wafer | |
JP2006140303A (en) | Method for manufacturing semiconductor apparatus | |
JP2005123609A (en) | Die bonder equipment and method for adhering semiconductor chip using same | |
US20060281282A1 (en) | Method for maching a wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110719 |