JP2000195826A - Method of dividing wafer and manufacture of semiconductor device - Google Patents

Method of dividing wafer and manufacture of semiconductor device

Info

Publication number
JP2000195826A
JP2000195826A JP2000025469A JP2000025469A JP2000195826A JP 2000195826 A JP2000195826 A JP 2000195826A JP 2000025469 A JP2000025469 A JP 2000025469A JP 2000025469 A JP2000025469 A JP 2000025469A JP 2000195826 A JP2000195826 A JP 2000195826A
Authority
JP
Japan
Prior art keywords
wafer
chip
thickness
grinding
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000025469A
Other languages
Japanese (ja)
Inventor
Shinya Taku
真也 田久
Koichi Yajima
興一 矢嶋
Keisuke Tokubuchi
圭介 徳渕
Shigeo Sasaki
栄夫 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000025469A priority Critical patent/JP2000195826A/en
Publication of JP2000195826A publication Critical patent/JP2000195826A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83194Lateral distribution of the layer connectors

Landscapes

  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for dividing a wafer and a method for manufacturing a semiconductor device in which chipping is prevented at dicing. SOLUTION: Along a dicing line arranged in lattice-like manner on a wafer 21 on which a semiconductor element is formed, a groove deeper than the thickness of a completed chip is formed from a semiconductor-element-formed surface side, and a holding sheet 26 is stuck on the semiconductor-element-formed surface 21' in the wafer, and the rear surface of the wafer is ground to the thickness of the completed chip while both a grinding wheel 28 and the wafer are rotated, to divide the wafer into individual chips. Since the wafer is divided into individual chips by grinding the rear surface of the wafer, chipping at dicing is suppressed compared with conventional methods in which external force is applied for dividing, after dicing in a half cutting method, or cutting the sheet in full cutting method.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明はウェーハの分割方
法及び半導体装置の製造方法に関するもので、特に、ウ
ェーハ上に形成された半導体素子を個々のチップに切断
分離し、外囲器に封止する工程に係り、外囲器の小型薄
厚化やウェーハの大口径化時に好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for dividing a wafer and a method for manufacturing a semiconductor device, and more particularly to a method for cutting and separating a semiconductor element formed on a wafer into individual chips and sealing the chips in an envelope. It is suitable for reducing the size and thickness of an envelope and increasing the diameter of a wafer in the process.

【0002】[0002]

【従来の技術】半導体装置の製造工程は、ウェーハ(半
導体基板)上に種々の半導体素子のパターンを形成する
工程と、ウェーハ上に形成された半導体素子を個々のチ
ップに切断分離し、外囲器に封止する工程とに大別でき
る。近年、製造コストの低減を図るためにウェーハの大
口径化が推進されるとともに、実装密度を高めるために
外囲器の小型薄厚化が望まれている。従来は、薄厚化し
た外囲器に封止するために、ウェーハを個々のチップに
切断分離するのに先立って、ウェーハのパターン形成面
(主表面)の反対側の面(ウェーハの裏面)を砥石によ
る研削及び遊離砥粒による研磨等により除去して薄く
し、その後ダイシングして切断分離している。研削時に
は、ウェーハのパターン形成面に粘着性のシートを貼り
付けたり、レジスト等を塗布することによって保護して
いる。この後、上記ウェーハの主表面に形成された切断
分離(ダイシング)ライン領域に溝を形成する。この溝
を形成する際には、ダイヤモンドスクライバー、ダイヤ
モンドブレード、あるいはレーザースクライバー等を用
いている。上記ダイシング工程には、ウェーハ単体でこ
のウェーハの厚さの1/2までダイシングまたはウェー
ハが30μm程度残る状態までダイシングを行うハーフ
カット法、ウェーハの裏面に粘着性のシートを貼り付け
て同様にダイシングするハーフカット法、粘着性のシー
トを20〜30μm程度まで切り込み、ウェーハ厚全て
を切断するフルカット法等が用いられる。上記ハーフカ
ット法は、分割作業が必要とされ、ウェーハ単体の場合
にはウェーハを柔軟性のあるフィルム等に挟み、ローラ
ー等で外力を加えて分割する。シートに貼り付けた場合
には、テープ越しにローラーその他で外力を加え分割す
る。分割されたチップは、ダイボンディング装置に設け
られているピックアップニードルによってシート裏面を
突き上げ、このシートを貫通してチップ裏面にニードル
(針)を直接接触させ、更に持ち上げてチップをシート
から引き離す。引き離されたチップは、コレットと呼ば
れるツールでチップ表面を吸着し、リードフレームのア
イランドにマウントした後、ワイヤボンディングを行っ
てチップの各パッドとリードフレームのインナーリード
部とを電気的に接続し、外囲器に封止している。上記チ
ップのアイランドへのマウント方法としては、アイラン
ドへ導電性ペーストを予め塗布しておく方法、金−シリ
コンの共晶を利用してマウントする方法、及びウェーハ
の裏面に金属の薄膜を蒸着し、半田を用いてマウントす
る方法等がある。
2. Description of the Related Art A semiconductor device manufacturing process includes a process of forming various semiconductor element patterns on a wafer (semiconductor substrate), and a step of cutting and separating the semiconductor elements formed on the wafer into individual chips and enclosing them. It can be roughly divided into the step of sealing in a container. In recent years, the diameter of a wafer has been increased to reduce the manufacturing cost, and the size and thickness of the envelope have been desired to increase the mounting density. Conventionally, in order to seal in a thinner envelope, the surface (the back surface of the wafer) opposite to the pattern forming surface (the main surface) of the wafer is cut prior to cutting and separating the wafer into individual chips. It is removed by grinding with a grindstone, polishing with free abrasive grains, etc. to make it thinner, and then dicing to cut and separate. At the time of grinding, the wafer is protected by attaching an adhesive sheet to the pattern forming surface of the wafer or applying a resist or the like. Thereafter, a groove is formed in a cutting and separating (dicing) line region formed on the main surface of the wafer. In forming this groove, a diamond scriber, a diamond blade, a laser scriber, or the like is used. In the dicing process, the wafer is diced to a half of the thickness of the wafer alone or a half-cut method in which the wafer is diced to a state where the wafer remains about 30 μm. A half-cut method, a full-cut method of cutting an adhesive sheet to about 20 to 30 μm, and cutting the entire wafer thickness is used. The half-cut method requires a dividing operation. In the case of a single wafer, the wafer is sandwiched between flexible films or the like, and divided by applying an external force using a roller or the like. When affixed to the sheet, it is divided by applying an external force with a roller or the like over the tape. The divided chip is pushed up the back surface of the sheet by a pickup needle provided in the die bonding apparatus, penetrates this sheet and directly contacts the needle (needle) to the back surface of the chip, and further lifts up to separate the chip from the sheet. The separated chip is sucked on the chip surface with a tool called collet, mounted on the island of the lead frame, and then wire-bonded to electrically connect each pad of the chip to the inner lead portion of the lead frame, It is sealed in an envelope. As a method of mounting the chip on the island, a method of applying a conductive paste to the island in advance, a method of mounting using gold-silicon eutectic, and a metal thin film deposited on the back surface of the wafer, There is a mounting method using solder.

【0003】図17ないし図23はそれぞれ、上述した
ような従来のウェーハの分割方法及び半導体装置の製造
方法の詳細な例について説明するためのもので、図17
はウェーハの表面保護テープを貼り付ける工程、図18
はウェーハの裏面の研削及び研磨工程、図19は表面保
護テープを剥がす工程、図20(a),(b)はウェー
ハを固定用シートに固着する工程、図21はウェーハの
ダイシング工程、図22は分離したチップをピックアッ
プする工程、及び図23はダイボンディング工程をそれ
ぞれ示している。
FIGS. 17 to 23 are for describing detailed examples of the above-described conventional wafer dividing method and semiconductor device manufacturing method, respectively.
Is a process of attaching a surface protection tape of a wafer, FIG.
19 is a step of grinding and polishing the back surface of the wafer, FIG. 19 is a step of peeling off the surface protection tape, FIGS. 20 (a) and (b) are steps of fixing the wafer to a fixing sheet, FIG. 21 is a dicing step of the wafer, FIG. 23 shows a step of picking up the separated chip, and FIG. 23 shows a die bonding step.

【0004】図17ないし図23において、1は各種の
半導体素子が形成されたウェーハ、1’はパターン形成
面(ウェーハ1の主表面)、2はポーラスチャックテー
ブル、3はパターン形成面の保護テープ、4は貼り付け
ローラー、5は裏面研削用のチャックテーブル、6は研
削用砥石、7は保護テープ3を剥がすためのテープ、8
はフラットリング、9はウェーハの固定用シート、10
はダイシング用チャックテーブル、11はダイシング用
ブレード、12は切断分離後のチップ、13はピックア
ップニードル、14はリードフレームのアイランド、1
5は導電性ペースト等のダイボンディング用接着剤であ
る。
In FIGS. 17 to 23, reference numeral 1 denotes a wafer on which various semiconductor elements are formed, 1 'denotes a pattern forming surface (main surface of the wafer 1), 2 denotes a porous chuck table, and 3 denotes a protective tape for the pattern forming surface. Reference numeral 4 denotes an application roller, reference numeral 5 denotes a chuck table for grinding the back surface, reference numeral 6 denotes a grinding wheel, reference numeral 7 denotes a tape for peeling off the protective tape 3, and reference numeral 8 denotes a tape.
Denotes a flat ring, 9 denotes a wafer fixing sheet, 10
Is a dicing chuck table, 11 is a dicing blade, 12 is a chip after cutting and separation, 13 is a pickup needle, 14 is a lead frame island, 1
Reference numeral 5 denotes a die bonding adhesive such as a conductive paste.

【0005】まず、図17に示すように、ウェーハ1の
裏面をポーラスチャックテーブル2上に固定し、貼り付
けローラー4を回転させながら図示矢印方向に移動させ
て、保護テープ3をウェーハ1のパターン形成面1’に
貼り付ける。次に、図18に示すように、上記保護テー
プ3を貼り付けたパターン形成面1’を下にしてチャッ
クテーブル5に固定し、ウェーハ1の裏面を研削用砥石
6で所定の厚さ(完成時の最終的なチップ厚)まで研削
及び研磨する。その後、図19に示すように、保護テー
プ3に保護テープを剥がすためのテープ7を貼り付け、
パターン形成面1’から保護テープ3を剥離する。次
に、図20(a)に示すようなフラットリング8をウェ
ーハの固定用シート9に固着してシート9の弛みや皺な
どの発生を防止した状態で、図20(b)に示す如くフ
ラットリング8の開口内のシート9上にチップ1を固着
する。そして、上記チップ1を固着したシート9とフラ
ットリング8をダイシング用のチャックテーブル10に
固定し、ダイシング用ブレード11でダイシング(フル
カット)し、個々のチップ12に切断分離する(図21
参照)。次に、図22に示すようにシート9の下方から
ピックアップニードル13をシート9を貫通させてチッ
プ12の裏面に当てて上方に押圧することにより個々の
チップ12をシート9から剥離し、図23に示すように
リードフレームのアイランド14に導電性ペースト等の
ダイボンディング用接着剤を用いてマウントする。その
後、図示しないがリードフレームのインナーリード部と
チップ12の各パッドとをワイヤボンディングし、樹脂
製やセラミック製の外囲器に封止して半導体装置を完成
する。
First, as shown in FIG. 17, the back surface of a wafer 1 is fixed on a porous chuck table 2, and the protective tape 3 is moved in the direction of the arrow while rotating a sticking roller 4. Affix to the forming surface 1 '. Next, as shown in FIG. 18, the pattern forming surface 1 ′ with the protective tape 3 stuck thereon is fixed to the chuck table 5 with the pattern forming surface 1 ′ facing down, and the back surface of the wafer 1 is fixed to a predetermined thickness (completion Grinding and polishing to the final chip thickness at the time). Thereafter, as shown in FIG. 19, a tape 7 for peeling off the protective tape is attached to the protective tape 3,
The protective tape 3 is peeled off from the pattern forming surface 1 '. Next, a flat ring 8 as shown in FIG. 20 (a) is fixed to the wafer fixing sheet 9 to prevent the sheet 9 from becoming loose or wrinkled, and as shown in FIG. The chip 1 is fixed on the sheet 9 in the opening of the ring 8. Then, the sheet 9 to which the chips 1 are fixed and the flat ring 8 are fixed to a chuck table 10 for dicing, diced (full cut) by a dicing blade 11, and cut and separated into individual chips 12 (FIG. 21).
reference). Next, as shown in FIG. 22, the individual needles 12 are peeled from the sheet 9 by pushing the pickup needles 13 through the sheet 9 from below the sheet 9 to hit the back surface of the chip 12 and press it upward. As shown in (1), the lead frame is mounted on the island 14 using a die bonding adhesive such as a conductive paste. Thereafter, although not shown, the inner lead portion of the lead frame and each pad of the chip 12 are wire-bonded and sealed in a resin or ceramic envelope to complete the semiconductor device.

【0006】しかしながら、上記のようなウェーハの分
割方法及び半導体装置の製造方法では、下記(a)〜
(c)に示すような問題がある。
However, in the above-described wafer dividing method and semiconductor device manufacturing method, the following (a) to
There is a problem as shown in FIG.

【0007】(a)薄厚研削時にウェーハが割れ易い。
保護テープを貼り付けて研削を行っても、研削時の歪み
によりウェーハが反ってしまい、このために研削装置内
での搬送時に引っ掛かったりして破損する。また、ウェ
ーハが薄くなったり大口径化されるに従いウェーハの強
度が低下するため、現状のようにウェーハを薄くした
後、ウェーハ単体を搬送して種々の処理を施す方法では
破損する確率が高くなる。例えば、ウェーハが400μ
mの厚さでは1.6Kgf/mm程度まで耐えられ
るが、厚さが200μmになると0.4Kgf/mm
と1/4にまで低下する。
(A) The wafer is liable to crack during thin grinding.
Even if grinding is performed with a protective tape applied, the wafer is warped due to distortion during grinding, and is thus caught or damaged during transport in the grinding device. In addition, since the strength of the wafer decreases as the wafer becomes thinner or larger in diameter, the probability of breakage increases in a method in which the wafer is thinned, and then the wafer is transported and subjected to various treatments as in the current situation. . For example, if the wafer is 400μ
m can withstand up to about 1.6 kgf / mm 2, but when the thickness is 200 μm, 0.4 kgf / mm 2
It decreases to 2 and 1/4.

【0008】(b)パターン形成面の保護とダイシング
時のウェーハ保持用として二枚のシートを使用するた
め、これらの貼り付け、剥離、貼り付けと工程がそれぞ
れ必要となり、材料費が高くなり製造工程も増加する。
(B) Since two sheets are used for protecting the pattern formation surface and for holding the wafer during dicing, these steps of attaching, peeling, attaching, and the like are required, respectively, which increases the material cost and increases the manufacturing cost. The number of processes also increases.

【0009】(c)ダイシングを行った場合、ウェーハ
の裏面側のチッピングが大きくなり、チップの抗折強度
の低下を招く。しかも、従来は種々の特性モニター用の
トランジスタ、抵抗、コンデンサー等(これらをTE
G:Test ElementGroupと称する)を
チップ内に配置していたが、高集積化を図るためにダイ
シングライン上に配置されるようになった。周知の通
り、これらの素子は酸化膜、アルミニウム等で構成され
ており、ダイヤモンドブレードを用いてダイシングを行
う際に、砥石の目詰まりを起こし易く、切れ味を阻害す
る材料である。このため、ダイシングライン上にTEG
が配置されている場合には、ウェーハの裏面側のチッピ
ングが更に大きくなる。一般に半導体基板として使用さ
れている材料はシリコンやGaAs等の脆性材であるた
めに、クラック等が存在すると抗折強度の低下を招きや
すい。
(C) When dicing is performed, chipping on the back surface side of the wafer is increased, which causes a decrease in the die strength of the chip. Moreover, conventionally, various characteristics monitoring transistors, resistors, capacitors, etc.
G: Test Element Group) has been arranged in the chip, but has been arranged on a dicing line in order to achieve high integration. As is well known, these elements are made of an oxide film, aluminum, or the like, and are materials that easily cause clogging of a grindstone when dicing using a diamond blade and hinder sharpness. For this reason, TEG is placed on the dicing line.
Is arranged, the chipping on the back surface side of the wafer is further increased. In general, a material used as a semiconductor substrate is a brittle material such as silicon or GaAs. Therefore, if cracks or the like are present, the bending strength tends to decrease.

【0010】[0010]

【発明が解決しようとする課題】上記のように従来のウ
ェーハの分割方法及び半導体装置の製造方法は、薄厚研
削時や搬送時にウェーハが割れやすいという問題があっ
た。また、パターン形成面の保護とウェーハの保持のた
めに二枚のシートを必要とするため、材料費が高くなり
製造工程も増加するという問題があった。更に、ダイシ
ングを行った場合、ウェーハの裏面側のチッピングが大
きくなり、チップの抗折応力の低下を招くという問題が
あった。
As described above, the conventional method of dividing a wafer and the method of manufacturing a semiconductor device have a problem that the wafer is easily broken at the time of thin-wall grinding or transfer. Further, since two sheets are required for protecting the pattern formation surface and holding the wafer, there is a problem that the material cost is increased and the number of manufacturing steps is increased. Furthermore, when dicing is performed, there is a problem that chipping on the back surface side of the wafer becomes large, which causes a reduction in bending stress of the chip.

【0011】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、薄厚研削時や搬
送時のウェーハの割れを抑制できるウェーハの分割方法
及び半導体装置の製造方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method of dividing a wafer and a method of manufacturing a semiconductor device capable of suppressing cracking of a wafer during thin grinding or transport. To provide.

【0012】また、この発明の他の目的は、製造工程と
コストの削減が図れるウェーハの分割方法及び半導体装
置の製造方法を提供することにある。
It is another object of the present invention to provide a method of dividing a wafer and a method of manufacturing a semiconductor device, which can reduce the number of manufacturing steps and costs.

【0013】この発明の更に他の目的は、ウェーハの裏
面側のチッピングを小さくでき、チップの抗折応力の低
下を抑制できるウェーハの分割方法及び半導体装置の製
造方法を提供することにある。
It is still another object of the present invention to provide a method of dividing a wafer and a method of manufacturing a semiconductor device, which can reduce chipping on the back surface side of a wafer and can suppress a decrease in chip bending stress.

【0014】[0014]

【課題を解決するための手段】この発明の請求項1に記
載したウェーハの分割方法は、半導体素子が形成された
ウェーハのダイシングラインに沿って、前記半導体素子
の形成面側から完成時のチップの厚さよりも深い溝を形
成する工程と、前記ウェーハにおける半導体素子の形成
面上に保持部材を取り付ける工程と、研削用砥石と前記
ウェーハとの両方を回転させながら、前記ウェーハの裏
面を前記完成時のチップの厚さまで研削し、ウェーハを
個々のチップに分離する工程とを具備することを特徴と
している。
According to a first aspect of the present invention, there is provided a method of dividing a wafer along a dicing line of a wafer on which a semiconductor element is formed, from a surface on which the semiconductor element is formed to a completed chip. Forming a groove deeper than the thickness of the wafer, attaching a holding member on the surface of the wafer on which a semiconductor element is formed, and rotating the grinding wheel and the wafer to complete the back surface of the wafer. Grinding to the thickness of the chip at the time and separating the wafer into individual chips.

【0015】また、この発明の請求項2に記載したウェ
ーハの分割方法は、半導体素子が形成されたウェーハの
ダイシングラインに沿って、前記半導体素子の形成面側
から完成時のチップの厚さよりも深い溝を形成する工程
と、前記ウェーハにおける半導体素子の形成面上に保持
部材を取り付ける工程と、研削用砥石と前記ウェーハと
の両方を回転させながら、前記ウェーハの裏面を前記完
成時のチップの厚さまで研削し、ウェーハを個々のチッ
プに分離する工程とを具備し、前記完成時のチップの厚
さは、290μm以下であることを特徴としている。
According to a second aspect of the present invention, there is provided a method of dividing a wafer along a dicing line of a wafer on which a semiconductor element is formed, from the side where the semiconductor element is formed, to a thickness of a completed chip. A step of forming a deep groove, a step of attaching a holding member on a surface of the wafer on which a semiconductor element is to be formed, and while rotating both the grinding wheel and the wafer, the back surface of the wafer is a chip of the completed chip. Grinding the wafer to a thickness and separating the wafer into individual chips, wherein the thickness of the completed chip is 290 μm or less.

【0016】請求項3に示すように、請求項1または2
に記載のウェーハの分割方法において、前記溝の深さ
は、前記完成時のチップの厚さよりも少なくとも5μm
深いことを特徴とする。
As shown in claim 3, claim 1 or 2
3. The method for dividing a wafer according to 1., wherein a depth of the groove is at least 5 μm larger than a thickness of the completed chip.
It is characterized by being deep.

【0017】請求項4に示すように、請求項1乃至3い
ずれか1つの項に記載のウェーハの分割方法において、
前記研削用砥石と前記ウェーハとの両方を回転させなが
ら、前記ウェーハの裏面を前記完成時のチップの厚さま
で研削し、ウェーハを個々のチップに分離する工程は、
前記研削用砥石を前記ウェーハに押圧した状態で、前記
研削用砥石と前記ウェーハとの両方を回転させながら、
前記ウェーハの裏面を前記完成時のチップの厚さまで研
削し、ウェーハを個々のチップに分離するものであるこ
とを特徴とする。
According to a fourth aspect, in the method of dividing a wafer according to any one of the first to third aspects,
While rotating both the grinding wheel and the wafer, grinding the back surface of the wafer to the thickness of the completed chip, separating the wafer into individual chips,
In a state where the grinding wheel is pressed against the wafer, while rotating both the grinding wheel and the wafer,
The back surface of the wafer is ground to the thickness of the completed chip, and the wafer is separated into individual chips.

【0018】請求項5に示すように、請求項1乃至4い
ずれか1つの項に記載のウェーハの分割方法において、
前記保持部材は、ワックス、吸着パッド、熱圧着シー
ト、粘着材を塗布した基板、及び前記半導体素子上に塗
布したレジストの中から選択された少なくともいずれか
1つの材料であることを特徴とする。
According to a fifth aspect, in the method of dividing a wafer according to any one of the first to fourth aspects,
The holding member is at least one material selected from a wax, a suction pad, a thermocompression bonding sheet, a substrate coated with an adhesive, and a resist coated on the semiconductor element.

【0019】更に、この発明の請求項6に記載したウェ
ーハの分割方法は、半導体素子が形成されたウェーハの
ダイシングラインに沿って、前記半導体素子の形成面側
から完成時のチップの厚さよりも深い溝を形成する工程
と、前記ウェーハにおける半導体素子の形成面上に粘着
性のシートからなる保持部材を貼り付ける工程と、前記
ウェーハの裏面を前記完成時のチップの厚さまで研削
し、ウェーハを個々のチップに分離する工程とを具備す
ることを特徴としている。
Further, according to the method of dividing a wafer according to the present invention, the thickness of the completed chip is determined along the dicing line of the wafer on which the semiconductor element is formed from the side where the semiconductor element is formed. A step of forming a deep groove, a step of attaching a holding member made of an adhesive sheet on a surface on which the semiconductor element is formed in the wafer, and grinding the back surface of the wafer to a thickness of the completed chip, and grinding the wafer. And a step of separating into individual chips.

【0020】請求項7に示すように、請求項6に記載の
ウェーハの分割方法において、前記ウェーハの裏面を前
記完成時のチップの厚さまで研削し、ウェーハを個々の
チップに分離する工程は、研削用砥石と前記ウェーハと
の両方を回転させながら、前記ウェーハの裏面を前記完
成時のチップの厚さまで研削し、ウェーハを個々のチッ
プに分離するものであることを特徴とする。
According to a seventh aspect of the present invention, in the method of dividing a wafer according to the sixth aspect, the step of grinding the back surface of the wafer to the thickness of the completed chip and separating the wafer into individual chips includes: The method is characterized in that the back surface of the wafer is ground to the thickness of the completed chip while rotating both the grinding wheel and the wafer, and the wafer is separated into individual chips.

【0021】請求項8に示すように、請求項7に記載の
ウェーハの分割方法において、前記研削用砥石と前記ウ
ェーハとの両方を回転させながら、前記ウェーハの裏面
を前記完成時のチップの厚さまで研削し、ウェーハを個
々のチップに分離する工程は、前記研削用砥石を前記ウ
ェーハに押圧した状態で、前記研削用砥石と前記ウェー
ハとの両方を回転させながら、前記ウェーハの裏面を前
記完成時のチップの厚さまで研削し、ウェーハを個々の
チップに分離するものであることを特徴とする。
According to an eighth aspect of the present invention, in the method of dividing a wafer according to the seventh aspect, while rotating both the grinding wheel and the wafer, the back surface of the wafer is made to have a thickness of the completed chip. The step of grinding and separating the wafer into individual chips is performed while rotating both the grinding wheel and the wafer while the grinding wheel is pressed against the wafer, and completing the back surface of the wafer. It is characterized in that it is ground to the thickness of the chip at the time and separates the wafer into individual chips.

【0022】請求項9に示すように、請求項6乃至8い
ずれか1つの項に記載のウェーハの分割方法において、
前記ウェーハにおける半導体素子の形成面上に粘着性の
シートからなる保持部材を貼り付ける工程は、前記ウェ
ーハにおける半導体素子の形成面上に、極薄のフイルム
を介在させた状態で粘着性のシートからなる保持部材を
貼り付けるものであることを特徴とする。
According to a ninth aspect, in the method for dividing a wafer according to any one of the sixth to eighth aspects,
The step of attaching a holding member made of an adhesive sheet on the surface on which the semiconductor elements are formed on the wafer is performed on the surface on which the semiconductor elements are formed on the wafer, from the adhesive sheet with an extremely thin film interposed therebetween. Characterized in that the holding member is attached.

【0023】請求項10に示すように、請求項9に記載
のウェーハの分割方法において、前記極薄のフイルム
は、前記ウェーハにおける半導体素子の形成面上に形成
した被膜であることを特徴とする。
According to a tenth aspect of the present invention, in the method of dividing a wafer according to the ninth aspect, the ultra-thin film is a film formed on a surface of the wafer on which semiconductor elements are formed. .

【0024】この発明の請求項11に記載した半導体装
置の製造方法は、ウェーハの主表面に半導体素子を形成
する工程と、ダイシングラインに沿って前記ウェーハの
主表面側から完成時のチップの厚さよりも深い溝を形成
する工程と、前記ウェーハにおける半導体素子の形成面
上に粘着性のシートからなる保持部材を貼り付ける工程
と、研削用砥石と前記ウェーハとの両方を回転させなが
ら、前記ウェーハの裏面を前記完成時のチップの厚さま
で研削し、ウェーハを個々のチップに分離する工程と、
分離した各チップを前記粘着性のシートから剥離して外
囲器に封止する工程とを具備することを特徴としてい
る。
According to a method of manufacturing a semiconductor device according to the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: forming a semiconductor element on a main surface of a wafer; A step of forming a groove deeper than the above, a step of attaching a holding member made of an adhesive sheet on the surface of the wafer on which the semiconductor elements are formed, and rotating the grinding wheel and the wafer while rotating the wafer. Grinding the back surface of the chip to the thickness of the completed chip, separating the wafer into individual chips,
Peeling each separated chip from the adhesive sheet and sealing the chip in an envelope.

【0025】また、この発明の請求項12に記載した半
導体装置の製造方法は、ウェーハの主表面に半導体素子
を形成する工程と、半導体素子が形成されたウェーハの
ダイシングラインに沿って、前記半導体素子の形成面側
から完成時のチップの厚さよりも深い溝を形成する工程
と、前記ウェーハにおける半導体素子の形成面上に粘着
性のシートからなる保持部材を貼り付ける工程と、研削
用砥石と前記ウェーハとの両方を回転させながら、前記
ウェーハの裏面を前記完成時のチップの厚さまで研削
し、ウェーハを個々のチップに分離する工程と、分離し
た各チップを前記粘着性のシートから剥離して外囲器に
封止する工程とを具備し、前記完成時のチップの厚さ
は、290μm以下であることを特徴としている。
According to a twelfth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a semiconductor element on a main surface of a wafer; and forming the semiconductor element along a dicing line of the wafer on which the semiconductor element is formed. A step of forming a groove deeper than the thickness of the completed chip from the element forming surface side, a step of attaching a holding member made of an adhesive sheet on the semiconductor element forming surface of the wafer, and a grinding wheel While rotating both the wafer and the wafer, grinding the back surface of the wafer to the thickness of the completed chip, separating the wafer into individual chips, and peeling each separated chip from the adhesive sheet And sealing the chip to an envelope, wherein the thickness of the completed chip is 290 μm or less.

【0026】請求項13に示すように、請求項11また
は12に記載の半導体装置の製造方法において、前記溝
の深さは、前記完成時のチップの厚さよりも少なくとも
5μm深いことを特徴とする。
According to a thirteenth aspect, in the method for manufacturing a semiconductor device according to the eleventh or twelfth aspect, the depth of the groove is at least 5 μm deeper than the thickness of the completed chip. .

【0027】請求項14に示すように、請求項11乃至
13いずれか1つの項に記載の半導体装置の製造方法に
おいて、前記研削用砥石と前記ウェーハとの両方を回転
させながら、前記ウェーハの裏面を前記完成時のチップ
の厚さまで研削し、ウェーハを個々のチップに分離する
工程は、前記研削用砥石を前記ウェーハに押圧した状態
で、前記研削用砥石と前記ウェーハとの両方を回転させ
ながら、前記ウェーハの裏面を前記完成時のチップの厚
さまで研削し、ウェーハを個々のチップに分離するもの
であることを特徴とする。
According to a fourteenth aspect, in the method of manufacturing a semiconductor device according to any one of the eleventh to thirteenth aspects, the back surface of the wafer is rotated while rotating both the grinding wheel and the wafer. Grinding to the thickness of the chip at the time of completion, the step of separating the wafer into individual chips, while rotating the grinding wheel and the wafer, while pressing the grinding wheel against the wafer, And grinding the back surface of the wafer to the thickness of the completed chip to separate the wafer into individual chips.

【0028】請求項15に示すように、請求項11乃至
14いずれか1つの項に記載の半導体装置の製造方法に
おいて、前記粘着性のシートは、粘着材付きテープまた
は熱圧着シートであることを特徴とする。
According to a fifteenth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the eleventh to fourteenth aspects, the adhesive sheet is an adhesive tape or a thermocompression-bonded sheet. Features.

【0029】請求項16に示すように、請求項11乃至
15いずれか1つの項に記載の半導体装置の製造方法に
おいて、前記分離した各チップを前記粘着性のシートか
ら剥離して外囲器に封止する工程は、前記粘着性のシー
トから剥離したチップをリードフレームのアイランドに
マウントし、前記リードフレームのインナーリード部と
前記チップの各パッドとをワイヤボンディングした後、
外囲器に封止するものであることを特徴とする。
According to a sixteenth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the eleventh to fifteenth aspects, the separated chips are peeled from the adhesive sheet to form an envelope. In the sealing step, the chip peeled from the adhesive sheet is mounted on an island of a lead frame, and after the inner lead portion of the lead frame and each pad of the chip are wire-bonded,
It is characterized by being sealed in an envelope.

【0030】請求項17に示すように、請求項11乃至
15いずれか1つの項に記載の半導体装置の製造方法に
おいて、前記分離した各チップを前記粘着性のシートか
ら剥離して外囲器に封止する工程は、前記粘着性のシー
トから剥離したチップの主表面上にリードの一端を接着
し、前記リードと前記チップの各パッドとをワイヤボン
ディングした後、外囲器に封止するものであることを特
徴とする。
According to a seventeenth aspect, in the method of manufacturing a semiconductor device according to any one of the eleventh to fifteenth aspects, each of the separated chips is peeled off from the adhesive sheet to form an envelope. The step of sealing includes bonding one end of a lead on the main surface of the chip peeled from the adhesive sheet, wire-bonding the lead and each pad of the chip, and then sealing the package to an envelope. It is characterized by being.

【0031】請求項18に示すように、請求項11乃至
15いずれか1つの項に記載の半導体装置の製造方法に
おいて、前記分離した各チップを前記粘着性のシートか
ら剥離して外囲器に封止する工程は、前記チップの主表
面とリードとの間に接着テープを介在させてリードの一
端を接着する工程を更に備え、前記接着テープは、前記
ウェーハの裏面の研削工程で発生するシリコン屑よりも
厚いことを特徴とする。
According to an eighteenth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the eleventh to fifteenth aspects, the separated chips are peeled from the adhesive sheet to form an envelope. The step of sealing further comprises a step of bonding one end of the lead by interposing an adhesive tape between the main surface of the chip and the lead, wherein the adhesive tape is formed of silicon produced in a grinding step of the back surface of the wafer. It is characterized by being thicker than waste.

【0032】請求項1,2及び6のようなウェーハの分
割方法によれば、ウェーハの素子形成面側から完成時の
チップの厚さよりも深い溝を形成し、このウェーハの裏
面を上記完成時のチップの厚さまで研削及び研磨するこ
とによってウェーハを個々のチップに分離するので、ダ
イシングの際のチッピングを抑制できる。
According to the wafer dividing method, a groove deeper than the thickness of the completed chip is formed from the element forming surface side of the wafer. Since the wafer is separated into individual chips by grinding and polishing to the thickness of the chip, chipping during dicing can be suppressed.

【0033】また、請求項3に記載したように、溝の深
さを完成時のチップの厚さよりも少なくとも5μm深く
すれば、ウェーハの裏面を研削及び研磨して個々のチッ
プに分離する際、ダイシングによって形成された切断面
と研削及び研磨によって形成された研磨面とが交わる部
分にチッピングが発生しても、この領域を研削及び研磨
によって除去できる。
Further, when the depth of the groove is made at least 5 μm deeper than the thickness of the chip at the time of completion, when the back surface of the wafer is separated into individual chips by grinding and polishing, Even if chipping occurs at the intersection of the cut surface formed by dicing and the polished surface formed by grinding and polishing, this region can be removed by grinding and polishing.

【0034】請求項4及び8に記載したように、ウェー
ハを個々のチップに分離する際、研削用砥石をウェーハ
に押圧した状態で、研削用砥石とウェーハとの両方を回
転させながら、ウェーハの裏面を完成時のチップの厚さ
まで研削すれば、ウェーハを個々のチップに分離する工
程と、ウェーハを研削して薄くする工程とを1つの連続
した工程で実現できる。
As described in claims 4 and 8, when the wafer is separated into individual chips, the grinding wheel is pressed against the wafer while rotating both the grinding wheel and the wafer. If the back surface is ground to the thickness of the completed chip, the process of separating the wafer into individual chips and the process of grinding and thinning the wafer can be realized in one continuous process.

【0035】請求項5に記載したように、保持部材とし
ては、粘着材付きテープ、ワックス、吸着パッド、熱圧
着シート、粘着材を塗布した基板、及び半導体素子上に
塗布したレジスト等の材料を用いることができる。
As described in claim 5, as the holding member, materials such as an adhesive tape, a wax, a suction pad, a thermocompression bonding sheet, a substrate coated with an adhesive, and a resist coated on a semiconductor element are used. Can be used.

【0036】請求項7または8に記載したように、スル
ーフィード研削またはクリープフィード研削によって、
ウェーハを個々のチップに分離すると同時に、チップ厚
を完成時の厚さに設定できる。
As described in claim 7 or 8, by through feed grinding or creep feed grinding,
While separating the wafer into individual chips, the chip thickness can be set to the finished thickness.

【0037】請求項9に記載したように、ウェーハにお
ける半導体素子の形成面上に粘着性のシートからなる保
持部材を貼り付ける際、半導体素子の形成面上に極薄の
フイルムを介在させても良い。
According to a ninth aspect of the present invention, when attaching a holding member made of an adhesive sheet to the surface of the wafer on which the semiconductor element is formed, even if an extremely thin film is interposed on the surface of the semiconductor element. good.

【0038】請求項10に示すように、極薄のフイルム
としては、ウェーハにおける半導体素子の形成面上に形
成した被膜を用いることができる。
As a tenth aspect, a film formed on a surface of a wafer on which semiconductor elements are formed can be used as the extremely thin film.

【0039】請求項11及び12のような半導体装置の
製造方法によれば、ウェーハ上に形成された半導体素子
を個々のチップ毎に切断分離して外囲器に封止する工程
は、ダイシング(ハーフカット)、ウェーハの裏面研
削、ダイボンディングの順である。すなわち、ウェーハ
を個々のチップに分離するのは、研削によって行う。よ
って、ウェーハの裏面を研削して薄厚化した状態での搬
送や処理工程がないので、ウェーハの破損を防止でき
る。シートは一枚で済むので材料費の低減と製造工程の
削減が図れ、低コスト化できる。外力を加えてウェーハ
を分割する必要がないのでチッピングを抑制できる。ま
た、ウェーハの裏面側を、切削によって除去して個々の
チップに分離するので、ウェーハの裏面側に発生するチ
ッピングを抑制でき、抗折応力の低下を抑制できる。
According to the semiconductor device manufacturing method of the present invention, the step of cutting and separating the semiconductor elements formed on the wafer into individual chips and sealing the chips in an envelope is performed by dicing ( Half cut), wafer backside grinding, and die bonding. That is, the wafer is separated into individual chips by grinding. Accordingly, since there is no transfer or processing step in a state where the back surface of the wafer is ground and thinned, breakage of the wafer can be prevented. Since only one sheet is required, the cost of materials and the number of manufacturing steps can be reduced, and the cost can be reduced. Since it is not necessary to divide the wafer by applying an external force, chipping can be suppressed. In addition, since the back surface of the wafer is removed by cutting and separated into individual chips, chipping that occurs on the back surface of the wafer can be suppressed, and a reduction in bending stress can be suppressed.

【0040】請求項13に記載したように、溝の深さを
完成時のチップの厚さよりも少なくとも5μm深くすれ
ば、ウェーハの裏面を研削及び研磨して個々のチップに
分離する際、ダイシングによって形成された切断面と研
削及び研磨によって形成された研磨面とが交わる部分に
チッピングが発生しても、この領域を研削及び研磨によ
って除去できる。
As described in claim 13, if the depth of the groove is at least 5 μm deeper than the thickness of the chip at the time of completion, when dicing is performed when the back surface of the wafer is separated into individual chips by grinding and polishing. Even if chipping occurs at the intersection of the formed cut surface and the polished surface formed by grinding and polishing, this region can be removed by grinding and polishing.

【0041】請求項14に記載したように、スルーフィ
ード研削またはクリープフィード研削によって、ウェー
ハを個々のチップに分離すると同時に、チップ厚を完成
時の厚さに設定できる。
As described in claim 14, the wafer can be separated into individual chips by through-feed grinding or creep-feed grinding, and the chip thickness can be set to the thickness at the time of completion.

【0042】請求項15に記載したように、粘着性のシ
ートとしては、粘着材付きテープまたは熱圧着シートを
用いることができる。
As described in claim 15, as the adhesive sheet, a tape with an adhesive or a thermocompression bonding sheet can be used.

【0043】請求項16に記載したように、外囲器に封
止する際には、通常の樹脂パッケージやセラミックパッ
ケージに封止しても良く、請求項17に記載したように
LOC(Lead On Chip)パッケージに封止
しても良い。
As described in the sixteenth aspect, when sealing in an envelope, it may be sealed in a normal resin package or a ceramic package, and as described in the seventeenth aspect, LOC (Lead On) (Chip) It may be sealed in a package.

【0044】請求項18に記載したように、チップの主
表面とリードとの間に、ウェーハの裏面の研削及び研磨
工程で発生するシリコン屑よりも厚い接着テープを介在
させれば、シリコン屑による不良を防止できる。
According to the eighteenth aspect, if an adhesive tape thicker than silicon dust generated in the grinding and polishing process of the back surface of the wafer is interposed between the main surface of the chip and the lead, the silicon dust causes Failure can be prevented.

【0045】[0045]

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図1ないし図6はそれぞ
れ、この発明の第1の実施の形態に係るウェーハの分割
方法及び半導体装置の製造方法について説明するための
もので、図1はダイシングラインに沿ってウェーハに溝
を形成する工程、図2(a),(b)はウェーハに表面
保護テープを貼り付ける工程、図3はウェーハ裏面の研
削及び研磨工程(分割工程)、図4は分離したチップを
ピックアップする工程、図5はダイボンディング工程及
び図6は外囲器に封止する工程をそれぞれ示している。
Embodiments of the present invention will be described below with reference to the drawings. FIGS. 1 to 6 illustrate a method of dividing a wafer and a method of manufacturing a semiconductor device according to a first embodiment of the present invention. FIG. 1 illustrates a method of forming a groove in a wafer along a dicing line. 2 (a) and 2 (b) are steps of attaching a surface protection tape to the wafer, FIG. 3 is a step of grinding and polishing the back surface of the wafer (division step), and FIG. 4 is a step of picking up separated chips. 5 shows a die bonding step, and FIG. 6 shows a step of sealing in an envelope.

【0046】図1ないし図6において、21は各種の半
導体素子が形成されたウェーハ、21’はパターン形成
面(ウェーハ21の主表面)、22はダイシングライン
に沿って形成された溝、23はダイシング用チャックテ
ーブル、24はダイシング用ブレード、25はフラット
リング、26はパターン形成面の表面保護テープ(粘着
性のシート)、27は裏面研削用チャックテーブル、2
8は裏面研削用砥石、29は切断分離後のチップ、30
はピックアップニードル、31はリードフレームのアイ
ランド(ベッド)、32は導電性ペースト等のダイボン
ディング用接着剤、33は樹脂パッケージまたはセラミ
ックパッケージ(外囲器)、34はリードフレーム、及
び35はボンディングワイヤである。
1 to 6, reference numeral 21 denotes a wafer on which various semiconductor elements are formed, 21 'denotes a pattern forming surface (main surface of the wafer 21), 22 denotes a groove formed along a dicing line, and 23 denotes a groove. Dicing chuck table, 24 is a dicing blade, 25 is a flat ring, 26 is a surface protection tape (adhesive sheet) on the pattern forming surface, 27 is a back surface grinding chuck table, 2
8 is a grinding wheel for grinding the back surface, 29 is a chip after cutting and separation, 30
Is a pickup needle, 31 is a lead frame island (bed), 32 is a die bonding adhesive such as a conductive paste, 33 is a resin package or a ceramic package (envelope), 34 is a lead frame, and 35 is a bonding wire. It is.

【0047】先ず、図1に示す如く、各種の半導体素子
が形成されたウェーハ21をパターン形成面側を上にし
て、ダイシング装置のチャックテーブル23にバキュー
ムその他の方法で吸着して固定する。そして、ダイシン
グ用ブレード24を任意の回転数で回転させ、切削水を
掛けながら所定の深さまで溝22を切り込む。この溝2
2の深さは、完成時のチップの厚さよりも少なくとも5
μm深くする。その後、ウェーハ21の洗浄と乾燥処理
を行う。
First, as shown in FIG. 1, a wafer 21 on which various semiconductor elements are formed is suction-fixed to a chuck table 23 of a dicing apparatus by a vacuum or other method with the pattern forming surface side up. Then, the dicing blade 24 is rotated at an arbitrary number of revolutions, and the groove 22 is cut to a predetermined depth while applying cutting water. This groove 2
The depth of 2 should be at least 5 times greater than the thickness of the finished chip.
μm deep. After that, the wafer 21 is cleaned and dried.

【0048】次に、図2(a)に示すようなフラットリ
ング25を表面保護テープ26に貼り付けてこのテープ
26の弛みや皺を除去した状態で、図2(b)に示すよ
うに前工程で溝22を形成したウェーハ21のパターン
形成面21’をテープ26の接着剤側に貼り付けて固定
する。
Next, a flat ring 25 as shown in FIG. 2A is adhered to the surface protection tape 26 to remove the slack and wrinkles of the tape 26, and then, as shown in FIG. The pattern forming surface 21 ′ of the wafer 21 in which the groove 22 is formed in the process is attached and fixed to the adhesive side of the tape 26.

【0049】その後、図3に示すように、上記フラット
リング25と表面保護テープ26とで保持されたウェー
ハ21を、研削装置のチャックテーブル27にバキュー
ム等の方法で吸着固定する。そして、チャックテーブル
27と研削用砥石28を回転させ、砥石28を降下させ
ながらウェーハ21の裏面を削る。一般にこの研削方法
はインフィード研削と呼ばれるものであるが、別の方法
としてスルーフィード研削またはクリープフィード研削
と呼ばれ、ウェーハ21と砥石28を回転させながら削
る方法を用いても良い。上記ウェーハ21の裏面を、溝
に達するまで削ると、ウェーハ21は個々のチップ29
に分割される。この発明では、ウェーハ21が個々のチ
ップ29に分割された後も研削及び研磨を続け、少なく
とも5μm以上研削及び研磨する。これによって、ダイ
シングによって形成された面と研削及び研磨によって形
成された面とが交わる部分にチッピングが発生しても、
この領域を研削及び研磨によって除去できる。研削及び
研磨する量を増加させれば、より大きなチッピングを除
去できるが、この研削及び研磨量はウェーハ21の厚さ
や完成時のチップ29の厚さ等必要に応じて設定すれば
よい。
Thereafter, as shown in FIG. 3, the wafer 21 held by the flat ring 25 and the surface protection tape 26 is suction-fixed to a chuck table 27 of a grinding device by a method such as vacuum. Then, the chuck table 27 and the grinding wheel 28 are rotated to grind the back surface of the wafer 21 while lowering the grinding wheel 28. Generally, this grinding method is called in-feed grinding, but another method, called through-feed grinding or creep-feed grinding, may be used in which the wafer 21 and the grindstone 28 are cut while rotating. When the back surface of the wafer 21 is shaved until it reaches the groove, the wafer 21 becomes an individual chip 29
Is divided into In the present invention, the grinding and polishing are continued even after the wafer 21 is divided into the individual chips 29, and the grinding and polishing are performed for at least 5 μm or more. Thereby, even if chipping occurs at a portion where the surface formed by dicing and the surface formed by grinding and polishing intersect,
This area can be removed by grinding and polishing. If the amount of grinding and polishing is increased, larger chipping can be removed. However, the amount of grinding and polishing may be set as required, such as the thickness of the wafer 21 and the thickness of the chip 29 when completed.

【0050】次に、図4に示すように、ウェーハ21の
切断分離を終えて分割された個々のチップ29が接着固
定されているフラットリング25をダイボンディング装
置に設置し、このダイボンディング装置のピックアップ
ニードル30を用いて表面保護テープ26越しにパター
ン形成面22に下方に圧力を加える。これによって、ピ
ックアップニードル30は、テープ26を貫通すること
なくチップ29のパターン形成面を押圧し、チップ29
がテープ26から剥離される。上記ピックアップニード
ル30は、先端曲率半径が0.35mm以上であれば1
8Nの力が掛かっても(15mm×15mmチップの場
合)、チップ29中に形成されたアルミ配線等にダメー
ジが発生しないことを本発明者等は実験により確認して
いる。よって、チップ29の主表面側から表面保護テー
プ26を介してピックアップニードル30(金属製のピ
ン)で押し剥がしても、先端曲率半径を最適化すること
によりピックアップニードル30がテープ26を破るこ
とはなく、特に問題は発生しない。
Next, as shown in FIG. 4, the flat ring 25 to which the individual chips 29 divided by cutting and separating the wafer 21 are adhered and fixed is installed in a die bonding apparatus. Using the pickup needle 30, pressure is applied to the pattern forming surface 22 downward through the surface protection tape 26. As a result, the pickup needle 30 presses the pattern forming surface of the chip 29 without penetrating the tape 26, and
Is peeled from the tape 26. The pickup needle 30 has a tip radius of curvature of 0.35 mm or more.
The present inventors have confirmed through experiments that even when a force of 8 N is applied (in the case of a 15 mm × 15 mm chip), no damage occurs to the aluminum wiring and the like formed in the chip 29. Therefore, even if the chip 29 is peeled off from the main surface side of the chip 29 with the pickup needle 30 (metal pin) via the surface protection tape 26, the pickup needle 30 may break the tape 26 by optimizing the radius of curvature of the tip. No problem.

【0051】なお、本実施の形態では、チップ29をテ
ープ26から剥離する際に、チップ29を押し下げる構
成となっているが、押し上げて剥離するように構成して
も良く、一般的には後者の方法が多用されている。
In this embodiment, when the chip 29 is peeled off from the tape 26, the chip 29 is pushed down. However, the chip 29 may be pushed up and peeled off. Is often used.

【0052】テープ26から剥離されたチップ29は、
ダイボンディング装置のコレットと呼ばれるツールで吸
着保持し、図5に示すようにリードフレームのアイラン
ド31にマウントする。この際、リードフレームのアイ
ランド31に予め接着固定用の導電性ペースト32を塗
布しておき、その上にチップ29をダイボンディングす
る。金−シリコンの共晶を利用してマウントしたり、ウ
ェーハの裏面に金属の薄膜を蒸着し、半田を用いてマウ
ントすることもできる。
The chip 29 peeled from the tape 26 is
It is held by suction using a tool called a collet of a die bonding apparatus, and is mounted on an island 31 of a lead frame as shown in FIG. At this time, a conductive paste 32 for bonding and fixing is applied to the island 31 of the lead frame in advance, and the chip 29 is die-bonded thereon. Mounting may be performed using a eutectic of gold-silicon, or a thin metal film may be deposited on the back surface of the wafer and mounted using solder.

【0053】その後、ワイヤボンディングを行ってチッ
プ29の各パッドとリードフレーム34のインナーリー
ド部とをボンディングワイヤ35で電気的に接続する。
そして、チップ29、アイランド31及びリードフレー
ム34のインナーリード部を樹脂パッケージ33、また
はセラミックパッケージに封止し、リードフォーミング
を行って図6に示すような半導体装置を完成する。
After that, the respective pads of the chip 29 are electrically connected to the inner lead portions of the lead frame 34 by bonding wires 35 by performing wire bonding.
Then, the chip 29, the island 31, and the inner lead portion of the lead frame 34 are sealed in a resin package 33 or a ceramic package, and lead forming is performed to complete a semiconductor device as shown in FIG.

【0054】図7(a),(b)はそれぞれ、ウェーハ
を個々のチップに分離した時の研削面の拡大図である。
(a)図は従来の分割方法及び製造方法を用いた場合を
示し、フルカットによってダイシングした時の研削面側
の拡大図である。図示する如く、ダイシング部に多数の
チッピングが発生している。(b)図はこの発明の分割
方法及び製造方法を用いた場合を示すもので、(a)図
に比べてシャープな切断面であり、チッピングは大幅に
減少している。
FIGS. 7A and 7B are enlarged views of the ground surface when the wafer is separated into individual chips.
(A) shows the case where the conventional dividing method and manufacturing method are used, and is an enlarged view of the ground surface side when dicing by full cut. As shown, a large number of chippings occur in the dicing section. (B) shows a case where the dividing method and the manufacturing method of the present invention are used, and shows a sharper cut surface as compared with (a) in FIG.

【0055】図8は、この発明の第2の実施の形態に係
る半導体装置の製造方法について説明するためのもの
で、LOC(Lead On Chip)パッケージに
適用したものである。LOCパッケージの場合には、図
4に示したピックアップ工程の後、次のような工程で封
止する。まず、チップ29上に接着テープ36を介在さ
せてリード37の一端を接着する。その後、ワイヤボン
ディングを行ってチップ29の各パッドとリード37と
をボンディングワイヤ35で接続する。そして、樹脂パ
ッケージ33またはセラミックパッケージに封止するこ
とにより、図8に示したような半導体装置が完成する。
FIG. 8 is for explaining a method of manufacturing a semiconductor device according to the second embodiment of the present invention, and is applied to a LOC (Lead On Chip) package. In the case of the LOC package, after the pickup step shown in FIG. 4, sealing is performed in the following steps. First, one end of the lead 37 is bonded onto the chip 29 with an adhesive tape 36 interposed. Thereafter, each pad of the chip 29 and the lead 37 are connected by a bonding wire 35 by performing wire bonding. Then, by encapsulating in a resin package 33 or a ceramic package, a semiconductor device as shown in FIG. 8 is completed.

【0056】この際、チップ29上にシリコン屑が存在
すると、リード37の接着やワイヤボンディング時の荷
重により、シリコン屑がチップ29表面の保護膜を破
り、アルミ配線の段線やショート等の不良を起こす危険
がある。そこで、上記接着テープ36の厚さを上記シリ
コン屑よりも厚くすることにより、上述したような不良
の発生を抑制できる。
At this time, if silicon chips are present on the chip 29, the silicon chips will break the protective film on the surface of the chip 29 due to the load at the time of bonding the leads 37 and wire bonding, and defects such as step lines and short circuits of aluminum wiring will occur. Danger. Therefore, by making the thickness of the adhesive tape 36 thicker than the silicon dust, the occurrence of the above-described failure can be suppressed.

【0057】上記のようなウェーハの分割方法及び半導
体装置の製造方法によれば、下記(1)〜(6)に示す
ような効果が得られる。
According to the above-described wafer dividing method and semiconductor device manufacturing method, the following effects (1) to (6) can be obtained.

【0058】(1)ウェーハの薄厚化時のウェーハ破損
による不良率の低減化が図れる。
(1) The defect rate due to wafer breakage when the wafer is thinned can be reduced.

【0059】下表1は、直径が6インチのウェーハを個
々のチップに分割した場合のチップ厚(溝の深さと実質
的に等しいか、あるいは少し薄い)と破損率(ppm:
parts par million)との関係を示し
ている。
Table 1 below shows the chip thickness (substantially equal to or slightly smaller than the groove depth) and the breakage rate (ppm :) when a wafer having a diameter of 6 inches is divided into individual chips.
(parts par million).

【0060】[0060]

【表1】 [Table 1]

【0061】表1に示す如く、従来はチップ厚が薄くな
ると破損率が高くなったが、この発明では最終的なチッ
プ厚が薄くなるほど破損率が低くなる。これは、チップ
厚を薄くする場合には溝を浅くすることができるので、
溝の下に残存するウェーハ厚が厚くなることに依るもの
である。直径が6インチのウェーハの場合には、ウェー
ハの厚さは通常600〜650μmである。従来の分割
方法及び製造方法では、例えば100μmの厚さのチッ
プを形成しようとすると、ウェーハを予め100μmの
厚さに研削及び研磨し、図17ないし図19に示した処
理を行う。これに対し、この発明の方法では、100μ
mの溝を形成した後(溝の下には500〜550μmの
ウェーハが残存されている)、研削及び研磨して個々の
チップに分割するので破損率が低くなる。
As shown in Table 1, in the past, the breakage rate increased as the chip thickness decreased, but in the present invention, the breakage rate decreases as the final chip thickness decreases. This is because when making the chip thickness thinner, the groove can be made shallower,
This is because the thickness of the wafer remaining under the groove is increased. For a 6 inch diameter wafer, the thickness of the wafer is typically 600-650 μm. In the conventional dividing method and manufacturing method, for example, in order to form a chip having a thickness of 100 μm, the wafer is ground and polished to a thickness of 100 μm in advance, and the processing shown in FIGS. 17 to 19 is performed. In contrast, in the method of the present invention, 100 μm
After forming the groove of m (the 500-550 μm wafer remains under the groove), the chip is ground and polished to be divided into individual chips, so that the breakage rate is reduced.

【0062】(2)搬送時のトラブルがウェーハの口径
に左右されない。フラットリング25に粘着性のシート
26を貼り付け、これを保持用とする方式のため、チッ
プ厚が薄くなっても、あるいは同じ口径でも切削歪みに
よるウェーハの反りの影響を受けることなく装置内搬送
が可能である。また、チップ厚が薄くなると溝の下に残
存されるウェーハが厚くなるので、この点からも搬送時
のウェーハ破損等を低減できる。これにより下表2のよ
うな効果が得られる。但し、ウェーハの直径が8インチ
で、チップの厚さを100μmに仕上げる場合のもので
ある。
(2) Trouble during transport does not depend on the diameter of the wafer. Adhesive sheet 26 is affixed to flat ring 25 and is used for holding. Therefore, even if the chip thickness becomes thin or the same diameter, it is transported in the apparatus without being affected by wafer warpage due to cutting distortion. Is possible. In addition, as the chip thickness becomes smaller, the wafer remaining under the groove becomes thicker, and from this point, it is also possible to reduce damage to the wafer during transport. As a result, the effects shown in Table 2 below can be obtained. However, this is a case where the diameter of the wafer is 8 inches and the thickness of the chip is finished to 100 μm.

【0063】[0063]

【表2】 [Table 2]

【0064】この表2のデータから明らかなように、こ
の発明はウェーハの大口径化に有効であり、今後展開さ
れるウェーハの12インチ化、または16インチ化への
対応が容易になる。
As is clear from the data in Table 2, the present invention is effective for increasing the diameter of a wafer, and it is easy to deal with a 12-inch or 16-inch wafer to be developed in the future.

【0065】(3)表面保護テープを一枚しか使用しな
いため、従来の方法に比して材料費と加工費を60%程
度削減でき、製造コストの低減が図れる。
(3) Since only one surface protection tape is used, the material cost and the processing cost can be reduced by about 60% as compared with the conventional method, and the manufacturing cost can be reduced.

【0066】(4)フルカット方式の場合、シートまで
切り込むため、ブレードの切れ味の低下及びダイシング
中のチップの飛散が生ずるため、一般的に80〜120
mm/secであるが、この発明の方法では200mm
/secまで可能である。これによって、ダイシングス
ピードの向上が図れ、10%程度の加工費の低減が図れ
る。
(4) In the case of the full cut method, since the cutting is performed up to the sheet, the sharpness of the blade is reduced and chips are scattered during dicing.
mm / sec, but 200 mm in the method of the present invention.
/ Sec. As a result, the dicing speed can be improved, and the processing cost can be reduced by about 10%.

【0067】(5)ウェーハを分割するために、ダイシ
ングシートまで切り込む必要がなく、且つ裏面研削用の
砥石で研削して分割するため、裏面チッピングの大きさ
が従来の15μm程度から4μm程度へと小さくなり、
抗折強度が従来の方法では520MPaであったもの
が、600MPaまで向上する。
(5) In order to divide the wafer, it is not necessary to cut into the dicing sheet, and the wafer is divided by grinding with a grindstone for backside grinding, so that the size of the backside chipping is reduced from about 15 μm in the past to about 4 μm. Smaller,
The flexural strength, which was 520 MPa in the conventional method, is improved to 600 MPa.

【0068】図9は、従来の方法とこの発明の方法によ
る抗折強度分布を比較して示しており、各抗折強度(2
00MPa〜1000MPa)におけるチッピングの発
生確率(%)を示している。この図9から明らかなよう
に、この発明の分離方法では従来の分離方法に比して同
一の抗折強度であればチッピングの発生確率が下がって
おり、高い抗折強度側にシフトしている。従来の方法に
よる抗折強度の平均値は約520MPaであり、この発
明の方法による抗折強度の平均値は約600MPaであ
る。
FIG. 9 shows a comparison of the bending strength distribution between the conventional method and the method of the present invention.
The chipping occurrence probability (%) in the range of 00 MPa to 1000 MPa is shown. As is apparent from FIG. 9, in the separation method of the present invention, if the bending strength is the same as in the conventional separation method, the probability of occurrence of chipping is reduced, and the bending strength is shifted to the higher bending strength side. . The average value of the bending strength by the conventional method is about 520 MPa, and the average value of the bending strength by the method of the present invention is about 600 MPa.

【0069】(6)ウェーハを分割するために、ダイシ
ングシートまで切り込む必要がないため、ダイシングブ
レードの摩耗を低減でき、ダイシングブレードの寿命を
向上できる。例えば、ダイシングシートまで切り込む方
式を採用した場合には、通常10000〜20000ラ
イン(6インチウェーハの場合)の寿命であるが、この
発明の方法では80000ライン以上にまで寿命を延ば
すことが期待できる。
(6) Since it is not necessary to cut the dicing sheet to divide the wafer, the wear of the dicing blade can be reduced and the life of the dicing blade can be improved. For example, in the case of employing the method of cutting up to the dicing sheet, the life is usually 10,000 to 20,000 lines (in the case of a 6-inch wafer). However, the method of the present invention can be expected to extend the life to 80,000 lines or more.

【0070】図10(a)〜(e)はそれぞれ、この発
明の第3の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、分割されたチップをリード
フレームにマウントする工程を順次示している。まず、
第1の実施の形態と同様に、図1ないし図3に示した工
程に従ってウェーハ21を個々のチップ29に分割す
る。次に、分割された個々のチップ29が接着固定され
ているフラットリング25を研削装置のチャックテーブ
ル27から取り外し、図10(a)に示すようにチップ
29のピックアップを行う。この際、チップ29を下方
からピックアップニードルで突き上げて表面保護テープ
26から剥離し、コレット38で裏面を吸着する。この
コレット38はチップ反転機構を有しており、図10
(b)に示す如く、下向きの吸着部が上向きになるよう
に180°回転する。この状態で、チップ空中受け渡し
機構を用いて、図10(c)に示すように別のコレット
39に持ち替える。これによって、チップ29の表裏が
反転して主表面(パターン形成面)が上向きとなる。そ
の後、図10(d)に示すようにディスペンサ40を用
いてリードフレーム34のアイランド31に導電性ペー
スト41を塗布し、図10(e)に示すように上記コレ
ット39で保持しているチップ29を上記リードフレー
ム34のアイランド31上に移動させてダイボンディン
グする。
FIGS. 10A to 10E are views for explaining a method of manufacturing a semiconductor device according to the third embodiment of the present invention, in which a divided chip is mounted on a lead frame. Are sequentially shown. First,
As in the first embodiment, the wafer 21 is divided into individual chips 29 according to the steps shown in FIGS. Next, the flat ring 25 to which the divided individual chips 29 are adhered and fixed is removed from the chuck table 27 of the grinding device, and the chips 29 are picked up as shown in FIG. At this time, the chip 29 is pushed up from below by a pickup needle and peeled off from the surface protection tape 26, and the back surface is sucked by the collet 38. This collet 38 has a tip reversing mechanism.
As shown in FIG. 2B, the rotation is made 180 ° so that the downward suction portion faces upward. In this state, the collet 39 is switched to another collet 39 as shown in FIG. As a result, the front and back of the chip 29 are inverted, and the main surface (pattern forming surface) faces upward. Thereafter, a conductive paste 41 is applied to the island 31 of the lead frame 34 using a dispenser 40 as shown in FIG. 10D, and the chip 29 held by the collet 39 as shown in FIG. Is moved onto the island 31 of the lead frame 34 for die bonding.

【0071】図11(a)〜(c)はそれぞれ、この発
明の第4の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、分割されたチップをリード
フレームにマウントする工程を順次示している。まず、
第1の実施の形態と同様に、図1ないし図3に示した工
程に従ってウェーハ21を個々のチップ29に分割す
る。次に、分割された個々のチップ29が接着固定され
ているフラットリング25を研削装置のチャックテーブ
ル27から取り外し、各チップ29を図11(a)に示
すように表面保護テープ42にフラットリング43を張
り付けたテープ表面に張り替える。これによって、チッ
プ29の表裏が反転して主表面が上向きとなる。次に、
図11(b)に示すようにディスペンサ40を用いてリ
ードフレーム34のアイランド31に導電性ペースト4
1を塗布する。その後、図11(c)に示すようにピッ
クアップニードルを用いた従来と同様なピックアップ、
すなわち、表面保護テープ42越しに下方からパターン
形成面に圧力を加えることによって、チップ29のパタ
ーン形成面を押圧し、チップ29を表面保護テープ42
から剥離する。そして、コレット44でピックアップし
たチップ29を上記導電性ペースト41を塗布したリー
ドフレーム34のアイランド31上に移動させてダイボ
ンディングする。
FIGS. 11A to 11C are views for explaining a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention, in which a divided chip is mounted on a lead frame. Are sequentially shown. First,
As in the first embodiment, the wafer 21 is divided into individual chips 29 according to the steps shown in FIGS. Next, the flat ring 25 to which the divided individual chips 29 are adhered and fixed is removed from the chuck table 27 of the grinding device, and each chip 29 is attached to the surface protection tape 42 as shown in FIG. To the surface of the tape to which is attached. Thereby, the front and back of the chip 29 are inverted, and the main surface is directed upward. next,
As shown in FIG. 11B, the conductive paste 4 is applied to the island 31 of the lead frame 34 by using a dispenser 40.
1 is applied. Thereafter, as shown in FIG. 11C, a pickup similar to the conventional one using a pickup needle,
That is, by applying pressure to the pattern forming surface from below through the surface protection tape 42, the pattern formation surface of the chip 29 is pressed, and the chip 29 is attached to the surface protection tape 42.
Peel from Then, the chip 29 picked up by the collet 44 is moved onto the island 31 of the lead frame 34 on which the conductive paste 41 has been applied, and die-bonded.

【0072】図12(a)〜(c)はそれぞれ、この発
明の第5の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、分割されたチップをリード
フレームにマウントする工程を順次示している。まず、
第1の実施の形態と同様に、図1ないし図3に示した工
程に従ってウェーハ21を個々のチップ29に分割す
る。次に、分割された個々のチップ29が接着固定され
ているフラットリング25を研削装置のチャックテーブ
ル27から取り外し、各チップ29をポーラスチャック
テーブル45に移し替える。これによって、チップ29
の表裏が反転して主表面が上向きとなる。次に、図12
(b)に示すようにディスペンサ40を用いてリードフ
レーム34のアイランド31に導電性ペースト41を塗
布する。その後、図12(c)に示すようにチップ29
をポーラスチャックテーブル45からピックアップす
る。そして、上記ピックアップしたチップ29を上記リ
ードフレーム34のアイランド31上に移動させてダイ
ボンディングする。
FIGS. 12 (a) to 12 (c) are for explaining a method of manufacturing a semiconductor device according to a fifth embodiment of the present invention, and are steps for mounting a divided chip on a lead frame. Are sequentially shown. First,
As in the first embodiment, the wafer 21 is divided into individual chips 29 according to the steps shown in FIGS. Next, the flat ring 25 to which the divided individual chips 29 are adhered and fixed is removed from the chuck table 27 of the grinding device, and each chip 29 is transferred to the porous chuck table 45. Thereby, the chip 29
Is turned upside down and the main surface is directed upward. Next, FIG.
As shown in (b), a conductive paste 41 is applied to the island 31 of the lead frame 34 using a dispenser 40. Thereafter, as shown in FIG.
From the porous chuck table 45. Then, the chip 29 picked up is moved onto the island 31 of the lead frame 34 and die-bonded.

【0073】よって、上記第5の実施の形態では、突き
上げピンを用いることなくチップ29のピックアップが
可能となる。
Therefore, in the fifth embodiment, the chip 29 can be picked up without using a push-up pin.

【0074】図13(a)〜(e)はそれぞれ、この発
明の第6の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、分割されたチップをリード
フレームにマウントする工程を順次示している。まず、
第1の実施の形態と同様に、図1ないし図3に示した工
程に従ってウェーハ21を個々のチップ29に分割す
る。次に、分割された個々のチップ29が接着固定され
ているフラットリング25を研削装置のチャックテーブ
ル27から取り外し、図13(a)に示すようにコレッ
ト38を用いて各チップ29のピックアップを行う。ピ
ックアップは、チップ29を下方からピックアップニー
ドルで突き上げて表面保護テープ26から剥離し、コレ
ット38で吸着して行う。このコレット38はチップ反
転機構を有しており、図13(b)に示す如く、下向き
の吸着部が上向きとなるように180°回転する。この
状態で、チップ空中受け渡し機構を用いて別のコレット
39に持ち替える。次に、コレット39を移動させ、図
13(c)に示すように各チップ29を表面保護テープ
46にフラットリング47を張り付けたテープ表面に張
り替える。これによって、各チップ29の表裏が反転し
て主表面(パターン形成面)が上向きとなる。次に、図
13(d)に示すように、ディスペンサ40を用いてリ
ードフレーム34のアイランド31に導電性ペースト4
1を塗布する。その後、図13(e)に示すようにピッ
クアップニードルを用いた従来と同様なピックアップ、
すなわち、表面保護テープ越しにチップ裏面に圧力を加
えることによって、チップ裏面を押圧し、チップ29を
表面保護テープから剥離する。そして、上記コレット3
9で保持しているチップ29を上記リードフレーム34
のアイランド31上に移動させてダイボンディングす
る。
FIGS. 13A to 13E illustrate a method of manufacturing a semiconductor device according to a sixth embodiment of the present invention, in which a divided chip is mounted on a lead frame. Are sequentially shown. First,
As in the first embodiment, the wafer 21 is divided into individual chips 29 according to the steps shown in FIGS. Next, the flat ring 25 to which the divided individual chips 29 are adhered and fixed is removed from the chuck table 27 of the grinding device, and each chip 29 is picked up using a collet 38 as shown in FIG. . The pickup is performed by pushing up the chip 29 from below with a pickup needle, peeling off the chip from the surface protection tape 26, and adsorbing it with a collet 38. The collet 38 has a tip reversing mechanism, and rotates 180 ° so that the downward suction portion is directed upward as shown in FIG. In this state, the collet 39 is changed to another collet 39 by using the tip air transfer mechanism. Next, the collet 39 is moved, and each chip 29 is replaced with a tape surface having a flat ring 47 attached to a surface protection tape 46 as shown in FIG. As a result, the front and back of each chip 29 are inverted, and the main surface (pattern forming surface) faces upward. Next, as shown in FIG. 13D, the conductive paste 4 is applied to the island 31 of the lead frame 34 by using a dispenser 40.
1 is applied. Thereafter, as shown in FIG. 13E, a pickup similar to the conventional one using a pickup needle,
That is, by applying pressure to the chip back surface through the surface protection tape, the chip back surface is pressed, and the chip 29 is peeled from the surface protection tape. And the above collet 3
9 and the chip 29 held by the lead frame 34
And die bonding is performed.

【0075】上記マウント方法は、各チップ29をフラ
ットリング47の表面保護テープ46に張り付けた状態
で離れた位置にある製造装置、別の部屋や別の工場等に
容易に輸送でき、種々の製造装置や製造方法に柔軟に対
応できる。
According to the mounting method described above, each chip 29 can be easily transported to a distant manufacturing apparatus, another room, another factory, or the like while being attached to the surface protection tape 46 of the flat ring 47. It can flexibly respond to equipment and manufacturing methods.

【0076】図14(a)〜(e)はそれぞれ、この発
明の第7の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、分割されたチップをリード
フレームにマウントする工程を順次示している。まず、
第1の実施の形態と同様に、図1ないし図3に示した工
程に従ってウェーハ21を個々のチップ29に分割す
る。次に、分割された個々のチップ29が接着固定され
ているフラットリング25を研削装置のチャックテーブ
ル27から取り外し、図14(a)に示すようにチップ
29のピックアップを行う。この際、チップ29を下方
からピックアップニードルで突き上げて表面保護テープ
26から剥離し、コレット38で吸着する。このコレッ
ト38はチップ反転機構を有しており、図14(b)に
示すように吸着部が下向きから上向きに180°回転す
る。この状態で、チップ空中受け渡し機構を用いて別の
コレット39に持ち替える。次に、図14(c)に示す
ように、各チップ29をチップトレイ48に収容する。
チップトレイ48にはチップ29の主表面(パターン形
成面)が上向きに収容される。次に、図14(d)に示
すようにディスペンサ40を用いてリードフレーム34
のアイランド31に導電性ペースト41を塗布する。そ
の後、図14(e)に示すようにコレット39でチップ
トレイ48から各チップ29を吸着し、上記コレット3
9で保持しているチップ29をリードフレーム34のア
イランド31上に移動させてダイボンディングする。
FIGS. 14A to 14E are views for explaining a method of manufacturing a semiconductor device according to the seventh embodiment of the present invention, in which a divided chip is mounted on a lead frame. Are sequentially shown. First,
As in the first embodiment, the wafer 21 is divided into individual chips 29 according to the steps shown in FIGS. Next, the flat ring 25 to which the divided individual chips 29 are bonded and fixed is removed from the chuck table 27 of the grinding device, and the chips 29 are picked up as shown in FIG. At this time, the chip 29 is pushed up from below by a pickup needle, peeled off from the surface protection tape 26, and sucked by a collet 38. This collet 38 has a chip reversing mechanism, and as shown in FIG. 14B, the suction unit rotates 180 ° from downward to upward. In this state, the collet 39 is changed to another collet 39 by using the tip air transfer mechanism. Next, as shown in FIG. 14C, each chip 29 is stored in a chip tray 48.
The main surface (pattern forming surface) of the chip 29 is accommodated in the chip tray 48 in an upward direction. Next, as shown in FIG.
The conductive paste 41 is applied to the island 31 of FIG. Thereafter, as shown in FIG. 14E, each chip 29 is sucked from the chip tray 48 by the collet 39, and
The chip 29 held at 9 is moved onto the island 31 of the lead frame 34 and die-bonded.

【0077】上記マウント方法では、上記第6の実施の
形態と同様に、各チップ29をチップトレイ48に収容
した状態で離れた位置にある製造装置、別の部屋や別の
工場等に容易に輸送でき、種々の製造装置や製造方法に
柔軟に対応できる。
In the mounting method described above, similarly to the sixth embodiment, the chips 29 are easily accommodated in the chip tray 48 and can be easily mounted in a separate manufacturing apparatus, another room, another factory, or the like. It can be transported and can flexibly cope with various manufacturing devices and manufacturing methods.

【0078】図15(a)〜(d)はそれぞれ、この発
明の第8の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、分割されたチップをリード
フレームにマウントする工程を順次示している。まず、
第1の実施の形態と同様に、図1ないし図3に示した工
程に従ってウェーハ21を個々のチップ29に分割す
る。次に、分割された個々のチップ29が接着固定され
ているフラットリング25を研削装置のチャックテーブ
ル27から取り外し、図15(a)に示すようにチップ
29のピックアップを行う。ピックアップは、チップ2
9を下方からピックアップニードルで突き上げて表面保
護テープ26から剥離し、コレット38で吸着して行
う。この状態で、図15(b)に示すようにチップ29
を加工ステージ49上に搬送して載置する。次に、図1
5(c)に示すように、ディスペンサ40を用いてリー
ドフレーム34のアイランド31に導電性ペースト41
を塗布する。この際、リードフレーム34のチップ搭載
面を下方に向け、下方からディスペンサ40で導電性ペ
ースト41をリードフレーム34の下面側に塗布する。
そして、図15(d)に示すように上記加工ステージ4
9上に載置されているチップ29を上記リードフレーム
34にダイボンディングする。
FIGS. 15A to 15D are views for explaining a method of manufacturing a semiconductor device according to the eighth embodiment of the present invention, in which a divided chip is mounted on a lead frame. Are sequentially shown. First,
As in the first embodiment, the wafer 21 is divided into individual chips 29 according to the steps shown in FIGS. Next, the flat ring 25 to which the divided individual chips 29 are adhered and fixed is removed from the chuck table 27 of the grinding device, and the chips 29 are picked up as shown in FIG. Pickup is chip 2
9 is lifted up from below by a pick-up needle, peeled off from the surface protection tape 26, and sucked by a collet 38. In this state, as shown in FIG.
Is transported and placed on the processing stage 49. Next, FIG.
As shown in FIG. 5C, the conductive paste 41 is applied to the island 31 of the lead frame 34 by using the dispenser 40.
Is applied. At this time, the chip mounting surface of the lead frame 34 faces downward, and the conductive paste 41 is applied to the lower surface side of the lead frame 34 by the dispenser 40 from below.
Then, as shown in FIG.
The die 29 mounted on the chip 9 is die-bonded to the lead frame 34.

【0079】このようなマウント方法では、チップ29
の表裏を反転する必要がないので、コレット38にはチ
ップ反転機構は不要であり、構造を簡単化できる。ま
た、ピックアップしたチップを別の表面保護テープに張
り替えたり、チップトレイに移し替えたりする必要もな
い。
In such a mounting method, the chip 29
Since there is no need to turn the front and back of the collet 38, the collet 38 does not require a tip turning mechanism, and the structure can be simplified. Further, there is no need to replace the picked-up chip with another surface protection tape or transfer the chip to a chip tray.

【0080】図16(a),(b)はそれぞれ、この発
明の第9の実施の形態に係る半導体装置の製造方法につ
いて説明するためのもので、分割されたチップをリード
フレームにマウントする工程を順次示している。まず、
第1の実施の形態と同様に、図1ないし図3に示した工
程に従ってウェーハ21を個々のチップ29に分割す
る。次に、分割された個々のチップ29が接着固定され
ているフラットリング25を研削装置のチャックテーブ
ル27から取り外し、図16(a)に示すように各チッ
プ29の裏面に導電性ペースト41を塗布する。そし
て、図16(b)に示すように上記フラットリング25
上にリードフレーム34を配置し、チップ29を下方か
らピックアップニードルで突き上げて表面保護テープ2
6から剥離し、リードフレーム34のアイランド31に
ダイボンディングする。
FIGS. 16A and 16B are views for explaining a method of manufacturing a semiconductor device according to the ninth embodiment of the present invention, in which a divided chip is mounted on a lead frame. Are sequentially shown. First,
As in the first embodiment, the wafer 21 is divided into individual chips 29 according to the steps shown in FIGS. Next, the flat ring 25 to which the divided individual chips 29 are adhered and fixed is removed from the chuck table 27 of the grinding device, and a conductive paste 41 is applied to the back surface of each chip 29 as shown in FIG. I do. Then, as shown in FIG.
The lead frame 34 is disposed on the upper surface, and the chip 29 is pushed up from below with a pickup needle to thereby obtain the surface protection tape 2.
6 and die-bonded to the island 31 of the lead frame 34.

【0081】なお、この発明は上述した第1ないし第9
の実施の形態に限定されるものではなく、要旨を逸脱し
ない範囲で種々変形して実施可能である。例えば、第1
の実施態様では、溝の形成時にウェーハ21をダイシン
グ用チャックテーブル23に固着したが、従来の方法と
同様にフラットリングを粘着性のシートに貼り付けた状
態で、ウェーハをダイシング用チャックテーブルに固定
するようにしても良い。あるいは、平板にウェーハを固
定したり、平板に粘着性のシートを用いてウェーハを固
着した状態で溝を形成しても良い。
The present invention is not limited to the first to ninth embodiments.
The present invention is not limited to the embodiment described above, and can be variously modified and implemented without departing from the gist. For example, the first
In the embodiment, the wafer 21 is fixed to the dicing chuck table 23 at the time of forming the groove, but the wafer is fixed to the dicing chuck table in a state where the flat ring is stuck to the adhesive sheet as in the conventional method. You may do it. Alternatively, the groove may be formed while the wafer is fixed to a flat plate or the wafer is fixed to the flat plate using an adhesive sheet.

【0082】また、図3に示した研削及び研磨工程にお
いて、リングフレームを用いる場合を例にとって説明し
たが、リングフレームを使用せずに保持部材のみで溝を
形成したウェーハを保持して研削及び研磨することも可
能である。保持部材としては粘着材付きテープ、ワック
ス、吸着パッド、熱圧着シート、粘着材を塗布した基
板、及び半導体素子上に塗布したレジスト等、あるいは
これらを組み合わせた材料を用いることができる。
Further, in the grinding and polishing steps shown in FIG. 3, a case where a ring frame is used has been described as an example. However, a wafer having a groove formed only by a holding member without using a ring frame is used for grinding and polishing. Polishing is also possible. As the holding member, a tape with an adhesive, wax, a suction pad, a thermocompression-bonding sheet, a substrate coated with an adhesive, a resist coated on a semiconductor element, or a material combining these can be used.

【0083】更に、ウェーハ21のパターン形成面2
1’を粘着性のシート(表面保護テープ26)に貼り付
けるようにしたが、ウェーハ21のパターン形成面2
1’と粘着性のシートとの間に極薄のフィルムを介在さ
せても良い。極薄のフィルムを介在させるには、例え
ば、ウェーハのパターン形成面にシリテクト−IIと呼ば
れる液体をスプレーで吹き付けて被膜を形成した後、粘
着性のシートを貼り付ければ良い。平板上に両面あるい
は片面の粘着テープを貼り付け、その上にウェーハを固
着するようにしても良い。
Further, the pattern forming surface 2 of the wafer 21
1 ′ was attached to an adhesive sheet (surface protection tape 26).
An extremely thin film may be interposed between 1 'and the adhesive sheet. In order to interpose an ultra-thin film, for example, a liquid called Sirict-II is sprayed on the pattern forming surface of the wafer by spraying to form a coating, and then an adhesive sheet may be attached. A double-sided or single-sided adhesive tape may be attached to a flat plate, and the wafer may be fixed thereon.

【0084】更に、チップを表面保護テープから剥離す
るためにピックアップニードルを用いたが、ピックアッ
プニードルの代わりにチップ裏面をバキュームで吸着
し、表面保護テープから剥離するようにしても良い。
Further, although the pickup needle is used to peel the chip from the surface protection tape, the back surface of the chip may be sucked by vacuum and peeled off from the surface protection tape instead of the pickup needle.

【0085】[0085]

【発明の効果】以上説明したように、この発明によれ
ば、薄厚研削時や搬送時のウェーハの割れを抑制できる
ウェーハの分割方法及び半導体装置の製造方法が得られ
る。また、製造工程とコストの削減が図れるウェーハの
分割方法及び半導体装置の製造方法が得られる。更に、
ウェーハの裏面側のチッピングを小さくでき、チップの
抗折応力の低下を抑制できるウェーハの分割方法及び半
導体装置の製造方法が得られる。更に、ダイシングブレ
ードの摩耗量の低減やダイシングブレードの寿命の向上
等の効果も得られる。
As described above, according to the present invention, it is possible to obtain a method of dividing a wafer and a method of manufacturing a semiconductor device capable of suppressing cracking of a wafer during thin grinding or transport. Further, a method for dividing a wafer and a method for manufacturing a semiconductor device, which can reduce the number of manufacturing steps and costs, can be obtained. Furthermore,
It is possible to obtain a method of dividing a wafer and a method of manufacturing a semiconductor device, which can reduce chipping on the back surface side of a wafer and can suppress a decrease in die bending stress of a chip. Further, effects such as reduction of the amount of wear of the dicing blade and improvement of the life of the dicing blade can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施の形態に係る半導体装置
の製造方法について説明するためのもので、ダイシング
ラインに沿ってウェーハに溝を形成する工程を示す図。
FIG. 1 is a view for explaining a method for manufacturing a semiconductor device according to a first embodiment of the present invention, showing a step of forming a groove in a wafer along a dicing line.

【図2】この発明の第1の実施の形態に係る半導体装置
の製造方法について説明するためのもので、ウェーハに
表面保護テープを貼り付ける工程を示す図。
FIG. 2 is a view for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention, showing a step of attaching a surface protection tape to the wafer.

【図3】この発明の第1の実施の形態に係る半導体装置
の製造方法について説明するためのもので、ウェーハ裏
面の研削及び研磨工程(分割工程)を示す図。
FIG. 3 is a view for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention, showing a grinding and polishing step (division step) of the back surface of the wafer.

【図4】この発明の第1の実施の形態に係る半導体装置
の製造方法について説明するためのもので、分離したチ
ップをピックアップする工程を示す図。
FIG. 4 is a view for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention and showing a step of picking up a separated chip.

【図5】この発明の第1の実施の形態に係る半導体装置
の製造方法について説明するためのもので、ダイボンデ
ィング工程を示す図。
FIG. 5 is a view for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention and showing a die bonding step.

【図6】この発明の第1の実施の形態に係る半導体装置
の製造方法について説明するためのもので、外囲器に封
止する工程を示す図。
FIG. 6 is a view for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention, showing a step of sealing the package in an envelope.

【図7】従来とこの発明の方法でウェーハを個々のチッ
プに分離した時の研削面の拡大図。
FIG. 7 is an enlarged view of a ground surface when a wafer is separated into individual chips by the conventional method and the method of the present invention.

【図8】この発明の第2の実施の形態に係る半導体装置
の製造方法について説明するためのもので、この発明を
LOCパッケージに適用した時の半導体装置の断面図。
FIG. 8 is a cross-sectional view of the semiconductor device when the present invention is applied to a LOC package, for describing a method of manufacturing a semiconductor device according to a second embodiment of the present invention.

【図9】従来の方法とこの発明の方法による抗折強度分
布を比較して示す図。
FIG. 9 is a graph showing a comparison between a conventional method and a bending strength distribution according to the method of the present invention.

【図10】この発明の第3の実施の形態に係る半導体装
置の製造方法について説明するためのもので、分割され
たチップをリードフレームにマウントする工程を順次示
す図。
FIG. 10 is a view for explaining the method for manufacturing the semiconductor device according to the third embodiment of the present invention, and is a view sequentially showing steps of mounting the divided chips on a lead frame.

【図11】この発明の第4の実施の形態に係る半導体装
置の製造方法について説明するためのもので、分割され
たチップをリードフレームにマウントする工程を順次示
す図。
FIG. 11 is a view for explaining the method for manufacturing the semiconductor device according to the fourth embodiment of the present invention and is a view sequentially showing steps of mounting the divided chips on a lead frame.

【図12】この発明の第5の実施の形態に係る半導体装
置の製造方法について説明するためのもので、分割され
たチップをリードフレームにマウントする工程を順次示
す図。
FIG. 12 is a view for explaining the method for manufacturing the semiconductor device according to the fifth embodiment of the present invention, and is a view sequentially showing steps of mounting the divided chips on a lead frame.

【図13】この発明の第6の実施の形態に係る半導体装
置の製造方法について説明するためのもので、分割され
たチップをリードフレームにマウントする工程を順次示
す図。
FIG. 13 is a view for explaining the method for manufacturing the semiconductor device according to the sixth embodiment of the present invention, and sequentially showing steps of mounting the divided chips on a lead frame.

【図14】この発明の第7の実施の形態に係る半導体装
置の製造方法について説明するためのもので、分割され
たチップをリードフレームにマウントする工程を順次示
す図。
FIG. 14 is a view for explaining the method for manufacturing the semiconductor device according to the seventh embodiment of the present invention, and is a view sequentially showing steps of mounting the divided chips on a lead frame.

【図15】この発明の第8の実施の形態に係る半導体装
置の製造方法について説明するためのもので、分割され
たチップをリードフレームにマウントする工程を順次示
す図。
FIG. 15 is a view for explaining the method for manufacturing the semiconductor device according to the eighth embodiment of the present invention, and is a view sequentially showing steps of mounting the divided chips on a lead frame.

【図16】この発明の第9の実施の形態に係る半導体装
置の製造方法について説明するためのもので、分割され
たチップをリードフレームにマウントする工程を順次示
す図。
FIG. 16 is a view for explaining the method for manufacturing the semiconductor device according to the ninth embodiment of the present invention, and is a view sequentially showing steps for mounting the divided chips on a lead frame.

【図17】従来の半導体装置の製造方法について説明す
るためのもので、ウェーハの表面保護テープを貼り付け
る工程を示す図。
FIG. 17 is a view for explaining a conventional method of manufacturing a semiconductor device, and showing a step of attaching a surface protection tape of a wafer.

【図18】従来の半導体装置の製造方法について説明す
るためのもので、ウェーハの裏面の研削及び研磨工程を
示す図。
FIG. 18 is a view for explaining a conventional method of manufacturing a semiconductor device, showing a grinding and polishing step of the back surface of the wafer.

【図19】従来の半導体装置の製造方法について説明す
るためのもので、表面保護テープを剥がす工程を示す
図。
FIG. 19 is a view for explaining a conventional method for manufacturing a semiconductor device and showing a step of peeling off a surface protection tape.

【図20】従来の半導体装置の製造方法について説明す
るためのもので、ウェーハを固定用シートに固着する工
程を示す図。
FIG. 20 is a view for explaining a conventional method for manufacturing a semiconductor device, and showing a step of fixing a wafer to a fixing sheet.

【図21】従来の半導体装置の製造方法について説明す
るためのもので、ウェーハのダイシング工程を示す図。
FIG. 21 is a view for explaining a conventional method of manufacturing a semiconductor device and showing a wafer dicing step.

【図22】従来の半導体装置の製造方法について説明す
るためのもので、分離したチップをピックアップする工
程を示す図。
FIG. 22 is a view for explaining a conventional method for manufacturing a semiconductor device and showing a step of picking up separated chips.

【図23】従来の半導体装置の製造方法について説明す
るためのもので、ダイボンディング工程を示す図。
FIG. 23 is a view illustrating a conventional semiconductor device manufacturing method, showing a die bonding step.

【符号の説明】[Explanation of symbols]

21…ウェーハ、21’…パターン形成面、22…溝、
23…ダイシング用チャックテーブル、24…ダイシン
グ用ブレード、25…フラットリング、26…表面保護
テープ(粘着性のシート)、27…裏面研削用チャック
テーブル、28…裏面研削用砥石、29…チップ、30
…ピックアップニードル、31…アイランド、32…ダ
イボンディング用接着剤、33…樹脂パッケージまたは
セラミックパッケージ(外囲器)、34…リードフレー
ム、35…ボンディングワイヤ、36…接着テープ、3
7…リード、38,39…コレット、40…ディスペン
サ、41…導電性ペースト、44…コレット、45…ポ
ーラスチャックテーブル、46…表面保護テープ、47
…フラットリング、48…チップトレイ、49…加工ス
テージ。
21: wafer, 21 ': pattern forming surface, 22: groove,
23: Dicing chuck table, 24: Dicing blade, 25: Flat ring, 26: Surface protection tape (adhesive sheet), 27: Backside grinding chuck table, 28: Backside grinding wheel, 29: Chip, 30
... Pickup needle, 31 ... Island, 32 ... Die bonding adhesive, 33 ... Resin package or ceramic package (envelope), 34 ... Lead frame, 35 ... Bonding wire, 36 ... Adhesive tape, 3
7 ... Lead, 38, 39 ... Collet, 40 ... Dispenser, 41 ... Conductive paste, 44 ... Collet, 45 ... Porous chuck table, 46 ... Surface protection tape, 47
... flat ring, 48 ... chip tray, 49 ... processing stage.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 徳渕 圭介 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝多摩川工場内 (72)発明者 佐々木 栄夫 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝多摩川工場内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Keisuke Tokubuchi 1 Komatsu Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Prefecture Inside the Toshiba Tamagawa Plant Co., Ltd. No. 1 Inside the Toshiba Tamagawa Plant

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子が形成されたウェーハのダイ
シングラインに沿って、前記半導体素子の形成面側から
完成時のチップの厚さよりも深い溝を形成する工程と、 前記ウェーハにおける半導体素子の形成面上に保持部材
を取り付ける工程と、 研削用砥石と前記ウェーハとの両方を回転させながら、
前記ウェーハの裏面を前記完成時のチップの厚さまで研
削し、ウェーハを個々のチップに分離する工程とを具備
することを特徴とするウェーハの分割方法。
A step of forming a groove deeper than a completed chip from a surface on which the semiconductor element is formed, along a dicing line of the wafer on which the semiconductor element is formed; and forming a semiconductor element on the wafer. Attaching the holding member on the surface, while rotating both the grinding wheel and the wafer,
Grinding the back surface of the wafer to the thickness of the completed chip and separating the wafer into individual chips.
【請求項2】 半導体素子が形成されたウェーハのダイ
シングラインに沿って、前記半導体素子の形成面側から
完成時のチップの厚さよりも深い溝を形成する工程と、 前記ウェーハにおける半導体素子の形成面上に保持部材
を取り付ける工程と、 研削用砥石と前記ウェーハとの両方を回転させながら、
前記ウェーハの裏面を前記完成時のチップの厚さまで研
削し、ウェーハを個々のチップに分離する工程とを具備
し、 前記完成時のチップの厚さは、290μm以下であるこ
とを特徴とするウェーハの分割方法。
2. A step of forming a groove deeper than a completed chip from a surface on which the semiconductor element is formed, along a dicing line of the wafer on which the semiconductor element is formed, and forming a semiconductor element on the wafer. Attaching the holding member on the surface, while rotating both the grinding wheel and the wafer,
Grinding the back surface of the wafer to the thickness of the completed chip, and separating the wafer into individual chips, wherein the thickness of the completed chip is 290 μm or less. How to split.
【請求項3】 前記溝の深さは、前記完成時のチップの
厚さよりも少なくとも5μm深いことを特徴とする請求
項1または2に記載のウェーハの分割方法。
3. The wafer dividing method according to claim 1, wherein the depth of the groove is at least 5 μm deeper than the thickness of the completed chip.
【請求項4】 前記研削用砥石と前記ウェーハとの両方
を回転させながら、前記ウェーハの裏面を前記完成時の
チップの厚さまで研削し、ウェーハを個々のチップに分
離する工程は、前記研削用砥石を前記ウェーハに押圧し
た状態で、前記研削用砥石と前記ウェーハとの両方を回
転させながら、前記ウェーハの裏面を前記完成時のチッ
プの厚さまで研削し、ウェーハを個々のチップに分離す
るものであることを特徴とする請求項1乃至3いずれか
1つの項に記載のウェーハの分割方法。
4. The step of grinding the back surface of the wafer to the thickness of the completed chip while rotating both the grinding wheel and the wafer, and separating the wafer into individual chips, While rotating both the grinding wheel and the wafer while the grinding wheel is pressed against the wafer, the back surface of the wafer is ground to the thickness of the completed chip, and the wafer is separated into individual chips. The method according to any one of claims 1 to 3, wherein:
【請求項5】 前記保持部材は、ワックス、吸着パッ
ド、熱圧着シート、粘着材を塗布した基板、及び前記半
導体素子上に塗布したレジストの中から選択された少な
くともいずれか1つの材料であることを特徴とする請求
項1乃至4いずれか1つの項に記載のウェーハの分割方
法。
5. The holding member is at least one material selected from wax, a suction pad, a thermocompression bonding sheet, a substrate coated with an adhesive, and a resist coated on the semiconductor element. The method of dividing a wafer according to claim 1, wherein:
【請求項6】 半導体素子が形成されたウェーハのダイ
シングラインに沿って、前記半導体素子の形成面側から
完成時のチップの厚さよりも深い溝を形成する工程と、 前記ウェーハにおける半導体素子の形成面上に粘着性の
シートからなる保持部材を貼り付ける工程と、 前記ウェーハの裏面を前記完成時のチップの厚さまで研
削し、ウェーハを個々のチップに分離する工程とを具備
することを特徴とするウェーハの分割方法。
6. A step of forming a groove deeper than the thickness of a completed chip from a side on which the semiconductor element is formed, along a dicing line of the wafer on which the semiconductor element is formed; and forming a semiconductor element on the wafer. Attaching a holding member made of an adhesive sheet on the surface, grinding the back surface of the wafer to the thickness of the completed chip, and separating the wafer into individual chips. Method of dividing wafers.
【請求項7】 前記ウェーハの裏面を前記完成時のチッ
プの厚さまで研削し、ウェーハを個々のチップに分離す
る工程は、研削用砥石と前記ウェーハとの両方を回転さ
せながら、前記ウェーハの裏面を前記完成時のチップの
厚さまで研削し、ウェーハを個々のチップに分離するも
のであることを特徴とする請求項6に記載のウェーハの
分割方法。
7. The step of grinding the back surface of the wafer to the thickness of the completed chip and separating the wafer into individual chips comprises rotating both the grinding wheel and the wafer while rotating the back surface of the wafer. 7. The method according to claim 6, wherein the wafer is ground to the thickness of the chip at the time of completion, and the wafer is separated into individual chips.
【請求項8】 前記研削用砥石と前記ウェーハとの両方
を回転させながら、前記ウェーハの裏面を前記完成時の
チップの厚さまで研削し、ウェーハを個々のチップに分
離する工程は、前記研削用砥石を前記ウェーハに押圧し
た状態で、前記研削用砥石と前記ウェーハとの両方を回
転させながら、前記ウェーハの裏面を前記完成時のチッ
プの厚さまで研削し、ウェーハを個々のチップに分離す
るものであることを特徴とする請求項7に記載のウェー
ハの分割方法。
8. The step of grinding the back surface of the wafer to the thickness of the completed chip while rotating both the grinding wheel and the wafer, and separating the wafer into individual chips, While rotating both the grinding wheel and the wafer while the grinding wheel is pressed against the wafer, the back surface of the wafer is ground to the thickness of the completed chip, and the wafer is separated into individual chips. The method of dividing a wafer according to claim 7, wherein:
【請求項9】 前記ウェーハにおける半導体素子の形成
面上に粘着性のシートからなる保持部材を貼り付ける工
程は、前記ウェーハにおける半導体素子の形成面上に、
極薄のフイルムを介在させた状態で粘着性のシートから
なる保持部材を貼り付けるものであることを特徴とする
請求項6乃至8いずれか1つの項に記載のウェーハの分
割方法。
9. A step of attaching a holding member made of an adhesive sheet on a surface of the wafer on which the semiconductor elements are formed, wherein
9. The wafer dividing method according to claim 6, wherein a holding member made of an adhesive sheet is attached in a state where an extremely thin film is interposed.
【請求項10】 前記極薄のフイルムは、前記ウェーハ
における半導体素子の形成面上に形成した被膜であるこ
とを特徴とする請求項9に記載のウェーハの分割方法。
10. The method according to claim 9, wherein the ultra-thin film is a film formed on a surface of the wafer on which semiconductor elements are formed.
【請求項11】 ウェーハの主表面に半導体素子を形成
する工程と、 ダイシングラインに沿って前記ウェーハの主表面側から
完成時のチップの厚さよりも深い溝を形成する工程と、 前記ウェーハにおける半導体素子の形成面上に粘着性の
シートからなる保持部材を貼り付ける工程と、 研削用砥石と前記ウェーハとの両方を回転させながら、
前記ウェーハの裏面を前記完成時のチップの厚さまで研
削し、ウェーハを個々のチップに分離する工程と、 分離した各チップを前記粘着性のシートから剥離して外
囲器に封止する工程とを具備することを特徴とする半導
体装置の製造方法。
11. A step of forming a semiconductor element on a main surface of a wafer, a step of forming a groove deeper than a thickness of a completed chip from a main surface side of the wafer along a dicing line, and a step of forming a semiconductor in the wafer. A step of attaching a holding member made of an adhesive sheet on the surface on which the element is formed, and while rotating both the grinding wheel and the wafer,
Grinding the back surface of the wafer to the thickness of the completed chip and separating the wafer into individual chips; andseparating each separated chip from the adhesive sheet and sealing it in an envelope. A method for manufacturing a semiconductor device, comprising:
【請求項12】 ウェーハの主表面に半導体素子を形成
する工程と、 半導体素子が形成されたウェーハのダイシングラインに
沿って、前記半導体素子の形成面側から完成時のチップ
の厚さよりも深い溝を形成する工程と、 前記ウェーハにおける半導体素子の形成面上に粘着性の
シートからなる保持部材を貼り付ける工程と、 研削用砥石と前記ウェーハとの両方を回転させながら、
前記ウェーハの裏面を前記完成時のチップの厚さまで研
削し、ウェーハを個々のチップに分離する工程と、 分離した各チップを前記粘着性のシートから剥離して外
囲器に封止する工程とを具備し、 前記完成時のチップの厚さは、290μm以下であるこ
とを特徴とする半導体装置の製造方法。
12. A step of forming a semiconductor element on a main surface of a wafer, and a groove extending along a dicing line of the wafer on which the semiconductor element is formed from a side on which the semiconductor element is formed, the groove being deeper than a thickness of a completed chip. And a step of attaching a holding member made of an adhesive sheet on the surface of the wafer on which the semiconductor elements are to be formed, while rotating both the grinding wheel and the wafer,
Grinding the back surface of the wafer to the thickness of the completed chip and separating the wafer into individual chips; andseparating each separated chip from the adhesive sheet and sealing it in an envelope. Wherein the thickness of the completed chip is 290 μm or less.
【請求項13】 前記溝の深さは、前記完成時のチップ
の厚さよりも少なくとも5μm深いことを特徴とする請
求項11または12に記載の半導体装置の製造方法。
13. The method according to claim 11, wherein a depth of the groove is at least 5 μm deeper than a thickness of the completed chip.
【請求項14】 前記研削用砥石と前記ウェーハとの両
方を回転させながら、前記ウェーハの裏面を前記完成時
のチップの厚さまで研削し、ウェーハを個々のチップに
分離する工程は、前記研削用砥石を前記ウェーハに押圧
した状態で、前記研削用砥石と前記ウェーハとの両方を
回転させながら、前記ウェーハの裏面を前記完成時のチ
ップの厚さまで研削し、ウェーハを個々のチップに分離
するものであることを特徴とする請求項11乃至13い
ずれか1つの項に記載の半導体装置の製造方法。
14. A step of grinding the back surface of the wafer to the thickness of the completed chip while rotating both the grinding wheel and the wafer, and separating the wafer into individual chips, While rotating both the grinding wheel and the wafer while the grinding wheel is pressed against the wafer, the back surface of the wafer is ground to the thickness of the completed chip, and the wafer is separated into individual chips. 14. The method of manufacturing a semiconductor device according to claim 11, wherein:
【請求項15】 前記粘着性のシートは、粘着材付きテ
ープまたは熱圧着シートであることを特徴とする請求項
11乃至14いずれか1つの項に記載の半導体装置の製
造方法。
15. The method according to claim 11, wherein the adhesive sheet is a tape with an adhesive or a thermocompression-bonded sheet.
【請求項16】 前記分離した各チップを前記粘着性の
シートから剥離して外囲器に封止する工程は、前記粘着
性のシートから剥離したチップをリードフレームのアイ
ランドにマウントし、前記リードフレームのインナーリ
ード部と前記チップの各パッドとをワイヤボンディング
した後、外囲器に封止するものであることを特徴とする
請求項11乃至15いずれか1つの項に記載の半導体装
置の製造方法。
16. The step of peeling each separated chip from the adhesive sheet and sealing the chip in an envelope includes mounting the chip peeled from the adhesive sheet on an island of a lead frame. 16. The semiconductor device according to claim 11, wherein the inner lead portion of the frame and each pad of the chip are wire-bonded and then sealed in an envelope. Method.
【請求項17】 前記分離した各チップを前記粘着性の
シートから剥離して外囲器に封止する工程は、前記粘着
性のシートから剥離したチップの主表面上にリードの一
端を接着し、前記リードと前記チップの各パッドとをワ
イヤボンディングした後、外囲器に封止するものである
ことを特徴とする請求項11乃至15いずれか1つの項
に記載の半導体装置の製造方法。
17. The step of peeling each separated chip from the adhesive sheet and sealing the chip in an envelope includes bonding one end of a lead on a main surface of the chip peeled from the adhesive sheet. 16. The method of manufacturing a semiconductor device according to claim 11, wherein the lead is wire-bonded to each pad of the chip and then sealed in an envelope.
【請求項18】 前記分離した各チップを前記粘着性の
シートから剥離して外囲器に封止する工程は、前記チッ
プの主表面とリードとの間に接着テープを介在させてリ
ードの一端を接着する工程を更に備え、前記接着テープ
は、前記ウェーハの裏面の研削工程で発生するシリコン
屑よりも厚いことを特徴とする請求項11乃至15いず
れか1つの項に記載の半導体装置の製造方法。
18. A step of peeling each separated chip from the adhesive sheet and sealing the chip in an envelope, wherein an adhesive tape is interposed between a main surface of the chip and the lead, and one end of the lead is provided. 16. The method of manufacturing a semiconductor device according to claim 11, further comprising a step of bonding the adhesive tape, wherein the adhesive tape is thicker than silicon dust generated in a grinding step of a back surface of the wafer. Method.
JP2000025469A 2000-01-01 2000-02-02 Method of dividing wafer and manufacture of semiconductor device Pending JP2000195826A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000025469A JP2000195826A (en) 2000-01-01 2000-02-02 Method of dividing wafer and manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000025469A JP2000195826A (en) 2000-01-01 2000-02-02 Method of dividing wafer and manufacture of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9197291A Division JPH1140520A (en) 1997-07-23 1997-07-23 Method of dividing wafer and manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JP2000195826A true JP2000195826A (en) 2000-07-14

Family

ID=18551326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000025469A Pending JP2000195826A (en) 2000-01-01 2000-02-02 Method of dividing wafer and manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JP2000195826A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG90205A1 (en) * 1999-11-30 2002-07-23 Lintec Corp Process for producing semiconductor device
US7452752B2 (en) 2003-11-27 2008-11-18 3M Innovative Properties Company Production method of semiconductor chip
US7534498B2 (en) 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
US7727803B2 (en) * 2003-06-13 2010-06-01 Sony Corporation Semiconductor device, package structure thereof, and method for manufacturing the semiconductor device
US8038839B2 (en) 2002-06-03 2011-10-18 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
US8187949B2 (en) 2007-03-14 2012-05-29 Sanyo Semiconductor Co., Ltd. Semiconductor device and method of manufacturing the same
US8349706B2 (en) 2003-11-12 2013-01-08 3M Innovtive Properties Company Semiconductor surface protecting method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG90205A1 (en) * 1999-11-30 2002-07-23 Lintec Corp Process for producing semiconductor device
US7534498B2 (en) 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
US7988807B2 (en) 2002-06-03 2011-08-02 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
US8038839B2 (en) 2002-06-03 2011-10-18 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
US8789569B2 (en) 2002-06-03 2014-07-29 3M Innovative Properties Company Apparatus for manufacturing ultrathin substrate using a laminate body
US8800631B2 (en) 2002-06-03 2014-08-12 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
US7727803B2 (en) * 2003-06-13 2010-06-01 Sony Corporation Semiconductor device, package structure thereof, and method for manufacturing the semiconductor device
US8349706B2 (en) 2003-11-12 2013-01-08 3M Innovtive Properties Company Semiconductor surface protecting method
US7452752B2 (en) 2003-11-27 2008-11-18 3M Innovative Properties Company Production method of semiconductor chip
US8187949B2 (en) 2007-03-14 2012-05-29 Sanyo Semiconductor Co., Ltd. Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JPH1140520A (en) Method of dividing wafer and manufacture of semiconductor device
JP2001035817A (en) Method of dividing wafer and manufacture of semiconductor device
JP4040819B2 (en) Wafer dividing method and semiconductor device manufacturing method
US6184109B1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
US6294439B1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
KR100452661B1 (en) Method of dividing wafers and manufacturing semiconductor devices
KR100468748B1 (en) Dicing tape mounter applicable a pre-cut dicing tape and general dicing tape and In-line system having the dicing tape mounter
JPH09213662A (en) Method of splitting wafer and method of manufacturing semiconductor device
JP4848153B2 (en) Manufacturing method of semiconductor device
US6949158B2 (en) Using backgrind wafer tape to enable wafer mounting of bumped wafers
JP2002026039A (en) Method for manufacturing semiconductor device
JP2000164534A (en) Wafer separating device and its method
JP2004311576A (en) Method of manufacturing semiconductor device
JP2001093864A (en) Semiconductor wafer fixing jig and method for manufacturing semiconductor device
JPH09167779A (en) Semiconductor production machine
EP1022778A1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
US20100051190A1 (en) Method for applying an adhesive layer on thin cut semiconductor chips of semiconductor wafers
JP2000195826A (en) Method of dividing wafer and manufacture of semiconductor device
US8580070B2 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
JP2001060591A (en) Manufacture of semiconductor device
JP2003179006A (en) Wafer dividing method and method of manufacturing semiconductor device
JP3803214B2 (en) Manufacturing method of semiconductor device
JP2004311980A (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
JP4781770B2 (en) Wafer processing method
JP2000340530A (en) Semiconductor device and manufacture thereof