JPH09213662A - Method of splitting wafer and method of manufacturing semiconductor device - Google Patents

Method of splitting wafer and method of manufacturing semiconductor device

Info

Publication number
JPH09213662A
JPH09213662A JP1603796A JP1603796A JPH09213662A JP H09213662 A JPH09213662 A JP H09213662A JP 1603796 A JP1603796 A JP 1603796A JP 1603796 A JP1603796 A JP 1603796A JP H09213662 A JPH09213662 A JP H09213662A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
wafer
method
chip
semiconductor device
step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1603796A
Other languages
Japanese (ja)
Inventor
Shigeo Sasaki
Shinya Taku
Keisuke Tokubuchi
Koichi Yajima
栄夫 佐々木
圭介 徳渕
真也 田久
興一 矢嶋
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

PROBLEM TO BE SOLVED: To provide the method of splitting a wafer and the method of manufacturing a semiconductor device that is prevented from chipping in dicing.
SOLUTION: The grooves of predetermined depth are formed on the side the semiconductor elements are formed along the dicing lines arranged as grille patterns formed on a wafer 21 on which the semiconductor elements are formed, a holding sheet 26 is adhered to the surface of the wafer 21 on the side semiconductor elements are formed, the back surface of the wafer 21 is ground and polished by the depth to reach the grooves and the wafer is split to individual chips. The wafer 21 is split into individual chips by grinding and polishing the back side of the wafer 21 by the depth to the reach the grooves, so that compared to the conventional splitting method of cracking by external force the wafer that is diced with half cut method or cutting the wafer by the depth to reach a sheet with full cut method and splitting it, chipping at the dicing can be avoided.
COPYRIGHT: (C)1997,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】この発明はウェーハの分割方法及び半導体装置の製造方法に関するもので、特に、ウェーハ上に形成された半導体素子を個々のチップに切断分離し、外囲器に封止する工程に係り、外囲器の小型薄厚化やウェーハの大口径化時に好適なものである。 TECHNICAL FIELD OF THE INVENTION This invention relates to a process for the preparation of dividing method and a semiconductor device wafer, in particular, cut separating the semiconductor elements formed on a wafer into individual chips, to seal the envelope relates to a process, which is suitable when a large diameter of the small thin thickening and wafer envelope.

【0002】 [0002]

【従来の技術】半導体装置の製造工程は、ウェーハ(半導体基板)上に種々の半導体素子のパターンを形成する工程と、ウェーハ上に形成された半導体素子を個々のチップに切断分離し、外囲器に封止する工程とに大別できる。 Manufacturing process of a semiconductor device includes forming a pattern of various semiconductor devices on a wafer (semiconductor substrate), a semiconductor element formed on the wafer is cut and separated into individual chips, the outer circumference It can be broadly divided into a step of sealing the vessel. 近年、製造コストの低減を図るためにウェーハの大口径化が推進されるとともに、実装密度を高めるために外囲器の小型薄厚化が望まれている。 Recently, the large diameter of the wafer is propelled to reduce manufacturing cost, small thin thickening of the envelope is desired to increase the packing density. 従来は、薄厚化した外囲器に封止するために、ウェーハを個々のチップに切断分離するのに先立って、ウェーハのパターン形成面(主表面)の反対側の面(ウェーハの裏面)を砥石による研削及び遊離砥粒による研磨等により除去して薄くし、その後ダイシングして切断分離している。 Conventionally, in order to seal the envelope, which thinned, prior to cutting and separating the wafer into individual chips, the pattern forming face of the wafer to the opposite surface of the surface (main surface) (the backside of the wafer) thin is removed by polishing or the like by grinding and loose abrasive grains by grinding, and then cut and separated by dicing. 研削時には、ウェーハのパターン形成面に粘着性のシートを貼り付けたり、レジスト等を塗布することによって保護している。 During grinding, are protected by applying or paste adhesive sheet to the pattern forming face of the wafer, a resist or the like. この後、上記ウェーハの主表面に形成された切断分離(ダイシング)ライン領域に溝を形成する。 Thereafter, a groove on the main surface of the formed cut and separated (diced) line region of the wafer. この溝を形成する際には、ダイヤモンドスクライバー、ダイヤモンドブレード、あるいはレーザースクライバー等を用いている。 At the time of forming the grooves, diamond scriber uses a diamond blade or a laser scriber or the like. 上記ダイシング工程には、ウェーハ単体でこのウェーハの厚さの1/2までダイシング、またはウェーハが30μm程度残る状態までダイシングを行うハーフカット法、ウェーハの裏面に粘着性のシートを貼り付けて同様にダイシングするハーフカット法、粘着性のシートを20〜30μm程度まで切り込み、ウェーハ厚全てを切断するフルカット法等が用いられる。 The aforementioned dicing step, a dicing to 1/2 of the thickness of the wafer at the wafer alone or wafer half-cut method dicing up state remains about 30 [mu] m, as well paste the adhesive sheet to the back surface of the wafer, half cutting method of dicing, cut to about 20~30μm sticky sheet, full-cut method and the like are used to cut all wafer thickness. 上記ハーフカット法は、分割作業が必要とされ、ウェーハ単体の場合にはウェーハを柔軟性のあるフィルム等に挟み、ローラー等で外力を加えて分割する。 The half-cut method, split operation is required, in the case of a wafer alone sandwiching the wafer to a film or the like having flexibility, split by applying an external force with a roller or the like. シートに貼り付けた場合には、テープ越しにローラーその他で外力を加え分割する。 When affixed to a sheet divides applying an external force with a roller Other tape over. 分割されたチップは、ダイボンディング装置に設けられているピックアップニードルによってシート裏面を突き上げ、このシートを貫通してチップ裏面にニードル(針)を直接接触させ、更に持ち上げてチップをシートから引き離す。 Divided chips, pushing up the sheet back surface by the pickup needle is provided in the die bonding apparatus, the sheet passes through the contacting needle (needle) on the back surface of the chip directly, separate the chip from the sheet with further lifting. 引き離されたチップは、コレットと呼ばれるツールでチップ表面を吸着し、リードフレームのアイランドにマウントした後、ワイヤボンディングを行ってチップの各パッドとリードフレームのインナーリード部とを電気的に接続し、外囲器に封止している。 Separated chips adsorbs chip surface in a tool called a collet, after mounting on the leadframe island, electrically connected to the inner lead portion of each pad and the lead frame of chip by performing wire bonding, It is sealed in the envelope. 上記チップのアイランドへのマウント方法としては、アイランドへ導電性ペーストを予め塗布しておく方法、金−シリコンの共晶を利用してマウントする方法、及びウェーハの裏面に金属の薄膜を蒸着し、半田を用いてマウントする方法等がある。 As a mount method of the above chip island, a method of preliminarily applying a conductive paste to the Island, gold - by using the eutectic silicon is deposited method, and a metal thin film on the back surface of the wafer to be mounted, there is a method in which to mount by using a solder.

【0003】図9ないし図15はそれぞれ、上述したような従来のウェーハの分割方法及び半導体装置の製造方法の詳細な例について説明するためのもので、図9はウェーハの表面保護テープを貼り付ける工程、図10はウェーハの裏面の研削及び研磨工程、図11は表面保護テープを剥がす工程、図12(a),(b)はウェーハを固定用シートに固着する工程、図13はウェーハのダイシング工程、図14は分離したチップをピックアップする工程、及び図15はダイボンディング工程をそれぞれ示している。 [0003] Figures 9 through 15 is for describing a detailed example of a method for manufacturing a split method and a semiconductor device of the conventional wafer as described above, FIG. 9 is pasted surface protection tape of the wafer step 10 shows the back surface of the grinding and polishing process of the wafer, FIG. 11 is a process of peeling the surface protection tape, FIG. 12 (a), (b) the step of fixing the wafer to the fixing sheet, 13 is diced wafer step, Figure 14 is a process to pick up the separated chips, and FIG. 15 shows a die-bonding process, respectively.

【0004】図9ないし図15において、1は各種の半導体素子が形成されたウェーハ、1´はパターン形成面(ウェーハ1の主表面)、2はポーラスチャックテーブル、3はパターン形成面の保護テープ、4は貼り付けローラー、5は裏面研削用のチャックテーブル、6は研削用砥石、7は保護テープ3を剥がすためのテープ、8はフラットリング、9はウェーハの固定用シート、10はダイシング用チャックテーブル、11はダイシング用ブレード、12は切断分離後のチップ、13はピックアップニードル、14はリードフレームのアイランド、15 [0004] In FIGS. 9 to 15, 1 is a wafer which various semiconductor elements are formed, 1 'pattern formation surface (main surface of the wafer 1), 2 porous chuck table, the protective tape of the pattern forming surface 3 , the pasting roller 4, 5 is a chuck table for back grinding, the grinding stone 6, the protective tape 3 tape for peeling off the 7, 8 flat ring, the fixing sheet of the wafer 9, 10 for dicing chuck table, 11 dicing blade 12 after cutting and separating chips, 13 pickup needle 14 of leadframe island, 15
は導電性ペースト等のダイボンディング用接着剤である。 Is a die bonding adhesive such as a conductive paste.

【0005】まず、図9に示すように、ウェーハ1の裏面をポーラスチャックテーブル2上に固定し、貼り付けローラー4を回転させながら図示矢印方向に移動させて保護テープ3をウェーハ1のパターン形成面1´に貼り付ける。 [0005] First, as shown in FIG. 9, to secure the back surface of the wafer 1 on the porous chuck table 2, the protective tape 3 is moved in the direction shown by an arrow while rotating the paste roller 4 patterning of the wafer 1 pasted on the surface 1 '. 次に、図10に示すように、上記保護テープ3 Next, as shown in FIG. 10, the protective tape 3
を貼り付けたパターン形成面1´を下にしてチャックテーブル5に固定し、ウェーハ1の裏面を研削用砥石6で所定の厚さ(最終的なチップ厚)まで研削及び研磨する。 The pasted pattern surface 1 'in the lower fixed to the chuck table 5, a predetermined thickness in the grinding stone 6 back surface of the wafer 1 (final chip thickness) up to grinding and polishing. その後、図11に示すように、保護テープ3に保護テープを剥がすためのテープ7を貼り付け、パターン形成面1´から保護テープ3を剥離する。 Thereafter, as shown in FIG. 11, taped 7 for peeling off the protective tape to the protective tape 3 is peeled off the protective tape 3 from the pattern forming surface 1 '. 次に、図12 Next, as shown in FIG. 12
(a)に示すようなフラットリング8をウェーハの固定用シート9に固着してシート9の弛みや皺などの発生を防止した状態で、図12(b)に示す如くフラットリング8の開口内のシート9上にチップ1を固着する。 Flat ring 8 as shown in (a) in a state that prevents the occurrence of slack and wrinkles by fixing the fixing seat 9 of wafer sheet 9, and FIG. 12 (b) are shown as the opening of the flat ring 8 securing the chip 1 on the seat 9. そして、上記チップ1を固着したシート9とフラットリングをダイシング用のチャックテーブル10に固定し、ダイシング用ブレード11でダイシング(フルカット)し、 Then, the sheet 9 and a flat ring which is fixed to the tip 1 is fixed to the chuck table 10 for dicing, dicing (full cut) by the dicing blade 11,
個々のチップ12に切断分離する(図13参照)。 It is cut and separated into individual chips 12 (see FIG. 13). 次に、図14に示すようにシート9の下方からピックアップニードル13をシート9を貫通させてチップ12の裏面に当てて押圧することにより個々のチップ12をシート9から剥離し、図15に示すようにリードフレームのアイランド14に導電性ペースト等のダイボンディング用接着剤を用いてマウントする。 Next, the individual chips 12 is peeled from the sheet 9 by which the pickup needle 13 is penetrated through the sheet 9 from below the seat 9 as shown in FIG. 14 is pressed against the back surface of the chip 12, shown in FIG. 15 mounting using the die-bonding adhesive such as a conductive paste island 14 of the lead frame so. その後、リードフレームのインナーリード部とチップ12の各パッドとをワイヤボンディングし、樹脂製やセラミック製の外囲器に封止して半導体装置を完成する。 Then, the pads of the inner lead and the tip 12 of the lead frame to wire bonding, the semiconductor device is completed by sealing the envelope of the resin or ceramic.

【0006】しかしながら、上記のようなウェーハの分割方法及び半導体装置の製造方法では、下記(a)〜 However, in the manufacturing method of the wafer dividing method and semiconductor device as described above, the following (a) ~
(c)に示すような問題がある。 There are problems as shown in (c). (a)薄厚研削時にウェーハが割れ易い。 (A) wafer is fragile at the time of thin grinding. 保護テープを貼り付けて研削を行っても、研削時の歪みによりウェーハが反ってしまい、このために研削装置内での搬送時に引っ掛かったりして破損する。 Even grind paste the protective tape, it will be the wafer warps by distortion during grinding, being damaged or caught during transport in a grinding apparatus for this purpose. また、ウェーハが薄くなったり大口径化されるに従いウェーハの強度が低下するため、現状のようにウェーハを薄くした後、ウェーハ単体を搬送して種々の処理を施す方法では破損する確率が高くなる。 Moreover, the strength of the wafer in accordance with the wafer is large diameter or thinner is lowered, after thinning the wafer to the current, the probability of damage is high in the method of conveying the wafer itself subjected to various treatments . 例えば、ウェーハが400μmの厚さでは1.6Kgf/mm 2程度まで耐えられるが、厚さが2 For example, the wafer can withstand up to about 1.6 kgf / mm 2 at a thickness of 400μm, but the thickness is 2
00μmになると0.4Kgf/mm 2と1/4にまで低下する。 It comes to 00μm decreased to 0.4 kgf / mm 2 and 1/4.

【0007】(b)パターン形成面の保護とダイシング時のウェーハ保持用として二枚のシートを使用するため、これらの貼り付け、剥離、貼り付けと工程がそれぞれ必要となり、材料費が高くなり製造工程も増加する。 [0007] (b) for use as a wafer holding during protection and dicing the patterned surface of two sheets, these paste, peeling, paste and process are required respectively, material cost increases manufacturing process also increases.

【0008】(c)ダイシングを行った場合、ウェーハの裏面側のチッピングが大きくなり、チップの抗折強度の低下を招く。 [0008] (c) when performing dicing, the rear surface side of the chipping of the wafer becomes large, deteriorating the bending strength of the chip. しかも、従来は種々の特性モニター用のトランジスタ、抵抗、コンデンサー等(これらをTE Moreover, conventional transistors for various characteristics monitor, resistors, capacitors, etc. (these TE
G:Test ElementGroupと称する)をチップ内に配置していたが、高集積化を図るためにダイシングライン上に配置されるようになった。 G: Test ElementGroup hereinafter) and had been placed in a chip, adapted to be disposed on the dicing line in order to achieve higher integration. 周知の通り、これらの素子は酸化膜、アルミニウム等で構成されており、ダイヤモンドブレードを用いてダイシングを行う際に、砥石の目詰まりを起こし易く、切れ味を阻害する材料である。 As is well known, these devices are composed of an oxide film, aluminum, when performing dicing using a diamond blade, susceptible to clogging of the grinding wheel, which is a material that inhibits sharpness. このため、ダイシングライン上にTEG For this reason, TEG on the dicing line
が配置されている場合には、ウェーハの裏面側のチッピングが更に大きくなる。 There when it is disposed, the back surface side of the chipping of the wafer is further increased. 一般に半導体基板として使用されている材料はシリコンやGaAs等脆性材であるために、クラック等が存在すると抗折強度の低下を招きやすい。 In general for the material used as the semiconductor substrate is a silicon or GaAs or the like brittle material tends to cause a decrease in flexural strength when cracks are present.

【0009】 [0009]

【発明が解決しようとする課題】上記のように従来のウェーハの分割方法及び半導体装置の製造方法は、薄厚研削時や搬送時にウェーハが割れやすいという問題があった。 A method of manufacturing 0007] as described above, the conventional wafer dividing method and a semiconductor device has a problem that the wafer is easily broken at the time of thin grinding or during transport. また、パターン形成面の保護とウェーハの保持のために二枚のシートを必要とするため、材料費が高くなり製造工程も増加するという問題があった。 Moreover, because it requires two sheets for holding the protection and wafer pattern forming surface, there is a problem that also increases higher becomes the manufacturing process material cost. 更に、ダイシングを行った場合、ウェーハの裏面側のチッピングが大きくなり、チップの抗折応力の低下を招くという問題があった。 Furthermore, in the case of performing the dicing, the back surface side of the chipping of the wafer is increased, there is a problem that lowering the bending stress of the chip.

【0010】この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、薄厚研削時や搬送時のウェーハの割れを抑制できるウェーハの分割方法及び半導体装置の製造方法を提供することにある。 [0010] The present invention has been made in view of the above circumstances, and an object, a method of manufacturing a split method and a semiconductor device wafer which can suppress the cracking of the wafer during thin grinding or during transport It is to provide.

【0011】また、この発明の他の目的は、製造工程とコストの削減が図れるウェーハの分割方法及び半導体装置の製造方法を提供することにある。 [0011] Another object of the present invention is to provide a method of manufacturing a split method and a semiconductor device wafers attained a reduction in manufacturing steps and costs. この発明の更に他の目的は、ウェーハの裏面側のチッピングを小さくでき、チップの抗折応力の低下を抑制できるウェーハの分割方法及び半導体装置の製造方法を提供することにある。 Still another object of this invention, the back surface side of the chipping of the wafer can be reduced to provide a method of manufacturing a split method and a semiconductor device wafer which can suppress a reduction in bending stress of the chip.

【0012】 [0012]

【課題を解決するための手段】この発明の請求項1に記載したウェーハの分割方法は、半導体素子が形成されたウェーハのダイシングラインに沿って上記半導体素子の形成面側から所定の深さの溝を形成する工程と、上記ウェーハにおける半導体素子の形成面上に保持用のシートを貼り付ける工程と、上記ウェーハの裏面を上記溝に達するまで研削及び研磨し、ウェーハを個々のチップに分離する工程とを具備することを特徴としている。 Wafer dividing method according to claim 1 Means for Solving the Problems] The present invention, along the wafer dicing line in which a semiconductor element is formed from a forming surface of the semiconductor element having a predetermined depth forming a groove, a step of attaching the sheet for holding onto forming surface of the semiconductor device in the wafer, the back surface of the wafer is ground and polished until reaching the groove to separate the wafer into individual chips It is characterized by comprising a step.

【0013】また、この発明の請求項2に記載した半導体装置の製造方法は、ウェーハの主表面に半導体素子を形成する工程と、ダイシングラインに沿って上記ウェーハの主表面側から所定の深さの溝を形成する工程と、上記ウェーハの主表面上に粘着性のシートを貼り付ける工程と、上記ウェーハの裏面を上記溝に達するまで研削及び研磨し、ウェーハを個々のチップに分離する工程と、 [0013] The manufacturing method includes the steps of forming a semiconductor element on a main surface of the wafer, a predetermined along the dicing line from the main surface of the wafer depth of the semiconductor device according to claim 2 of the present invention forming a groove in the step of attaching the adhesive sheet on a main surface of the wafer, the steps of the back surface of the wafer is ground and polished until reaching the groove to separate the wafer into individual chips ,
分離した各チップを上記粘着性のシートから剥離して外囲器に封止する工程とを具備することを特徴としている。 Each chip separated is characterized by comprising the step of sealing the envelope by peeling from the adhesive sheet.

【0014】請求項3に示すように、前記分離した各チップを前記粘着性のシートから剥離して外囲器に封止する工程は、ピックアップニードルを前記粘着性のシートを介して前記チップの主表面に当てて押圧することにより前記チップを粘着性のシートから剥離し、チップ毎に外囲器に封止するものであることを特徴とする。 [0014] As shown in claim 3, the step of sealing the envelope by peeling the chips described above separated from the sticky sheet, the pickup needle of the chip through the adhesive sheet the chip was peeled from the adhesive sheet by pressing against the main surface, and characterized in that for sealing the envelope for each chip.

【0015】請求項4に示すように、前記分離した各チップを前記粘着性のシートから剥離して外囲器に封止する工程は、前記粘着性のシートから剥離したチップをリードフレームのアイランドにマウントし、上記リードフレームのインナーリード部と前記チップの各パッドとをワイヤボンディングした後、外囲器に封止するものであることを特徴とする。 [0015] As shown in claim 4, the step of sealing the envelope by peeling the respective chips the separation from the adhesive sheet is peeled chip island of a lead frame from said adhesive sheet mounted on, after the pads of the chip and inner lead portions of the lead frame to wire bonding, and characterized in that to seal the envelope.

【0016】あるいは、請求項5に示すように、前記分離した各チップを前記粘着性のシートから剥離して外囲器に封止する工程は、前記粘着性のシートから剥離したチップの主表面上にリードの一端を接着し、上記リードと前記チップの各パッドとをワイヤボンディングした後、外囲器に封止するものであることを特徴とする。 [0016] Alternatively, as shown in claim 5, the step of sealing the envelope by peeling the respective chips the separation from the adhesive sheet, the main surface of the chip was peeled from the adhesive sheet bonding the lead end above, after the pads of the lead and the chip to wire bonding, and characterized in that to seal the envelope.

【0017】請求項6に示すように、前記チップの主表面とリードとの間に介在される接着テープを更に備え、 As shown in claim 6, further comprising an adhesive tape is interposed between the main surface and the leads of the chip,
前記接着テープの厚さは、前記ウェーハの裏面の研削及び研磨工程で発生するシリコン屑よりも厚いことを特徴とする。 The thickness of the adhesive tape is characterized by thicker than the silicon scrap generated in the back surface grinding and polishing steps of the wafer.

【0018】請求項1のようなウェーハの分割方法によれば、ウェーハの素子形成面側から所定の深さの溝を形成し、このウェーハの裏面を溝に達するまで研削及び研磨することによってウェーハを個々のチップに分離するので、ダイシングの際のチッピングを抑制できる。 According to wafer dividing method as claimed in claim 1, the wafer by the element formation surface side of the wafer to form grooves having a predetermined depth is ground and polished until the rear surface of the wafer in the groove the so separated into individual chips, it is possible to suppress the chipping during dicing.

【0019】請求項2のような半導体装置の製造方法によれば、ウェーハ上に形成された半導体素子を個々のチップ毎に切断分離して外囲器に封止する工程を、ダイシング(ハーフカット)、ウェーハの裏面研削及び研磨、 According to the manufacturing method of the semiconductor device as according to claim 2, the step of sealing the envelope of the semiconductor devices formed on the wafer is cut and separated into each individual chips, dicing (half-cut ), rear surface grinding and polishing of the wafer,
ダイボンディングの順にしたので、ウェーハを個々のチップに分離するのは、研削及び研磨によって行う。 Since the order of the die bonding, to separate the wafer into individual chips is carried out by grinding and polishing. よって、ウェーハの裏面を研削及び研磨して薄厚化した状態での搬送や処理工程がないので、ウェーハの破損を防止できる。 Therefore, since there is no transport and processing steps of the rear surface of the wafer while grinding and polishing to thinning, thereby preventing damage to the wafer. シートは一枚で済むので材料費の低減と製造工程の削減が図れ、低コスト化できる。 Sheet Hakare reduction and reduction of the manufacturing process of the material cost so requires only one, can cost. 外力を加えてウェーハを分割する必要がないのでチッピングを抑制できる。 The chipping can be suppressed since it is not necessary to divide the wafer by applying an external force. また、ウェーハの裏面側を、切削及び研磨によって除去して個々のチップに分離するので、ウェーハの裏面側に発生するチッピングを抑制でき、抗折応力の低下を抑制できる。 Further, the back surface side of the wafer, so was removed by cutting and polishing is separated into individual chips, it is possible to suppress chipping that occurs on the back side of the wafer, it is possible to suppress the deterioration of the bending stress.

【0020】請求項3に記載したように、ピックアップニードルを粘着性のシートを介してチップの主表面に当てて押圧し、チップを粘着性のシートから剥離しても、 [0020] As described in claim 3, the pickup needle through the adhesive sheet is pressed against the main surface of the chip, be peeled off the chips from the adhesive sheet,
ピックアップニードルの先端部の太さを最適化すれば粘着性のシートを破ることなくチップを剥離することができ、半導体素子への損傷を防止できる。 By optimizing the thickness of the tip portion of the pickup needle tip can be peeled off without breaking the adhesive sheet can be prevented damage to the semiconductor element.

【0021】請求項4に記載したように通常の樹脂パッケージやセラミックパッケージに封止しても良く、請求項5に記載したようにLOC(Lead On Chi [0021] may be sealed to the normal of the resin package or a ceramic package as set forth in claim 4, as described in claim 5 LOC (Lead On Chi
p)パッケージに封止しても良い。 p) may be sealed in a package.

【0022】請求項6に記載したように、チップの主表面とリードとの間にウェーハの裏面の研削及び研磨工程で発生するシリコン屑よりも厚い接着テープを介在させれば、シリコン屑による不良を防止できる。 [0022] As described in claim 6, if interposed a thick adhesive tape than silicon waste generated in the back surface of the grinding and polishing process of the wafer between the main surface and the lead of the chip, failure due to waste silicon It can be prevented.

【0023】 [0023]

【発明の実施の形態】以下、この発明の実施の形態について図面を参照して説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be explained with reference to the drawings showing preferred embodiments of the present invention. 図1ないし図6はそれぞれ、この発明の第1の実施の形態に係るウェーハの分割方法及び半導体装置の製造方法について説明するためのもので、図1はダイシングラインに沿ってウェーハに溝を形成する工程、図2(a),(b)はウェーハに表面保護テープを貼り付ける工程、図3はウェーハ裏面の研削及び研磨工程(分割工程)、図4は分離したチップをピックアップする工程、図5はダイボンディング工程及び図6は外囲器に封止する工程をそれぞれ示している。 Figures 1 to 6, intended for a method for manufacturing the first wafer dividing method and a semiconductor device according to the embodiment of the present invention, FIG. 1 is a groove is formed in the wafer along dicing lines step of FIG. 2 (a), (b) step of attaching a surface protective tape to the wafer, FIG. 3 is a wafer backside grinding and polishing steps (dividing step), FIG. 4 is a process to pick up the separated chips, FIG. 5 die bonding step and 6 show a step of sealing the envelope, respectively.

【0024】図1ないし図6において、21は各種の半導体素子が形成されたウェーハ、21´はパターン形成面(ウェーハ21の主表面)、22はダイシングラインに沿って形成された溝、23はダイシング用チャックテーブル、24はダイシング用ブレード、25はフラットリング、26はパターン形成面の表面保護テープ(粘着性のシート)、27は裏面研削用チャックテーブル、2 [0024] In FIGS. 1 to 6, a wafer on which various semiconductor elements are formed is 21, 21 'pattern formation surface (main surface of the wafer 21), 22 groove formed along the dicing line, 23 chuck table for dicing, 24 dicing blade 25 is a flat ring, (sheets of adhesive) surface protection tape of the pattern forming surface 26, 27 is a chuck table for grinding a back surface, 2
8は裏面研削用砥石、29は切断分離後のチップ、30 8 grindstone for grinding a back surface, after 29 cutting and separating chips, 30
はピックアップニードル、31はリードフレームのアイランド(ベッド)、32は導電性ペースト等のダイボンディング用接着剤、33は樹脂パッケージまたはセラミックパッケージ(外囲器)、34はリードフレーム、及び35はボンディングワイヤである。 Pickup needle 31 of leadframe island (bed), 32 die bonding adhesive such as a conductive paste, 33 a resin package or a ceramic package (envelope), the lead frame 34, and 35 are bonding wires it is.

【0025】先ず、図1に示す如く、各種の半導体素子が形成されたウェーハ21をパターン形成面側を上にして、ダイシング装置のチャックテーブル23にバキュームその他の方法で吸着して固定する。 [0025] First, as shown in FIG. 1, a wafer 21 on which various semiconductor elements are formed by a pattern formation surface side up, to fix by suction with a vacuum otherwise the chuck table 23 of the dicing apparatus. そして、ダイシング用ブレード24を任意の回転数で回転させ、切削水を掛けながら所定の深さまで溝22を切り込む。 Then, by rotating the dicing blade 24 in any rotational speed, cut a groove 22 to a predetermined depth while applying cutting water. この溝2 This groove 2
2の深さは、最終的なチップの厚さと実質的に等しいか、それより少し深くする。 2 of depth, the final thickness of the chip substantially equal, a little deeper than that. その後、ウェーハ21の洗浄と乾燥処理を行う。 Thereafter, the cleaning and drying of the wafer 21.

【0026】次に、図2(a)に示すようなフラットリング25を表面保護テープ26に貼り付けてこのテープ26の弛みや皺を除去した状態で、図2(b)に示すように前工程で溝22を形成したウェーハ21のパターン形成面21´をテープ26の接着剤側に貼り付けて固定する。 Next, in a state of removing the slack and wrinkling of the tape 26 stuck to the flat ring 25, as shown in FIG. 2 (a) in the surface protection tape 26, before as shown in FIG. 2 (b) the pattern formation surface 21 'of the wafer 21 having grooves 22 in step fixing adhered to the adhesive side of the tape 26.

【0027】その後、図3に示すように、上記フラットリング25と表面保護テープ26とで保持されたウェーハ21を、研削装置のチャックテーブル27にバキューム等の方法で吸着固定する。 [0027] Thereafter, as shown in FIG. 3, the wafer 21 held by the above flat ring 25 and the surface protection tape 26 is sucked and fixed by the method of vacuum such as the chuck table 27 of the grinding apparatus. そして、チャックテーブル27と研削用砥石28を回転させ、砥石28を降下させながらウェーハ21の裏面を削る。 Then, the chuck table 27 and the grinding stone 28 is rotated, cutting the backside of the wafer 21 while lowering the grinding wheel 28. 一般にこの研削方法はインフィード研削と呼ばれるものであるが、別の方法としてスルーフィード研削またはクリープフィード研削と呼ばれ、ウェーハの側面と砥石28を回転させながら削る方法を用いても良い。 Generally This grinding method is called an in-feed grinding, called the through-feed grinding or creep feed grinding Alternatively, a method may be used to cut while rotating the wafer side and the grinding wheel 28.

【0028】次に、図4に示すように、ウェーハ21の切断分離を終えて分割された個々のチップ29が接着固定されているフラットリング25をダイボンディング装置に設置し、このダイボンディング装置のピックアップニードル30を用いて表面保護テープ26越しにパターン形成面22に圧力を加える。 Next, as shown in FIG. 4, it established a flat ring 25 which the individual chips 29 divided finishing cutting and separating the wafer 21 is adhered and fixed to the die bonding apparatus, the die bonding apparatus applying pressure to the pattern forming surface 22 on the surface protection tape 26 over with pickup needle 30. これによって、ピックアップニードル30は、テープ26を貫通することなくチップ29のパターン形成面を押圧し、チップ29がテープ26から剥離される。 Thus, the pickup needle 30, presses the patterned surface of the chip 29 without penetrating the tape 26, the chip 29 is peeled off from the tape 26. 上記ピックアップニードル30 The pickup needle 30
は、先端曲率半径が0.35mm以上であれば18Nの力が掛かっても(15mm×15mmチップ)、チップ29中に形成されたアルミ配線等にダメージが発生しないことを本発明者等は実験により確認している。 , Even 18N force applied if tip curvature radius of 0.35mm or more (15 mm × 15 mm chip), the present inventors have that damage to the aluminum wiring or the like formed in the chip 29 does not occur experiment It has been confirmed by. よって、チップ29の主表面側から表面保護テープ26を介してピックアップニードル30(金属製のピン)で押し剥がしても、先端曲率半径を最適化することによりピックアップニードル30がテープ26を破ることはなく、 Therefore, even when peeled pressed by the pickup needle 30 (metal pin) via the surface protection tape 26 from the main surface of the chip 29, the pick-up needle 30, by optimizing the tip curvature radius break tape 26 without,
特に問題は発生しない。 In particular, there is no problem.

【0029】なお、本実施の形態では、チップ29をテープ26から剥離する際に、チップ29が押し下げられる構成となっているが、押し上げて剥離するように構成しても良く、一般的には後者の方法が多用されている。 [0029] In the present embodiment, upon the release of the chip 29 from the tape 26 has a configuration in which the chip 29 is depressed, may be configured so as to peel off by pushing up, in general the latter method is often used.

【0030】テープ26から剥離されたチップ29は、 The chip 29 which is peeled off from the tape 26,
ダイボンディング装置のコレットと呼ばれるツールで吸着保持し、図5に示すようにリードフレームのアイランド31にマウントする。 Collet and attracted and held by the tool called the die bonding apparatus is mounted on the island 31 of the lead frame as shown in FIG. この際、リードフレームのアイランド31に予め接着固定用の導電性ペースト32を塗布しておき、その上にチップ29をダイボンディングする。 At this time, in advance by applying a conductive paste 32 for pre-bonded to the island 31 of the lead frame and die bonding the chip 29 thereon. 金−シリコンの共晶を利用してマウントしたり、ウェーハの裏面に金属の薄膜を蒸着し、半田を用いてマウントすることもできる。 Gold - or mount using a eutectic of silicon, a thin film of metal deposited on the back surface of the wafer can also be mounted using solder.

【0031】その後、ワイヤボンディングを行ってチップ29の各パッドとリードフレーム34のインナーリード部とをボンディングワイヤ35で電気的に接続する。 [0031] Then, by performing wire bonding for electrically connecting the inner lead portion of each pad and the lead frame 34 of the chip 29 by bonding wires 35.
そして、チップ29、アイランド31及びリードフレーム34のインナーリード部を樹脂パッケージ33、またはセラミックパッケージに封止し、リードフォーミングを行って図6に示すような半導体装置を完成する。 Then, the chip 29, sealing the inner lead portion of the island 31 and the lead frame 34 the resin package 33 or in a ceramic package, to complete the semiconductor device shown in FIG. 6 performs lead forming.

【0032】図7(a),(b)はそれぞれ、ウェーハを個々のチップに分離した時の研削面の拡大図である。 [0032] FIG. 7 (a), the is an enlarged view of the grinding surface when the separation (b), respectively, the wafer into individual chips.
(a)図は従来の分割方法及び製造方法を用いた場合を示し、フルカットによってダイシングした時の研削面側の拡大図である。 (A) diagram shows the case of using the conventional dividing method and the manufacturing method, an enlarged view of the grinding surface when the dicing by a full cut. 図示する如く、ダイシング部に多数のチッピングが発生している。 As shown, a large number of chipping occurs in the dicing unit. (b)図はこの発明の分割方法及び製造方法を用いた場合を示すもので、(a)図に比べてシャープな切断面であり、チッピングは大幅に減少している。 (B) figure shows a case of using a dividing method and a manufacturing method of the present invention, a sharp cutting edge as compared to (a) Fig, chipping is greatly reduced.

【0033】図8は、この発明の第2の実施の形態に係る半導体装置の製造方法について説明するためのもので、LOC(Lead On Chip)パッケージに適用したものである。 [0033] FIG. 8 is for explaining a method for manufacturing a semiconductor device according to a second embodiment of the present invention, is applied to LOC (Lead On Chip) package. LOCパッケージの場合には、図4に示したピックアップ工程の後、チップ29上に接着テープ36を介在させてリード37の一端を接着した後、ワイヤボンディングを行ってチップ29の各パッドとリード37とをボンディングワイヤ35で接続し、樹脂パッケージ33またはセラミックパッケージに封止すれば良い。 In the case of LOC package, after the pick-up process shown in FIG. 4, after bonding the one end of the lead 37 by the adhesive tape 36 is interposed on the chip 29, each pad of the chip 29 by performing wire bonding lead 37 connect the door by a bonding wire 35, it may be sealed in the resin package 33 or a ceramic package.

【0034】この際、チップ29上にシリコン屑が存在すると、リード37の接着やワイヤボンディング時の荷重により、シリコン屑がチップ29表面の保護膜を破り、アルミ配線の段線やショート等の不良を起こす危険がある。 [0034] Once this time, the silicon debris present on the chip 29, the load at the time of bonding and wire bonding the leads 37, the silicon chips to break the protective layer of the chip 29 surfaces, defective stage line or short circuit or the like of the aluminum wiring there is a danger that cause. そこで、上記接着テープ36の厚さを上記シリコン屑よりも厚くすることにより、上述したような不良の発生を抑制できる。 Therefore, the thickness of the adhesive tape 36 by thicker than the silicon chips, it is possible to suppress the occurrence of defects as described above.

【0035】上記のようなウェーハの分割方法及び半導体装置の製造方法によれば、下記(1)〜(5)に示すような効果が得られる。 [0035] According to the manufacturing method of a wafer dividing method and semiconductor device as described above, effects such as shown in the following (1) to (5) is obtained. (1)ウェーハの薄厚化時のウェーハ破損による不良率の低減化が図れる。 (1) reduction of the failure rate due to wafer breakage at the time of wafer thinning can be achieved.

【0036】下表1は、直径が6インチのウェーハを個々のチップに分割した場合のチップ厚(溝の深さと実質的に等しいか、あるいは少し深い)と破損率(ppm: [0036] Table 1 below, the chip thickness of the case of dividing into individual chips is 6 inch wafer diameter (or depth substantially equal to the groove, or slightly deeper) and breakage rate (ppm:
parts par million)との関係を示している。 It shows the relationship between the parts par million).

【0037】 [0037]

【表1】 [Table 1] 表1に示す如く、従来はチップ厚が薄くなると破損率が高くなったが、この発明では最終的なチップ厚が薄くなるほど破損率が低くなる。 As shown in Table 1, conventionally it became higher the failure rate chip thickness decreases, the final higher chip thickness decreases damage rate is low in the present invention. これは、チップ厚を薄くする場合には溝を浅くすることができるので、溝の下に残存するウェーハ厚が厚くなることに依るものである。 This, in the case of thinning the chip thickness it is possible to shallow the groove, is due to the wafer thickness remaining under the groove is increased. 直径が6インチのウェーハの場合には、ウェーハの厚さは通常600〜650μmである。 When the diameter is 6 inches wafer, the thickness of the wafer is usually 600~650Myuemu. 従来の分割方法及び製造方法では、例えば100μmの厚さのチップを形成しようとすると、ウェーハを予め100μmの厚さに研削及び研磨し、図11ないし図13に示した処理を行う。 In the conventional dividing method and a manufacturing method, for example, to be formed 100μm thick chip, wafer grinding and polishing in advance to 100μm thick, and performs the processing shown in FIGS. 11 to 13. これに対し、この発明の方法では、100μmの溝を形成した後(溝の下には500〜550μmのウェーハが残存されている)、研削及び研磨して個々のチップに分割するので破損率が低くなる。 In contrast, in the method of the present invention, after forming the groove of 100 [mu] m (below the groove is remaining wafer 500~550Myuemu), grinding and polishing to breakage rate because divided into individual chips lower.

【0038】(2)搬送時のトラブルがウェーハの口径に左右されない。 [0038] (2) trouble at the time of transport is not affected by the diameter of the wafer. フラットリングに粘着性のシートを貼り付け、これを保持用とする方式のため、チップ厚が薄くなっても、あるいは同じ口径でも切削歪みによるウェーハの反りの影響を受けることなく装置内搬送が可能である。 Paste the adhesive sheet to a flat ring, for schemes to holding this chip thickness even becomes thin, or even possible device conveyed without being affected by the warp of the wafer by cutting the distortion at the same caliber it is. また、チップ厚が薄くなると溝の下に残存されるウェーハが厚くなるので、この点からも搬送時のウェーハ破損等を低減できる。 Further, since the wafer to be remaining under the groove when the chip thickness decreases is increased, thereby reducing the wafer damage during transportation from this point. これにより下表2のような効果が得られる。 Thus effects such as Table 2 can be obtained. 但し、ウェーハの直径が8インチで、チップの厚さを100μmに仕上げる場合のものである。 However, the diameter of the wafers 8 inches and one where finishing thickness of the chip to 100 [mu] m.

【0039】 [0039]

【表2】 [Table 2] この表2のデータから明らかなように、この発明はウェーハの大口径化に有効であり、今後展開されるウェーハの12インチ化、または16インチ化への対応が容易になる。 As is apparent from the data of Table 2, the present invention is effective for large-diameter wafers, corresponding it becomes easy to 12 inches of, or 16 inches of wafers to be expanded in the future.

【0040】(3)表面保護テープを一枚しか使用しないため、従来の方法に比して材料費と加工費を60%程度削減でき、製造コストの低減が図れる。 [0040] (3) Since only one of the surface protection tape is not used, the conventional material cost compared to the method processing costs to be reduced approximately 60%, the manufacturing cost can be reduced. (4)フルカット方式の場合、シートまで切り込むため、ブレードの切れ味の低下及びダイシング中のチップの飛散が生ずるため、一般的に80〜120mm/se (4) for full-cut method, since the cut to the sheet, since the scattering of chips in the reduction and dicing of sharpness of the blade occurs, typically 80 to 120 mm / se
cであるが、この発明の方法では200mm/secまで可能である。 Is a c, in the method of the present invention can be up to 200 mm / sec. これによって、ダイシングスピードの向上が図れ、10%程度の加工費の低減が図れる。 Thus, improvement in dicing speed Hakare, can be reduced of about 10% processing cost.

【0041】(5)ウェーハを分割するために、ダイシングシートまで切り込む必要がなく、且つ裏面研削用の砥石で研削して分割するため、裏面チッピングの大きさが従来の15μm程度から4μm程度へと小さくなり、 [0041] (5) in order to divide the wafer, it is not necessary to cut up the dicing sheet, and for dividing by grinding with grinding wheel for grinding a back surface, the size of the backside chipping to 4μm order of about conventional 15μm It becomes smaller,
抗折応力値も45Kgf/mm 2と向上する。 Transverse stress value is also improved as 45 kgf / mm 2.

【0042】なお、この発明は上述した第1,第2の実施の形態に限定されるものではなく、要旨を逸脱しない範囲で種々変形して実施可能である。 [0042] The first mentioned above this invention is not limited to the second embodiment can be implemented in various modifications without departing from the scope. 例えば、溝の形成時にウェーハ21をダイシング用チャックテーブル23 For example, for dicing the wafer 21 during the formation of the grooves the chuck table 23
に固着したが、従来の方法と同様にフラットリングを粘着性のシートに貼り付けた状態で、ウェーハをダイシング用チャックテーブルに固定するようにしても良い。 Was fixed to the likewise flat ring and a conventional method in a state of being attached to the adhesive sheet, it may be fixed to the wafer on the chuck table for dicing. あるいは、平板にウェーハを固定したり、平板に粘着性のシートを用いてウェーハを固着した状態で溝を形成しても良い。 Alternatively, or to fix the wafer to a flat plate, it may be formed a groove in a state of fixing a wafer using a flat sticky sheet.

【0043】また、ウェーハ21のパターン形成面21 [0043] In addition, the pattern of the wafer 21 forming surface 21
´を粘着性のシート(表面保護テープ26)に貼り付けるようにしたが、ウェーハ21のパターン形成面21´ 'Was to paste the adhesive sheet (surface protection tape 26), but the pattern forming face of the wafer 21 21'
と粘着性のシートとの間に極薄のフィルムを介在させても良い。 A film of ultra-thin may be interposed between the adhesive sheet and. 例えば、ウェーハのパターン形成面にシリテクト−IIと呼ばれる液体をスプレーで吹き付けて被膜を形成した後、粘着性のシートを貼り付ける。 For example, after forming a coating liquid called Shiritekuto -II the pattern forming face of the wafer by spraying with a spray, paste sticky sheet. あるいは、平板上に両面あるいは片面の粘着テープを貼り付け、その上にウェーハを固着するようにしても良い。 Alternatively, paste the both sides or one side of the adhesive tape on a flat plate, it may be secured to the wafer thereon.

【0044】更に、チップを表面保護テープから剥離するためにピックアップニードルを用いたが、ピックアップニードルの代わりにチップ裏面をバキュームで吸着し、表面保護テープから剥離するようにしても良い。 [0044] Furthermore, although using the pickup needle to peel the chip from the surface protection tape, to adsorb the back surface of the chip by vacuum instead of the pickup needle may be peeled from the surface protection tape.

【0045】 [0045]

【発明の効果】以上説明したように、この発明によれば、薄厚研削時や搬送時のウェーハの割れを抑制できるウェーハの分割方法及び半導体装置の製造方法が得られる。 As described in the foregoing, according to the invention, a method of manufacturing division method and a semiconductor device wafer which can suppress the cracking of the wafer during thin grinding or during transport is obtained. また、製造工程とコストの削減が図れるウェーハの分割方法及び半導体装置の製造方法が得られる。 A method of manufacturing a split method and a semiconductor device wafers attained a reduction in manufacturing steps and cost can be obtained. 更に、 In addition,
ウェーハの裏面側のチッピングを小さくでき、チップの抗折応力の低下を抑制できるウェーハの分割方法及び半導体装置の製造方法が得られる。 The back side of the chipping of the wafer can be reduced, the manufacturing method of the division method and a semiconductor device wafer which can suppress a reduction in bending stress of the chip can be obtained.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】この発明の第1の実施の形態に係る半導体装置の製造方法について説明するためのもので、ダイシングラインに沿ってウェーハに溝を形成する工程を示す図。 [1] for the purpose of describing a method for manufacturing a semiconductor device according to a first embodiment of the present invention, it illustrates a process of forming a trench in the wafer along the dicing line.

【図2】この発明の第1の実施の形態に係る半導体装置の製造方法について説明するためのもので、ウェーハに表面保護テープを貼り付ける工程を示す図。 [2] the first intended for a method for manufacturing a semiconductor device according to the embodiment, shows the step of attaching a surface protective tape to the wafer of the present invention.

【図3】この発明の第1の実施の形態に係る半導体装置の製造方法について説明するためのもので、ウェーハ裏面の研削及び研磨工程(分割工程)を示す図。 [3] for the purpose of describing a method for manufacturing a semiconductor device according to a first embodiment of the present invention, shows a wafer back surface grinding and polishing steps (dividing step).

【図4】この発明の第1の実施の形態に係る半導体装置の製造方法について説明するためのもので、分離したチップをピックアップする工程を示す図。 [4] for the purpose of describing a method for manufacturing a semiconductor device according to a first embodiment of the present invention, it illustrates a process of picking up the separated chips.

【図5】この発明の第1の実施の形態に係る半導体装置の製造方法について説明するためのもので、ダイボンディング工程を示す図。 [5] for the purpose of describing a method for manufacturing a semiconductor device according to a first embodiment of the present invention, it shows a die bonding step.

【図6】この発明の第1の実施の形態に係る半導体装置の製造方法について説明するためのもので、外囲器に封止する工程を示す図。 [6] for the purpose of describing a method for manufacturing a semiconductor device according to a first embodiment of the present invention, it shows the step of sealing the envelope.

【図7】従来とこの発明の方法でウェーハを個々のチップに分離した時の研削面の拡大図。 Figure 7 is an enlarged view of the grinding surface when separating the wafer into individual chips by a conventional method and the present invention.

【図8】この発明の第2の実施の形態に係る半導体装置の製造方法について説明するためのもので、この発明をLOCパッケージに適用した時の半導体装置の断面図。 [8] for the purpose of describing a method for manufacturing a semiconductor device according to a second embodiment of the present invention, cross-sectional view of a semiconductor device when the invention is applied to the LOC package.

【図9】従来の半導体装置の製造方法について説明するためのもので、ウェーハの表面保護テープを貼り付ける工程を示す図。 [9] for the purpose of describing a method of manufacturing the conventional semiconductor device, it shows the step of attaching the surface protection tape of the wafer.

【図10】従来の半導体装置の製造方法について説明するためのもので、ウェーハの裏面の研削及び研磨工程を示す図。 [10] for the purpose of describing a method of manufacturing the conventional semiconductor device, it shows the back side of the grinding and polishing process of the wafer.

【図11】従来の半導体装置の製造方法について説明するためのもので、表面保護テープを剥がす工程を示す図。 [11] for the purpose of describing a method of manufacturing the conventional semiconductor device, it shows the step of peeling the surface protection tape.

【図12】従来の半導体装置の製造方法について説明するためのもので、ウェーハを固定用シートに固着する工程を示す図。 [12] for the purpose of describing a method of manufacturing the conventional semiconductor device, shows a process for fixing the wafer to the fixing sheet.

【図13】従来の半導体装置の製造方法について説明するためのもので、ウェーハのダイシング工程を示す図。 [13] for the purpose of describing a method of manufacturing the conventional semiconductor device, it shows a wafer dicing process.

【図14】従来の半導体装置の製造方法について説明するためのもので、分離したチップをピックアップする工程を示す図。 [14] for the purpose of describing a method of manufacturing the conventional semiconductor device, it shows the process of picking up the separated chips.

【図15】従来の半導体装置の製造方法について説明するためのもので、ダイボンディング工程を示す図。 [15] The present method for explaining the manufacturing of a conventional semiconductor device, shows the die bonding step.

【符号の説明】 DESCRIPTION OF SYMBOLS

21…ウェーハ、21´…パターン形成面、22…溝、 21 ... wafer, 21 '... pattern formation surface, 22 ... groove,
23…ダイシング用チャックテーブル、24…ダイシング用ブレード、25…フラットリング、26…表面保護テープ(粘着性のシート)、27…裏面研削用チャックテーブル、28…裏面研削用砥石、29…チップ、30 23 ... chuck table for dicing, 24 ... dicing blade, 25 ... flat ring, 26 ... surface protection tape (adhesive sheet), 27 ... rear surface for grinding chuck table, 28 ... rear surface grinding stone, 29 ... chips, 30
…ピックアップニードル、31…アイランド、32…ダイボンディング用接着剤、33…樹脂パッケージまたはセラミックパッケージ(外囲器)、34…リードフレーム、35…ボンディングワイヤ、36…接着テープ、3 ... pickup needle 31 ... Island, 32 ... die bonding adhesive, 33 ... resin package or a ceramic package (envelope), 34 ... lead frames, 35 ... bonding wire, 36 ... adhesive tape, 3
7…リード。 7 ... lead.

フロントページの続き (51)Int.Cl. 6識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/78 A (72)発明者 徳渕 圭介 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝多摩川工場内 Of the front page Continued (51) Int.Cl. 6 identification symbol Agency in the docket number FI technology display location H01L 21/78 A (72) inventor Tokunofuchi Keisuke Kawasaki-shi, Kanagawa-ku, Saiwai Komukaitoshiba-cho, address 1 Co., Ltd. Toshiba Tama River in the factory

Claims (6)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 半導体素子が形成されたウェーハのダイシングラインに沿って上記半導体素子の形成面側から所定の深さの溝を形成する工程と、上記ウェーハにおける半導体素子の形成面上に保持用のシートを貼り付ける工程と、上記ウェーハの裏面を上記溝に達するまで研削及び研磨し、ウェーハを個々のチップに分離する工程とを具備することを特徴とするウェーハの分割方法。 1. A forming a groove of a predetermined depth from the forming surface side of the semiconductor element along the wafer dicing line in which a semiconductor element is formed, for holding onto forming surface of the semiconductor device in the wafer a step of attaching the sheet, the back surface of the wafer is ground and polished until reaching the grooves, the wafer dividing method characterized by comprising the step of separating the wafer into individual chips.
  2. 【請求項2】 ウェーハの主表面に半導体素子を形成する工程と、ダイシングラインに沿って上記ウェーハの主表面側から所定の深さの溝を形成する工程と、上記ウェーハの主表面上に粘着性のシートを貼り付ける工程と、 Forming a semiconductor element on 2. A main surface of the wafer, a step along a dicing line to form a groove of a predetermined depth from the main surface side of the wafer, the adhesive on the major surface of the wafer and the step of attaching the sex of the sheet,
    上記ウェーハの裏面を上記溝に達するまで研削及び研磨し、ウェーハを個々のチップに分離する工程と、分離した各チップを上記粘着性のシートから剥離して外囲器に封止する工程とを具備することを特徴とする半導体装置の製造方法。 The back surface of the wafer is ground and polished until reaching the groove, and separating the wafer into individual chips, each chip separated and the step of sealing the envelope by peeling from the adhesive sheet method of manufacturing a semiconductor device characterized by comprising.
  3. 【請求項3】 前記分離した各チップを前記粘着性のシートから剥離して外囲器に封止する工程は、ピックアップニードルを前記粘着性のシートを介して前記チップの主表面に当てて押圧することにより前記チップを粘着性のシートから剥離し、チップ毎に外囲器に封止するものであることを特徴とする請求項2に記載の半導体装置の製造方法。 3. A step of sealing the envelope by peeling the respective chips the separation from the adhesive sheet is pressed pickup needle against the major surface of the chip through the adhesive sheet the method of manufacturing a semiconductor device according to claim 2, peeling the chip from the adhesive sheet, and characterized in that for sealing the envelope for each chip by.
  4. 【請求項4】 前記分離した各チップを前記粘着性のシートから剥離して外囲器に封止する工程は、前記粘着性のシートから剥離したチップをリードフレームのアイランドにマウントし、上記リードフレームのインナーリード部と前記チップの各パッドとをワイヤボンディングした後、外囲器に封止するものであることを特徴とする請求項2または3に記載の半導体装置の製造方法。 4. A step of sealing the envelope by peeling the respective chips the separation from the adhesive sheet mounts the detached chip from the adhesive sheet to the island of the lead frame, the lead after the pads of the chip and inner lead portions of the frame wire bonding method of manufacturing a semiconductor device according to claim 2 or 3, characterized in that to seal the envelope.
  5. 【請求項5】 前記分離した各チップを前記粘着性のシートから剥離して外囲器に封止する工程は、前記粘着性のシートから剥離したチップの主表面上にリードの一端を接着し、上記リードと前記チップの各パッドとをワイヤボンディングした後、外囲器に封止するものであることを特徴とする請求項2または3に記載の半導体装置の製造方法。 5. A step of sealing each chip was the separation into the envelope by peeling from the adhesive sheet is adhered to lead one end on the main surface of the chip was peeled from the adhesive sheet after the pads of the lead and the chip to wire bonding, a method of manufacturing a semiconductor device according to claim 2 or 3, characterized in that to seal the envelope.
  6. 【請求項6】 前記チップの主表面とリードとの間に介在される接着テープを更に備え、前記接着テープの厚さは、前記ウェーハの裏面の研削及び研磨工程で発生するシリコン屑よりも厚いことを特徴とする請求項5に記載の半導体装置の製造方法。 6. further comprising an adhesive tape interposed between the main surface and the leads of the chip, the thickness of the adhesive tape is thicker than the silicon dust generated in the back surface grinding and polishing steps of the wafer the method of manufacturing a semiconductor device according to claim 5, characterized in that.
JP1603796A 1996-01-31 1996-01-31 Method of splitting wafer and method of manufacturing semiconductor device Pending JPH09213662A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1603796A JPH09213662A (en) 1996-01-31 1996-01-31 Method of splitting wafer and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1603796A JPH09213662A (en) 1996-01-31 1996-01-31 Method of splitting wafer and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH09213662A true true JPH09213662A (en) 1997-08-15

Family

ID=11905392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1603796A Pending JPH09213662A (en) 1996-01-31 1996-01-31 Method of splitting wafer and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH09213662A (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1026735A2 (en) 1999-02-03 2000-08-09 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6159428A (en) * 1996-10-31 2000-12-12 Nkk Corporation Structure of gasified and melting furnace
US6184109B1 (en) 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6320269B1 (en) * 1999-05-03 2001-11-20 Taiwan Semiconductor Manufacturing Company Method for preparing a semiconductor wafer to receive a protective tape
JP2001345300A (en) * 2000-05-31 2001-12-14 Disco Abrasive Syst Ltd Semiconductor wafer machining body and machining apparatus comprising chuck table for holding semiconductor wafer machining body
US6337258B1 (en) 1999-07-22 2002-01-08 Kabushiki Kaisha Toshiba Method of dividing a wafer
US6569343B1 (en) 1999-07-02 2003-05-27 Canon Kabushiki Kaisha Method for producing liquid discharge head, liquid discharge head, head cartridge, liquid discharging recording apparatus, method for producing silicon plate and silicon plate
WO2003060974A1 (en) * 2002-01-11 2003-07-24 Disco Corporation Semiconductor wafer protective member and semiconductor wafer grinding method
US6656820B2 (en) 2000-11-08 2003-12-02 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device having a reliable thinning step
JP2005285824A (en) * 2004-03-26 2005-10-13 Sharp Corp Process for manufacturing semiconductor chip, and process for manufacturing semiconductor device
JP2007143192A (en) * 2004-03-15 2007-06-07 Matsushita Electric Ind Co Ltd Method of manufacturing surface acoustic wave device
JP2008120014A (en) * 2006-11-14 2008-05-29 Toshiba Corp Surface protective tape and method of manufacturing semiconductor device using it
JP2010068009A (en) * 2002-03-12 2010-03-25 Hamamatsu Photonics Kk Method for manufacturing semiconductor chip
US8283595B2 (en) 2000-09-13 2012-10-09 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8865566B2 (en) 2002-12-03 2014-10-21 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate
US8969752B2 (en) 2003-03-12 2015-03-03 Hamamatsu Photonics K.K. Laser processing method

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159428A (en) * 1996-10-31 2000-12-12 Nkk Corporation Structure of gasified and melting furnace
US6184109B1 (en) 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
EP1026735A2 (en) 1999-02-03 2000-08-09 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6320269B1 (en) * 1999-05-03 2001-11-20 Taiwan Semiconductor Manufacturing Company Method for preparing a semiconductor wafer to receive a protective tape
US6569343B1 (en) 1999-07-02 2003-05-27 Canon Kabushiki Kaisha Method for producing liquid discharge head, liquid discharge head, head cartridge, liquid discharging recording apparatus, method for producing silicon plate and silicon plate
US6337258B1 (en) 1999-07-22 2002-01-08 Kabushiki Kaisha Toshiba Method of dividing a wafer
US6656819B1 (en) 1999-11-30 2003-12-02 Lintec Corporation Process for producing semiconductor device
JP2001345300A (en) * 2000-05-31 2001-12-14 Disco Abrasive Syst Ltd Semiconductor wafer machining body and machining apparatus comprising chuck table for holding semiconductor wafer machining body
US8283595B2 (en) 2000-09-13 2012-10-09 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US9837315B2 (en) 2000-09-13 2017-12-05 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8946589B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Method of cutting a substrate, method of cutting a wafer-like object, and method of manufacturing a semiconductor device
US8937264B2 (en) 2000-09-13 2015-01-20 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US6656820B2 (en) 2000-11-08 2003-12-02 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device having a reliable thinning step
WO2003060974A1 (en) * 2002-01-11 2003-07-24 Disco Corporation Semiconductor wafer protective member and semiconductor wafer grinding method
US9142458B2 (en) 2002-03-12 2015-09-22 Hamamatsu Photonics K.K. Substrate dividing method
US9548246B2 (en) 2002-03-12 2017-01-17 Hamamatsu Photonics K.K. Substrate dividing method
JP2010068009A (en) * 2002-03-12 2010-03-25 Hamamatsu Photonics Kk Method for manufacturing semiconductor chip
US9543207B2 (en) 2002-03-12 2017-01-10 Hamamatsu Photonics K.K. Substrate dividing method
US8889525B2 (en) 2002-03-12 2014-11-18 Hamamatsu Photonics K.K. Substrate dividing method
US9553023B2 (en) 2002-03-12 2017-01-24 Hamamatsu Photonics K.K. Substrate dividing method
US9711405B2 (en) 2002-03-12 2017-07-18 Hamamatsu Photonics K.K. Substrate dividing method
US9543256B2 (en) 2002-03-12 2017-01-10 Hamamatsu Photonics K.K. Substrate dividing method
US10068801B2 (en) 2002-03-12 2018-09-04 Hamamatsu Photonics K.K. Substrate dividing method
US9287177B2 (en) 2002-03-12 2016-03-15 Hamamatsu Photonics K.K. Substrate dividing method
US8865566B2 (en) 2002-12-03 2014-10-21 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate
US8969752B2 (en) 2003-03-12 2015-03-03 Hamamatsu Photonics K.K. Laser processing method
JP4492623B2 (en) * 2004-03-15 2010-06-30 パナソニック株式会社 Method of manufacturing a surface acoustic wave device
JP2007143192A (en) * 2004-03-15 2007-06-07 Matsushita Electric Ind Co Ltd Method of manufacturing surface acoustic wave device
JP2005285824A (en) * 2004-03-26 2005-10-13 Sharp Corp Process for manufacturing semiconductor chip, and process for manufacturing semiconductor device
JP4515129B2 (en) * 2004-03-26 2010-07-28 シャープ株式会社 A method of manufacturing a semiconductor device
JP2008120014A (en) * 2006-11-14 2008-05-29 Toshiba Corp Surface protective tape and method of manufacturing semiconductor device using it

Similar Documents

Publication Publication Date Title
US4664739A (en) Removal of semiconductor wafers from dicing film
US6551906B2 (en) Method of fabricating semiconductor device
US7122447B2 (en) Fabrication method of semiconductor circuit device
US5266528A (en) Method of dicing semiconductor wafer with diamond and resin blades
US6074896A (en) Method of processing semiconductor material wafers and method of forming flip chips and semiconductor chips
US5476566A (en) Method for thinning a semiconductor wafer
US6896760B1 (en) Fabrication of stacked microelectronic devices
US6399464B1 (en) Packaging die preparation
US20050003636A1 (en) Manufacturing method of semiconductor device
US6589855B2 (en) Methods of processing semiconductor wafer and producing IC card, and carrier
US20030129809A1 (en) Wafer splitting method using cleavage
US20020037631A1 (en) Method for manufacturing semiconductor devices
US20040009650A1 (en) Dicing tape attaching unit that can attach pre-cut dicing tape and general dicing tape to wafer and in-line system having the dicing tape attaching unit
US6337258B1 (en) Method of dividing a wafer
US20050179127A1 (en) Stack MCP and manufacturing method thereof
US20030134490A1 (en) Method of fabricating semiconductor device on semiconductor wafer
JPH11204551A (en) Manufacture of semiconductor device
US20020086137A1 (en) Method of reducing wafer stress by laser ablation of streets
US20050229370A1 (en) Dicing tape applying apparatus and back-grinding/dicing tape applying system
US6184109B1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
US20100009519A1 (en) Method of thinning a semiconductor wafer
US6294439B1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
US6916686B2 (en) Method of manufacturing a semiconductor device
US20020166625A1 (en) Using backgrind wafer tape to enable wafer mounting of bumped wafers
US6046073A (en) Process for producing very thin semiconductor chips