JP3803214B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP3803214B2
JP3803214B2 JP25758999A JP25758999A JP3803214B2 JP 3803214 B2 JP3803214 B2 JP 3803214B2 JP 25758999 A JP25758999 A JP 25758999A JP 25758999 A JP25758999 A JP 25758999A JP 3803214 B2 JP3803214 B2 JP 3803214B2
Authority
JP
Japan
Prior art keywords
resin layer
wafer
semiconductor substrate
back surface
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25758999A
Other languages
Japanese (ja)
Other versions
JP2001085453A (en
Inventor
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP25758999A priority Critical patent/JP3803214B2/en
Priority to US09/830,092 priority patent/US7129110B1/en
Priority to EP00953542A priority patent/EP1154474A4/en
Priority to PCT/JP2000/005596 priority patent/WO2001015223A1/en
Priority to KR1020017004814A priority patent/KR100699649B1/en
Publication of JP2001085453A publication Critical patent/JP2001085453A/en
Application granted granted Critical
Publication of JP3803214B2 publication Critical patent/JP3803214B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
この発明は、薄型の半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体チップの薄型化のために、素子および配線などの形成が完了した半導体ウエハ(以下、単に「ウエハ」という。)の裏面側を研削する裏面研削工程が、従来から行われている。この裏面研削工程は、一般には、ウエハの表面に軟質性の保護フィルムを貼り付け、この保護フィルムを介してウエハを砥石に押し付け、その状態でウエハを回転させることによって、行われてきた。
【0003】
しかし、ウエハから個々のチップを切り出すための切り出し工程ではウエハがロボットでハンドリングされ、また、切り出されたチップをリードフレームにマウントする工程においてはチップがロボットでハンドリングされるから、過度に薄型化を追求すれば、ハンドリング時におけるウエハやチップの破損につながり、歩留まりが低下する。とくに、ウエハが大口径化してきた今日では、裏面研削により薄型化されたウエハは、容易に破損してしまうおそれがある。
【0004】
このような問題を解決するために、たとえば、特開平11−150090号公報には、ウエハの表面に突起電極群を形成した後に、このウエハ表面に樹脂膜を形成し、この樹脂膜を保護強化板として用いることが提案されている。この公開公報の半導体装置の製造方法では、樹脂膜の形成後にウエハの裏面研削が行われ、さらに、樹脂膜の表層部分がエッチングにより除去されることによって突起電極群が露出させられるようになっている。その後は、スクライブラインに沿って樹脂膜が除去され、さらに、保護膜としての窒化膜が突起電極を回避した領域に形成され、その後に、スクライブラインに沿ってウエハが切断されて、個々のチップが切り出されるようになっている。
【0005】
この方法では、裏面研削後のウエハは樹脂膜により強化されており、また、個々のチップも樹脂膜により強化されている。そして、外部電極となる突起電極が当該樹脂膜に埋設された構造となっている。これにより、ウエハおよびチップを、これらの破損を生じさせることなく良好にハンドリングでき、かつ、ワイヤボンディングなどを用いて外部端子を引き出す構成に比較して、半導体装置を著しく薄型化できる。
【0006】
【発明が解決しようとする課題】
しかし、上述の先行技術の製造方法では、ウエハ表面に樹脂膜を形成してから裏面研削を行うまでの間に、ウエハと樹脂膜との熱膨張/収縮率の相違に起因して、図3に誇張して示すように、ウエハに反りが生じるという問題がある。このような反りが生じたウエハを平坦な砥石で研削すると、ウエハの中心領域と周縁領域とで研削後のウエハの厚さに相違が生じるから、均一な厚さの半導体チップを得ることができなくなるばかりでなく、ウエハの中心領域から切り出された半導体チップは所期の薄さまで薄型化されていないおそれがある。
【0007】
そこで、この発明の目的は、上述の技術的課題を解決し、半導体基板の反りを防ぐことによって、半導体基板の裏面研削処理を良好に行うことができるようにし、これにより、薄型の半導体装置の製造を良好に行うことができる半導体装置の製造方法を提供することである。
【0008】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項1記載の発明は、半導体基板の表面に表面樹脂層を形成する工程と、前記半導体基板の裏面に裏面樹脂層を形成する工程と、前記表面樹脂層および裏面樹脂層が形成された半導体基板に対して、前記裏面樹脂層を研磨または研削して除去し、さらに、前記裏面樹脂層が除去された半導体基板の裏面側を研磨または研削することによって、前記半導体基板を薄型化する裏面研削工程とを含むことを特徴とする半導体装置の製造方法である。
【0009】
なお、表面樹脂層と裏面樹脂層とは、いずれが先に形成されてもよく、同時に形成されてもよい。ただし、表面樹脂層と裏面樹脂層とは、半導体基板の反りが問題とならない程度の短時間の時間間隔で形成されるか、または、表面樹脂層と裏面樹脂層との形成の間に半導体基板の反りが生じないように、いずれか一方の樹脂層のみが形成された半導体基板は、他方の樹脂層が形成されるまでの間、半導体基板に大きな反りが生じることのないように温度管理された環境におかれることが好ましい。
【0010】
請求項1の発明によれば、半導体基板の表面および裏面の両方に樹脂層が形成されるので、半導体基板の表裏面において、熱膨張/収縮が等しく生じる。そのため、半導体基板の裏面研削の際に、半導体基板に不所望な反りが生じているおそれがないから、この裏面研削処理を良好に行うことができ、半導体基板の中央領域および周辺領域のいずれにおいても、半導体基板を均一に薄型化できる。これにより、薄型の半導体装置の製造を良好に行うことができる。
【0011】
請求項2記載の発明は、前記裏面研削工程の後に、前記半導体基板を切断ラインに沿って切断することにより、半導体装置の個片を切り出す切り出し工程をさらに含むことを特徴とする請求項1記載の半導体装置の製造方法である。
この発明によれば、薄型化された半導体基板から複数の半導体装置の個片が切り出されるが、半導体基板はいたるところで均一に薄型化されているので、均一な厚さの薄型半導体装置個片を得ることができる。
【0012】
なお、前記半導体基板の表面に突起電極を形成する電極形成工程と、突起電極を表面樹脂層から露出させるために、この表面樹脂層を研磨または研削する表面研削工程とをさらに含んでいてもよい。この場合に、裏面研削工程と表面研削工程とは、いずれが先に行われてもよい。また、前記切り出し工程は、表面研削工程および裏面研削工程を経た半導体基板に対して行われることになる。
【0013】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明の一実施形態にかかる半導体装置の製造方法を工程順に示す図解的な断面図である。図1の半導体ウエハW(以下、単に「ウエハW」という。)は、種々の素子形成工程および配線形成工程などを経ていて、活性表層領域側の面である表面1は窒化膜などからなる保護膜(パッシベーション膜)で覆われている。そして、この保護膜からは、外部との電気接続のためのパッドが露出させられている。
【0014】
このパッド上に、図1(a)に示すように、たとえば、金(Au)からなる複数の突起電極Tが形成される(電極形成工程)。この突起電極Tは、たとえば、電解めっきにより形成され、その保護膜表面からの高さは、たとえば、50μm程度とされることが好ましい。突起電極Tは、円柱状または四角柱状などの柱状のものであることが好ましい。その材料としては、金のほかにも、半田などを適用することができる。
【0015】
突起電極Tの形成の後には、図1(b)に示すように、半導体ウエハWの表面1のほぼ全面に、保護樹脂層3(表面樹脂層)が形成される。この保護樹脂層3は、たとえば、エポキシ樹脂などからなり、たとえば、スクリーン印刷法によって形成される。そして、この保護樹脂層3は、突起電極Tを埋没させることができる厚さで形成されることが好ましい。具体的には、保護樹脂層3の厚みは、100μm程度とされることが好ましく、これにより、後述の表面研削処理の後にも、裏面研削処理を経たウエハWを補強する機能を十分に発揮することができる。
【0016】
保護樹脂層3の形成の後には、図1(c)に示すように、ウエハWの裏面2のほぼ全面に、裏面樹脂層4が形成される。この裏面樹脂層4は、保護樹脂層3と同じ材料からなっていることが好ましく、また、保護樹脂層3とほぼ同じ厚さに形成されることが好ましい。この裏面樹脂層4は、保護樹脂層3と同様な形成方法で形成することができる。
保護樹脂層3の形成工程と裏面樹脂層4の形成工程とは、ウエハWに大きな反りが生じるほどの温度変化が生じないように相次いで行われるか、または、同時に行われることが好ましい。もしも、保護樹脂層3の形成工程の後、相当の時間をおいて裏面樹脂層4の形成工程を行う必要がある場合には、保護樹脂層3の形成後のウエハWは、保護樹脂層3とウエハWとの熱膨張/収縮率の差に起因する反りが生じないように温度管理された環境におかれることが好ましい。
【0017】
ウエハWの裏面2に裏面樹脂層4が形成された後には、図1(d)に示すように、たとえばグラインダーを用いて、半導体ウエハWの表面1側が研削される(表面研削工程)。正確には、保護樹脂層3の表面が研削されて、すべての突起電極Tの頭部が露出させられ、突起電極Tが露出した後は、保護樹脂層3および突起電極Tの両方の研削が同時進行する。この表面研削処理は、たとえば、保護樹脂層3の層厚t3がたとえば、40μm程度になるまで行われる。この表面研削処理の後には、保護樹脂層3の表面と突起電極Tの頂面とは面一になる。この表面研削工程においては、ウエハWの裏面が、たとえば、真空チャック装置などによって保持されなければならないが、このとき、ウエハWの裏面2は裏面樹脂層4で保護される。
【0018】
さらに、図1(e)に示すように、同じく、たとえばグラインダーを用いて、裏面研削工程が行われる。すなわち、裏面樹脂層4が研削されて除去され、さらに連続して、半導体ウエハWの裏面2が研削される。これにより、ウエハWは、所定の厚さtw(たとえば、twは、100μmの範囲)にまで薄型化される。この裏面研削工程の際には、半導体ウエハWの表面1は、保護樹脂層3により保護されているので、保護フィルムなどを用いる必要はない。
【0019】
この後は、図1(f)に示すように、スクライブライン(切断ライン)に沿って、ダイシングソー5で保護樹脂層およびウエハWが切断され、図2に斜視図を示す半導体チップCの個片が複数個切り出される(切り出し工程)。
裏面研削工程および表面研削工程では、ウエハWの表面1に形成された保護樹脂層3によりウエハWの全体が補強されている。したがって、ウエハWの破損を生じることなく、ウエハWの研削を良好に行えるから、ウエハWの薄型化を有利に行える。
【0020】
また、切り出し工程の前におけるウエハWのハンドリングの際や、ダイシングソー5によりウエハWを切断する際にも、保護樹脂層3がウエハWを補強しているから、ウエハWや半導体チップCの破損が生じるおそれがない。したがって、ウエハWを所望の厚さに薄型化することができ、これにより、半導体チップCの薄型化に貢献することができる。
そして、図2に示す半導体チップCの最終形態においては、保護樹脂層3は、ウエハWの表面1(活性表面)を保護しており、かつ、この保護樹脂層3から突起電極Tの頂面が露出しているので、この半導体チップCのさらなるパッケージングは不要である。したがって、極めて薄型化された半導体パッケージを得ることができる。
【0021】
以上のようにこの実施形態によれば、ウエハWの表面1には保護樹脂層3が形成され、裏面2には裏面樹脂層4が形成されるので、ウエハWの表裏で熱膨張/収縮が等しく生じる。そのため、表面研削工程(図1(d))および裏面研削工程(図1(e))の際には、ウエハWに反りが生じていることがないので、保護樹脂層3の研削およびウエハWの裏面2の研削を、ウエハWの各部で均一に行うことができる。これにより、切り出し工程(図1(f))を経て切り出された複数個のチップCは、均一な厚さを有することができる。
【0022】
なお、たとえば、表面研削処理の終了した直後の図1(d)の状態では、ウエハWの表裏面の樹脂層3,4の厚さが異なるが、これに起因して裏面研削処理前のウエハWの反りが問題となる場合には、たとえば、チャックを用いてウエハWの表裏面を保持するようにすればよい。裏面研削処理後には保護樹脂層3は十分に薄膜化されているため、図1(f)の状態ではウエハWに不所望な反りが生じるおそれはない。
【0023】
この発明の一実施形態について説明したが、この発明は、他の形態で実施することも可能である。たとえば、上述の実施形態では、表面研削工程(図1(d))を先に行い、その後に裏面研削工程(図1(e))を行うようにしているが、裏面研削工程を先に行い、その後に表面研削工程を行うようにしてもよい。ただし、保護樹脂層3の研削をウエハWの各部で均一に行うためには、表面研削工程を先に行う方が好ましい。
【0024】
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図1】この発明の一実施形態に係る半導体装置の製造方法を工程順に示す図解的な断面図である。
【図2】前記製造方法により製造された半導体チップの図解的な斜視図である。
【図3】ウエハの表面にのみ樹脂層を形成した場合に生じる反りの問題を説明するための図解図である。
【符号の説明】
T 突起電極
W 半導体ウエハ(半導体基板)
C 半導体チップ
3 保護樹脂層(表面樹脂層)
4 裏面樹脂層
5 ダイシングソー
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a thin semiconductor device.
[0002]
[Prior art]
In order to reduce the thickness of a semiconductor chip, a back grinding process for grinding the back side of a semiconductor wafer (hereinafter simply referred to as “wafer”) on which elements and wirings have been formed has been conventionally performed. This back grinding process has generally been performed by attaching a soft protective film to the surface of the wafer, pressing the wafer against the grindstone via the protective film, and rotating the wafer in that state.
[0003]
However, since the wafer is handled by the robot in the cutting process for cutting individual chips from the wafer, and the chip is handled by the robot in the process of mounting the cut chips on the lead frame, the thickness is excessively reduced. If pursued, it will lead to breakage of wafers and chips during handling, and yield will decrease. In particular, today, when wafers have become large in diameter, wafers that have been thinned by backside grinding can be easily damaged.
[0004]
In order to solve such a problem, for example, in Japanese Patent Application Laid-Open No. 11-150090, after a bump electrode group is formed on the surface of a wafer, a resin film is formed on the wafer surface, and the resin film is strengthened for protection. It has been proposed to be used as a plate. In the semiconductor device manufacturing method of this publication, the back surface of the wafer is ground after the resin film is formed, and the surface layer portion of the resin film is removed by etching to expose the protruding electrode group. Yes. After that, the resin film is removed along the scribe line, and further, a nitride film as a protective film is formed in a region avoiding the protruding electrode, and then the wafer is cut along the scribe line to obtain individual chips. Is cut out.
[0005]
In this method, the wafer after back grinding is reinforced with a resin film, and individual chips are also reinforced with a resin film. And it has the structure where the projection electrode used as an external electrode was embed | buried under the said resin film. As a result, the wafer and the chip can be handled well without causing such breakage, and the semiconductor device can be significantly reduced in thickness as compared with a configuration in which the external terminals are drawn out using wire bonding or the like.
[0006]
[Problems to be solved by the invention]
However, in the above-described prior art manufacturing method, due to the difference in thermal expansion / contraction rate between the wafer and the resin film between the formation of the resin film on the wafer surface and the back surface grinding, FIG. As shown exaggeratedly, there is a problem that the wafer is warped. When a wafer with such warpage is ground with a flat grindstone, the thickness of the wafer after grinding differs between the central region and the peripheral region of the wafer, so that a semiconductor chip with a uniform thickness can be obtained. In addition to disappearance, the semiconductor chip cut out from the central region of the wafer may not be thinned to the desired thickness.
[0007]
Accordingly, an object of the present invention is to solve the above technical problem and prevent the semiconductor substrate from warping, so that the back surface grinding process of the semiconductor substrate can be performed satisfactorily. It is an object of the present invention to provide a method for manufacturing a semiconductor device that can be manufactured satisfactorily.
[0008]
[Means for Solving the Problems and Effects of the Invention]
The invention according to claim 1 for achieving the above object includes a step of forming a surface resin layer on a surface of a semiconductor substrate, a step of forming a back surface resin layer on the back surface of the semiconductor substrate, the surface resin layer, and For the semiconductor substrate on which the back resin layer is formed, the back resin layer is removed by polishing or grinding, and further, by polishing or grinding the back side of the semiconductor substrate from which the back resin layer has been removed, A method for manufacturing a semiconductor device, comprising: a back grinding step of thinning a semiconductor substrate.
[0009]
Note that either the front surface resin layer or the back surface resin layer may be formed first or simultaneously. However, the front surface resin layer and the rear surface resin layer are formed at a short time interval such that warpage of the semiconductor substrate does not become a problem, or the semiconductor substrate is formed between the front surface resin layer and the rear surface resin layer. The temperature of the semiconductor substrate on which only one of the resin layers is formed is controlled so that no major warpage occurs on the semiconductor substrate until the other resin layer is formed. It is preferable to be placed in a different environment.
[0010]
According to the first aspect of the present invention, since the resin layer is formed on both the front surface and the back surface of the semiconductor substrate, thermal expansion / contraction is equally generated on the front and back surfaces of the semiconductor substrate. Therefore, there is no possibility that undesired warpage has occurred in the semiconductor substrate during the back surface grinding of the semiconductor substrate, so that this back surface grinding process can be performed satisfactorily, in either the central region or the peripheral region of the semiconductor substrate. However, the semiconductor substrate can be uniformly thinned. Thereby, a thin semiconductor device can be manufactured satisfactorily.
[0011]
The invention described in claim 2 further includes a cutting-out step of cutting out the semiconductor device by cutting the semiconductor substrate along a cutting line after the back surface grinding step. This is a method for manufacturing the semiconductor device.
According to the present invention, a plurality of semiconductor device pieces are cut out from a thinned semiconductor substrate. However, since the semiconductor substrate is uniformly thin everywhere, thin semiconductor device pieces having a uniform thickness can be obtained. Obtainable.
[0012]
The semiconductor substrate may further include an electrode forming step for forming a protruding electrode on the surface of the semiconductor substrate, and a surface grinding step for polishing or grinding the surface resin layer in order to expose the protruding electrode from the surface resin layer. . In this case, either the back grinding process or the surface grinding process may be performed first. Further, the cutting process is performed on the semiconductor substrate that has undergone the surface grinding process and the back surface grinding process.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic sectional view showing a method of manufacturing a semiconductor device according to an embodiment of the present invention in the order of steps. The semiconductor wafer W of FIG. 1 (hereinafter simply referred to as “wafer W”) has undergone various element forming steps, wiring forming steps, and the like, and the surface 1 which is the surface on the active surface region side is a protection made of a nitride film or the like It is covered with a film (passivation film). From this protective film, a pad for electrical connection with the outside is exposed.
[0014]
As shown in FIG. 1A, a plurality of protruding electrodes T made of, for example, gold (Au) are formed on this pad (electrode forming step). The protruding electrode T is preferably formed by, for example, electrolytic plating, and the height from the surface of the protective film is preferably about 50 μm, for example. The protruding electrode T is preferably a columnar shape such as a columnar shape or a quadrangular prism shape. As the material, solder or the like can be applied besides gold.
[0015]
After the formation of the protruding electrodes T, a protective resin layer 3 (surface resin layer) is formed on almost the entire surface 1 of the semiconductor wafer W as shown in FIG. The protective resin layer 3 is made of, for example, an epoxy resin, and is formed by, for example, a screen printing method. The protective resin layer 3 is preferably formed with a thickness that allows the protruding electrode T to be buried. Specifically, it is preferable that the thickness of the protective resin layer 3 is about 100 μm, thereby sufficiently exhibiting the function of reinforcing the wafer W that has undergone the back surface grinding process even after the surface grinding process described later. be able to.
[0016]
After the formation of the protective resin layer 3, the back surface resin layer 4 is formed on almost the entire back surface 2 of the wafer W as shown in FIG. The back surface resin layer 4 is preferably made of the same material as the protective resin layer 3, and is preferably formed to have substantially the same thickness as the protective resin layer 3. The back resin layer 4 can be formed by the same formation method as that for the protective resin layer 3.
It is preferable that the formation process of the protective resin layer 3 and the formation process of the back surface resin layer 4 are performed one after another so as not to cause a temperature change that causes a large warp in the wafer W, or simultaneously. If it is necessary to perform the formation process of the back surface resin layer 4 after a considerable time after the formation process of the protection resin layer 3, the wafer W after the formation of the protection resin layer 3 is formed on the protection resin layer 3. It is preferable that the temperature is controlled so that no warpage caused by the difference in thermal expansion / shrinkage between the wafer W and the wafer W occurs.
[0017]
After the back surface resin layer 4 is formed on the back surface 2 of the wafer W, as shown in FIG. 1 (d), the front surface 1 side of the semiconductor wafer W is ground using, for example, a grinder (surface grinding process). Precisely, the surface of the protective resin layer 3 is ground to expose the heads of all the protruding electrodes T. After the protruding electrodes T are exposed, both the protective resin layer 3 and the protruding electrodes T are ground. Progress simultaneously. This surface grinding treatment is performed, for example, until the layer thickness t3 of the protective resin layer 3 becomes about 40 μm, for example. After the surface grinding treatment, the surface of the protective resin layer 3 and the top surface of the protruding electrode T are flush with each other. In this surface grinding step, the back surface of the wafer W must be held by, for example, a vacuum chuck device or the like. At this time, the back surface 2 of the wafer W is protected by the back surface resin layer 4.
[0018]
Further, as shown in FIG. 1 (e), the back grinding process is similarly performed using, for example, a grinder. That is, the back surface resin layer 4 is ground and removed, and the back surface 2 of the semiconductor wafer W is ground continuously. As a result, the wafer W is thinned to a predetermined thickness tw (for example, tw is in the range of 100 μm). In this back grinding process, the front surface 1 of the semiconductor wafer W is protected by the protective resin layer 3, so that it is not necessary to use a protective film or the like.
[0019]
After that, as shown in FIG. 1 (f), along the scribe line (cutting line), the protective resin layer and the wafer W are cut by the dicing saw 5, and the semiconductor chip C shown in a perspective view in FIG. A plurality of pieces are cut out (cutout process).
In the back grinding process and the surface grinding process, the entire wafer W is reinforced by the protective resin layer 3 formed on the front surface 1 of the wafer W. Therefore, since the wafer W can be satisfactorily ground without causing damage to the wafer W, the wafer W can be advantageously thinned.
[0020]
Further, when the wafer W is handled before the cutting process or when the wafer W is cut by the dicing saw 5, the protective resin layer 3 reinforces the wafer W, so that the wafer W or the semiconductor chip C is damaged. There is no risk of occurrence. Therefore, the wafer W can be thinned to a desired thickness, which can contribute to the thinning of the semiconductor chip C.
In the final form of the semiconductor chip C shown in FIG. 2, the protective resin layer 3 protects the surface 1 (active surface) of the wafer W, and the top surface of the protruding electrode T from the protective resin layer 3. Is exposed, no further packaging of the semiconductor chip C is necessary. Therefore, an extremely thin semiconductor package can be obtained.
[0021]
As described above, according to this embodiment, the protective resin layer 3 is formed on the front surface 1 of the wafer W, and the back resin layer 4 is formed on the back surface 2. Equally occurs. Therefore, since the wafer W is not warped during the surface grinding step (FIG. 1 (d)) and the back surface grinding step (FIG. 1 (e)), the grinding of the protective resin layer 3 and the wafer W It is possible to uniformly grind the back surface 2 of each part of the wafer W. Thereby, the plurality of chips C cut out through the cutting step (FIG. 1 (f)) can have a uniform thickness.
[0022]
For example, in the state shown in FIG. 1D immediately after the surface grinding process is finished, the thicknesses of the resin layers 3 and 4 on the front and back surfaces of the wafer W are different. If the warpage of W becomes a problem, for example, the front and back surfaces of the wafer W may be held using a chuck. Since the protective resin layer 3 is sufficiently thinned after the back surface grinding process, there is no possibility that undesired warpage occurs in the wafer W in the state shown in FIG.
[0023]
Although one embodiment of the present invention has been described, the present invention can be implemented in other forms. For example, in the above-described embodiment, the surface grinding step (FIG. 1 (d)) is performed first, and then the back surface grinding step (FIG. 1 (e)) is performed, but the back surface grinding step is performed first. Then, a surface grinding step may be performed. However, in order to uniformly grind the protective resin layer 3 in each part of the wafer W, it is preferable to perform the surface grinding step first.
[0024]
In addition, various modifications can be made within the scope of the matters described in the claims.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a method of manufacturing a semiconductor device according to an embodiment of the present invention in the order of steps.
FIG. 2 is a schematic perspective view of a semiconductor chip manufactured by the manufacturing method.
FIG. 3 is an illustrative view for explaining a problem of warping that occurs when a resin layer is formed only on the surface of a wafer.
[Explanation of symbols]
T Projection electrode W Semiconductor wafer (semiconductor substrate)
C Semiconductor chip 3 Protective resin layer (surface resin layer)
4 Back surface resin layer 5 Dicing saw

Claims (2)

半導体基板の表面に表面樹脂層を形成する工程と、
前記半導体基板の裏面に裏面樹脂層を形成する工程と、
前記表面樹脂層および裏面樹脂層が形成された半導体基板に対して、前記裏面樹脂層を研磨または研削して除去し、さらに、前記裏面樹脂層が除去された半導体基板の裏面側を研磨または研削することによって、前記半導体基板を薄型化する裏面研削工程とを含むことを特徴とする半導体装置の製造方法。
Forming a surface resin layer on the surface of the semiconductor substrate;
Forming a back surface resin layer on the back surface of the semiconductor substrate;
The backside resin layer is polished or ground and removed from the semiconductor substrate on which the topside resin layer and the backside resin layer are formed, and the backside of the semiconductor substrate from which the backside resin layer has been removed is polished or ground. And a back grinding process for thinning the semiconductor substrate.
前記裏面研削工程の後に、前記半導体基板を切断ラインに沿って切断することにより、半導体装置の個片を切り出す切り出し工程をさらに含むことを特徴とする請求項1記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, further comprising a cutting-out step of cutting out the semiconductor device by cutting the semiconductor substrate along a cutting line after the back grinding step.
JP25758999A 1999-08-23 1999-09-10 Manufacturing method of semiconductor device Expired - Fee Related JP3803214B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP25758999A JP3803214B2 (en) 1999-09-10 1999-09-10 Manufacturing method of semiconductor device
US09/830,092 US7129110B1 (en) 1999-08-23 2000-08-22 Semiconductor device and method for manufacturing the same
EP00953542A EP1154474A4 (en) 1999-08-23 2000-08-22 Semiconductor device and method of manufacture thereof
PCT/JP2000/005596 WO2001015223A1 (en) 1999-08-23 2000-08-22 Semiconductor device and method of manufacture thereof
KR1020017004814A KR100699649B1 (en) 1999-08-23 2000-08-22 Semiconductor device and method of manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25758999A JP3803214B2 (en) 1999-09-10 1999-09-10 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2001085453A JP2001085453A (en) 2001-03-30
JP3803214B2 true JP3803214B2 (en) 2006-08-02

Family

ID=17308377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25758999A Expired - Fee Related JP3803214B2 (en) 1999-08-23 1999-09-10 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3803214B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339838B2 (en) 1999-06-07 2002-10-28 ローム株式会社 Semiconductor device and method of manufacturing the same
JP3420748B2 (en) 2000-12-14 2003-06-30 松下電器産業株式会社 Semiconductor device and manufacturing method thereof
EP1289010A1 (en) * 2001-08-29 2003-03-05 United Test Center Inc. Semiconductor device without use of chip carrier and method of making the same
KR100446913B1 (en) * 2001-08-30 2004-09-04 울트라테라 코포레이션 Semiconductor device without use of chip carrier and method for making the same
JP2005191508A (en) 2003-12-05 2005-07-14 Rohm Co Ltd Semiconductor device and manufacturing method for the same
JP6137999B2 (en) * 2013-09-03 2017-05-31 株式会社ディスコ Wafer processing method
JP2017084903A (en) * 2015-10-26 2017-05-18 リンテック株式会社 Method of manufacturing semiconductor device
JP7143182B2 (en) * 2018-10-23 2022-09-28 株式会社ダイセル Semiconductor device manufacturing method and semiconductor device

Also Published As

Publication number Publication date
JP2001085453A (en) 2001-03-30

Similar Documents

Publication Publication Date Title
JP4856328B2 (en) Manufacturing method of semiconductor device
US7427811B2 (en) Semiconductor substrate
US7482695B2 (en) Stack MCP and manufacturing method thereof
KR100699649B1 (en) Semiconductor device and method of manufacture thereof
US6184064B1 (en) Semiconductor die back side surface and method of fabrication
KR100517075B1 (en) Method for manufacturing semiconductor device
TWI284960B (en) Manufacturing method of semiconductor device
US20100314746A1 (en) Semiconductor package and manufacturing method thereof
US20080014719A1 (en) Semiconductor device and manufacturing method for the same
JP4342832B2 (en) Semiconductor device and manufacturing method thereof
JP3803214B2 (en) Manufacturing method of semiconductor device
US7498236B2 (en) Silicon wafer thinning end point method
JP2001060591A (en) Manufacture of semiconductor device
JP2002043356A (en) Semiconductor wafer, semiconductor device and manufacturing method therefor
JP2000228465A (en) Semiconductor device and its manufacture
JP2001060658A (en) Semiconductor device and method of manufacturing the same
US7479455B2 (en) Method for manufacturing semiconductor wafer
JP4107896B2 (en) Semiconductor device and manufacturing method thereof
JPH0837169A (en) Method and apparatus for grinding semiconductor substrate and manufacture of semiconductor device
JP2003124147A (en) Method for manufacturing semiconductor device
US7705432B2 (en) Three dimensional six surface conformal die coating
JP2002120132A (en) Unifying method of thickness of fractionalized semi- conductor chip
JP2890855B2 (en) Manufacturing method of semiconductor chip
JP2003059878A (en) Semiconductor chip and manufacturing method therefor
JP2000195878A (en) Wafer transfer/fixing jig and manufacture of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060502

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees