JP2000195878A - Wafer transfer / fixing jig and semiconductor device manufacturing method - Google Patents

Wafer transfer / fixing jig and semiconductor device manufacturing method

Info

Publication number
JP2000195878A
JP2000195878A JP10366800A JP36680098A JP2000195878A JP 2000195878 A JP2000195878 A JP 2000195878A JP 10366800 A JP10366800 A JP 10366800A JP 36680098 A JP36680098 A JP 36680098A JP 2000195878 A JP2000195878 A JP 2000195878A
Authority
JP
Japan
Prior art keywords
wafer
chip
thin plate
fixing jig
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP10366800A
Other languages
Japanese (ja)
Inventor
Keisuke Tokubuchi
圭介 徳渕
Hideo Numata
英夫 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10366800A priority Critical patent/JP2000195878A/en
Publication of JP2000195878A publication Critical patent/JP2000195878A/en
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の組立工程におけるダイシング、
裏面研削、ダイボンディングの各工程で1つの搬送・固
定治具でまかなえ、且つダイボンディング工程で従来困
難であった薄厚のチップの剥離にも容易に対応できるウ
ェーハ搬送・固定治具及びこれを用いた半導体装置の製
造方法を提供する。 【解決手段】 ウェーハ2と同径以上であり、板厚方向
に複数の孔4が形成された薄板1と、前記薄板の片側に
塗布された粘着材3とを具備するウェーハ搬送・固定治
具を用い、前記粘着材により前記薄板が固着された状態
で、ダイシングラインに沿って半導体素子が形成されて
いる主面に完成時のチップ厚さよりも深い溝6が形成さ
れている前記ウェーハの裏面をこの完成時のチップ厚さ
まで研削及び研磨してこのウェーハを個々のチップに分
離する工程を行い、さらにチップに分離されている前記
ウェーハをダイボンディング装置まで搬送する。
(57) [Summary] Dicing in a semiconductor device assembling process;
A wafer transfer / fixing jig that can be covered by a single transfer / fixing jig in each of the backside grinding and die bonding steps, and can easily cope with peeling of thin chips that was difficult in the die bonding step. To provide a method of manufacturing a semiconductor device. SOLUTION: A wafer transfer / fixing jig comprising a thin plate 1 having a diameter equal to or larger than that of a wafer 2 and having a plurality of holes 4 formed in a plate thickness direction, and an adhesive material 3 applied to one side of the thin plate. In the state where the thin plate is fixed by the adhesive material, a groove 6 deeper than the chip thickness at the time of completion is formed on the main surface where the semiconductor element is formed along the dicing line. Is ground and polished to the chip thickness at the time of completion to separate the wafer into individual chips, and the wafer separated into chips is transported to a die bonding apparatus.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の組立
工程におけるウェーハの固定及びチップ分割後の次工程
へのウェーハ搬送に用いる搬送・固定治具に関し、とく
にダイシング工程を行った後の裏面研削工程及びダイボ
ンディング工程において一貫して使用する搬送・固定治
具を用いた半導体装置の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transfer / fixing jig used for fixing a wafer in a process of assembling a semiconductor device and transferring a wafer to a next process after chip division, and more particularly to backside grinding after a dicing process. The present invention relates to a method for manufacturing a semiconductor device using a transfer / fixing jig used consistently in a process and a die bonding process.

【0002】[0002]

【従来の技術】半導体装置は、通常、設計工程、単結晶
インゴットからウェーハを切り出すウェーハ形成工程、
ウェーハ主面にトランジスタや集積回路などの半導体素
子を形成するウェーハ処理工程、ウェーハから半導体素
子が形成されたチップを分離し、各チップをそれぞれ外
囲器に封止する組立工程及び検査工程などを経て製品が
完成する。従来の半導体装置の組立工程では、裏面研削
工程、ダイシング工程、ダイボンディング工程のそれぞ
れの工程でウェーハの保持にテープを用いている。ここ
で、裏面研削工程は、ウェーハの裏面を研削するため、
半導体素子が形成されたウェーハ主面側を保護するテー
プを貼ってから行う。ダイシング工程は、ダイヤモンド
ブレードにより半導体素子上に形成されたダイシングラ
インを切削しチップの分割を行うために、分割されたチ
ップの飛散防止するため、そして分割されたチップを搬
送するため専用のリングにテープを用いてウェーハを固
定する。
2. Description of the Related Art In general, a semiconductor device usually has a design process, a wafer forming process of cutting a wafer from a single crystal ingot,
A wafer processing step of forming semiconductor elements such as transistors and integrated circuits on the main surface of the wafer, an assembling step and an inspection step of separating chips on which semiconductor elements are formed from the wafer and sealing each chip in an envelope. After that, the product is completed. In a conventional semiconductor device assembly process, a tape is used for holding a wafer in each of a back surface grinding process, a dicing process, and a die bonding process. Here, the back side grinding step is for grinding the back side of the wafer,
This is performed after a tape for protecting the main surface of the wafer on which the semiconductor elements are formed is attached. The dicing process is to cut the dicing line formed on the semiconductor element with a diamond blade to divide the chips, to prevent scattering of the divided chips, and to a dedicated ring to transport the divided chips Secure the wafer with tape.

【0003】従来の半導体装置の組立工程におけるダイ
ボンディングまでの工程は、図14に示される。まず、
(1)ウェーハ処理工程において半導体素子が主面に形
成されたシリコン半導体などのウェーハを用意する。そ
して(2)裏面研削の前段階として半導体素子が形成さ
れているウェーハ主面に保護テープを貼り付ける。次
に、(3)ウェーハの裏面を研削してウェーハをチップ
の厚さにする。その後、(4)ウェーハ主面に貼り付け
た保護テープを剥離する。次に(5)分割されたチップ
の飛散を防止するため及び分割されたチップを搬送する
ために専用のリングが取り付けられたテープにウェーハ
裏面を固定する。そして(6)固定されたウェーハに対
しダイシングを行って個々のチップに分離し、個々のチ
ップはリングに取り付けられたテープに固定する。次に
(7)ダイボンディング装置(ダイボンダー)までウェ
ーハを搬送する。そして(8)分離されたチップは、ダ
イボンディング装置に設けられているピックアップニー
ドルによってテープ裏面を突き上げ、これを貫通してチ
ップ裏面にピックアップニードルを直接接触させ、さら
に持ち上げてチップをテープから引き剥がす。剥がされ
たチップは、コレットで表面を吸着され、その状態でリ
ードフレームのアイランドにマウントされる。そして、
ワイヤボンディングを行って、チップの各パッドとリー
ドフレームのインナリード部とを電気的に接続し、さら
にこれらを外囲器に封止する。
FIG. 14 shows a process up to die bonding in a conventional semiconductor device assembling process. First,
(1) A wafer such as a silicon semiconductor having semiconductor elements formed on a main surface in a wafer processing step is prepared. (2) A protective tape is attached to the main surface of the wafer on which the semiconductor elements are formed before the back surface grinding. Next, (3) the back surface of the wafer is ground to make the wafer into a chip thickness. Thereafter, (4) the protective tape attached to the main surface of the wafer is peeled off. Next, (5) the back surface of the wafer is fixed to a tape to which a dedicated ring is attached to prevent the divided chips from scattering and transport the divided chips. (6) Dicing is performed on the fixed wafer to separate it into individual chips, and the individual chips are fixed to a tape attached to a ring. Next, (7) the wafer is transferred to a die bonding apparatus (die bonder). (8) The separated chip is pushed up on the back surface of the tape by a pickup needle provided in the die bonding apparatus, penetrates through the chip, directly contacts the pickup needle on the back surface of the chip, and is further lifted to peel off the chip from the tape. . The surface of the peeled chip is sucked by a collet and mounted on the island of the lead frame in that state. And
By performing wire bonding, each pad of the chip is electrically connected to the inner lead portion of the lead frame, and these are sealed in an envelope.

【0004】また、先に発明者等が提案した先ダイシン
グ方式(特願平9−197291号)工程の流れは図1
5に示される。先ダイシング方式は、まず、(1)ウェ
ーハ処理工程において半導体素子が主面に形成されたシ
リコン半導体などのウェーハを用意する。そして、
(2)ウェーハの半導体素子が形成された主面側から先
にダイシングで求められる仕上げの厚さ以上の切り込み
を入れる。この切り込みは、ダイシング専用に主面側の
配線パターンに形成しておいたダイシングラインをダイ
シング(切削)する。次に、(3)切り込みを入れたウ
ェーハ主面側に、裏面研削時において半導体素子が形成
されたウェーハ主面を保護するための保護テープを貼り
付ける。(4)保護テープを貼り付けてから、ウェーハ
を裏面側から研削し、ダイシングで入れた切り込み点ま
で研削してチップ分割を行う。(5)この裏面研削で分
割されたチップの集合体であるウェーハは、裏返しの状
態であるため、ウェーハ裏面をフラットリングに取り付
けたダイシングテープに固着させ主面側の保護テープを
引き剥がして貼り替え(転写)を行う。転写では表面保
護テープ付きのままウェーハ裏面側をダイシングテープ
に貼り付けて固定し、最後に表面保護テープを取り去
る。これにより従来のダイシング工程終了後と同一の状
態となる。最終的に、(6)ダイボンディングによりチ
ップをテープから剥離させリードフレームに取り付ける
か、もしくはパッケージにボンディングさせる。
FIG. 1 shows the flow of the dicing method proposed by the inventors (Japanese Patent Application No. 9-197291).
As shown in FIG. In the pre-dicing method, first, a wafer such as a silicon semiconductor having semiconductor elements formed on a main surface in a wafer processing step is prepared. And
(2) The main surface of the wafer, on which the semiconductor elements are formed, is first cut into notches having a thickness equal to or greater than the finishing thickness required by dicing. This notch dices (cuts) a dicing line formed in the wiring pattern on the main surface only for dicing. Next, (3) a protective tape is attached to the cut main surface of the wafer to protect the main surface of the wafer on which the semiconductor elements are formed at the time of grinding the back surface. (4) After attaching the protective tape, the wafer is ground from the rear surface side, and ground to the cut point formed by dicing to perform chip division. (5) Since the wafer, which is an aggregate of chips divided by the back surface grinding, is turned upside down, the back surface of the wafer is fixed to a dicing tape attached to a flat ring, and the protective tape on the main surface side is peeled off. Replacement (transfer) is performed. In the transfer, the back surface of the wafer is adhered and fixed to a dicing tape with the surface protection tape attached, and finally the surface protection tape is removed. This results in the same state as after completion of the conventional dicing process. Finally, (6) the chip is separated from the tape by die bonding and attached to a lead frame or bonded to a package.

【0005】[0005]

【発明が解決しようとする課題】以上説明した半導体装
置の組立工程(裏面研削〜ダイボンディング)で用いる
テープは、チップの保護及び搬送を目的とした間材であ
り、テープ貼り付けや剥離の工程は付帯工程であること
から、このテープ貼付が多いほど製品にかかるコストが
上昇してしまう。また、裏面研削ではチップ飛びを起こ
さない粘着力を必要とし、ダイボンディングでは容易に
テープから剥離できる粘着材が必要でるという相反する
仕様を達成しなければならない。しかし、現行テープで
はこのような相反する要求を満足させることは困難であ
り、保護テープの貼り替えを行わざるを得ないという問
題がある。とくにテープの張り替えでは転写される側と
転写する側で粘着力の差を有する必要があるが、その差
を発生させるためにはUV(紫外線硬化型)テープを用
いるなどしなければならずテープのコストアップにつな
がっている。また、ダイボンディングでは、薄い厚さの
チップをピックアップすることが困難であるという問題
が生じている。本発明は、このような事情によりなされ
たものであり、半導体装置の組立工程におけるダイシン
グ、裏面研削、ダイボンディングのそれぞれの工程で1
種類の搬送・固定治具によりまかなうことができ、且つ
ダイボンディング工程において従来困難であった薄厚の
チップの剥離にも容易に対応できるウェーハ搬送・固定
治具及びこれを用いた半導体装置の製造方法を提供す
る。
The tape used in the semiconductor device assembling process (back surface grinding to die bonding) described above is a spacer for the purpose of protecting and transporting the chip. Is an ancillary process, so the more the tape is attached, the higher the cost of the product. In addition, contradictory specifications that backside grinding requires an adhesive force that does not cause chip flying and die bonding requires an adhesive material that can be easily peeled off from the tape must be achieved. However, it is difficult to satisfy such contradictory requirements with the current tape, and there is a problem that the protection tape must be replaced. In particular, when changing the tape, it is necessary to have a difference in adhesive strength between the side to be transferred and the side to be transferred. In order to generate the difference, a UV (ultraviolet curing type) tape must be used. This has led to higher costs. In addition, die bonding has a problem that it is difficult to pick up a chip having a small thickness. The present invention has been made in view of such circumstances, and each of the steps of dicing, backside grinding, and die bonding in a semiconductor device assembling process requires one step.
A wafer transfer / fixing jig which can be covered by various kinds of transfer / fixing jigs and can easily cope with peeling of thin chips which has been conventionally difficult in a die bonding process, and a method of manufacturing a semiconductor device using the same I will provide a.

【0006】[0006]

【課題を解決するための手段】本発明は、ウェーハと同
径もしくはそれ以上のサイズであり、且つ板厚方向に複
数の孔が形成された薄板と、前記薄板の片側に塗布され
た粘着材とを具備するウェーハ搬送・固定治具を用い
て、前記粘着材により前記薄板が固着された状態で、ダ
イシングラインに沿って半導体素子が形成されている主
面に完成時のチップ厚さよりも深い溝が形成されている
このウェーハの裏面を完成時のチップ厚さまで研削及び
研磨して前記ウェーハを個々のチップに分離する工程を
行い、さらにチップに分離されているウェーハをダイボ
ンディング装置まで搬送することを特徴としている。従
来技術ではダイシング工程、裏面研削工程、ダイボンデ
ィング工程のそれぞれでテープを用い、また用途に分け
て多種のテープを使用していたのに対し、本発明では、
全ての工程を1種類の固定治具によりまかなうことがで
き、これにより、テープの廃止と、テープ貼り付けを行
なう際の付帯工程の削減ができる。またダイボンディン
グ工程において従来困難であった薄膜チップの剥離にも
容易に対応できる。
SUMMARY OF THE INVENTION The present invention provides a thin plate having the same diameter as or larger than the wafer and having a plurality of holes formed in the thickness direction, and an adhesive material applied to one side of the thin plate. Using a wafer transfer / fixing jig having the above, in a state where the thin plate is fixed by the adhesive, the main surface on which the semiconductor element is formed along the dicing line is deeper than the chip thickness at the time of completion. A step of grinding and polishing the back surface of the wafer in which the grooves are formed to the chip thickness at the time of completion to separate the wafer into individual chips is performed, and the wafer separated into chips is transported to a die bonding apparatus. It is characterized by: In the prior art, a tape was used in each of a dicing process, a back surface grinding process, and a die bonding process, and various types of tapes were used according to applications.
All the steps can be covered by one kind of fixing jig, whereby the tape can be abolished and the additional steps when the tape is attached can be reduced. Further, it is possible to easily cope with peeling of a thin film chip, which has been difficult in the die bonding step.

【0007】すなわち本発明のウェーハ搬送・固定治具
は、ウェーハと同径もしくはそれ以上のサイズであり、
且つ板厚方向に複数の孔が形成された薄板と、前記薄板
の片側に塗布された粘着材とを具備し、ウェーハの半導
体素子が形成されている主面には前記粘着材により前記
薄板が固着されており、この状態で、ダイシングライン
に沿って前記半導体素子が形成されている主面に完成時
のチップ厚さよりも深い溝が形成されている前記ウェー
ハの裏面をこの完成時のチップ厚さまで研削及び研磨し
て前記ウェーハを個々のチップに分離する工程を行うこ
とを特徴としている。前記薄板は、ウェーハ搬送を行う
上で反り、たわみの発生の少ないようにしても良い。前
記薄板に形成された孔は、少なくとも前記ウェーハに形
成されている各チップ領域より小さく、かつ、各チップ
領域に少なくとも1個は配置されているようにしても良
い。
That is, the wafer transfer / fixing jig of the present invention has the same diameter as or larger than the wafer.
And a thin plate having a plurality of holes formed in the plate thickness direction, and an adhesive applied to one side of the thin plate, the thin plate is formed by the adhesive on the main surface of the wafer on which the semiconductor elements are formed. In this state, the back surface of the wafer in which a groove deeper than the chip thickness at the time of completion is formed on the main surface on which the semiconductor element is formed along the dicing line, and the chip thickness at the time of completion is It is characterized in that a step of separating the wafer into individual chips by grinding and polishing is performed. The thin plate may be warped when carrying the wafer, and may be less bent. The holes formed in the thin plate may be smaller than at least each chip region formed in the wafer, and at least one hole may be arranged in each chip region.

【0008】また本発明の半導体装置の製造方法は、半
導体素子が形成されたウェーハのダイシングラインに沿
って前記半導体素子が形成されている主面に完成時のチ
ップ厚さよりも深い溝を形成する工程と、前記ウェーハ
の半導体素子が形成されている主面にウェーハ搬送・固
定治具を貼り付ける工程と、前記ウェーハの裏面を前記
完成時のチップ厚さまで研削及び研磨して前記ウェーハ
を個々のチップに分離する工程とを具備し、前記ウェー
ハ搬送・固定治具は、前記ウェーハと同径もしくはそれ
以上のサイズであり、且つ板厚方向に複数の孔が形成さ
れた薄板と、前記薄板の片側に塗布された粘着材とを備
えたことを特徴としている。前記薄板に形成された孔
は、少なくとも前記ウェーハに形成されている各チップ
領域より小さく、且つ各チップ領域に少なくとも1個配
置されていても良い。裏面を前記完成時のチップ厚さま
で研削及び研磨された前記ウェーハは、所定のチップ領
域がコレットにより保持された後、前記薄板に形成され
た孔を介してエアーが前記所定のチップ領域に吹き付け
られてチップが前記薄板から分離されるようにしても良
い。
In the method of manufacturing a semiconductor device according to the present invention, a groove deeper than a completed chip thickness is formed along a dicing line of a wafer on which a semiconductor element is formed on a main surface on which the semiconductor element is formed. And a step of attaching a wafer transfer / fixing jig to the main surface of the wafer on which the semiconductor elements are formed, and grinding and polishing the back surface of the wafer to the chip thickness at the time of completion to separate the wafer into individual wafers. A step of separating the wafer into chips, wherein the wafer transfer / fixing jig has the same diameter as or larger than the wafer, and has a plurality of holes formed in the thickness direction, and a thin plate. And an adhesive applied to one side. The holes formed in the thin plate may be smaller than at least each chip region formed in the wafer, and at least one hole may be arranged in each chip region. The wafer whose back surface has been ground and polished to the chip thickness at the time of completion, after a predetermined chip area is held by a collet, air is blown to the predetermined chip area through a hole formed in the thin plate. Alternatively, the chips may be separated from the thin plate.

【0009】[0009]

【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、本発明の組立工程における一
連のダイシング工程、裏面研削工程、ダイボンディング
工程を図1に示される製造工程フロー図を参照して説明
する。はじめに、(1)ウェーハ処理工程で形成され、
トランジスタや集積回路などの半導体素子が主面に形成
されたシリコン半導体などのウェーハを用意する。そし
て、(2)ウェーハの半導体素子が形成された主面側か
ら先にダイシングで求められる仕上げの厚さ以上の切り
込みを入れる。この切り込みは、ダイシング専用に主面
の配線パターンに形成しておいたダイシングラインをダ
イシングする。次に、(3)ウェーハ搬送・固定治具を
用いて前記工程でダイシングされたウェーハを固定す
る。ウェーハは、半導体素子が形成されている主面側を
治具に固定している。次に、(4)裏面研削装置を用い
て、ウェーハ搬送・固定治具に固定されたウェーハを裏
面側から研削し、ダイシングで入れた切り込み点まで研
削してチップ分割を行う。(5)この裏面研削で分割さ
れたチップの集合体であるウェーハは、ウェーハ搬送・
固定治具に固定されたままダイボンディング装置(ダイ
ボンダー)まで搬送する。そして、(6)分離されたチ
ップは、ダイボンディング装置に設けられているエアー
装置から発生するエアーピンによって治具裏面から貫通
孔を介してチップ主面を押し上げてチップを治具から引
き剥がす。剥がされたチップは、コレットで表面を吸着
され、その状態でリードフレームのアイランドにマウン
トされる。そして、ワイヤボンディング処理を行って、
チップの各パッドとリードフレームのインナリード部と
を電気的に接続し、さらに、これらを外囲器に封止す
る。チップは直接パッケージにボンディングさせること
もできる。
Embodiments of the present invention will be described below with reference to the drawings. First, a series of dicing steps, a back surface grinding step, and a die bonding step in the assembling step of the present invention will be described with reference to a manufacturing process flow chart shown in FIG. First, (1) formed in the wafer processing step,
A wafer such as a silicon semiconductor having semiconductor elements such as transistors and integrated circuits formed on a main surface is prepared. (2) The main surface of the wafer on which the semiconductor elements are formed is first cut into a notch having a thickness equal to or greater than a finish thickness required by dicing. This cut dices the dicing line formed in the wiring pattern on the main surface exclusively for dicing. Next, (3) the wafer diced in the above step is fixed using a wafer transfer / fixing jig. The main surface of the wafer on which the semiconductor elements are formed is fixed to a jig. Next, (4) the wafer fixed to the wafer transfer / fixing jig is ground from the back side by using a back side grinding device, and is ground to a cutting point formed by dicing to perform chip division. (5) The wafer, which is an aggregate of chips divided by the back grinding, is used for wafer transfer /
It is transported to a die bonding device (die bonder) while being fixed to the fixing jig. (6) The separated chip pushes up the chip main surface from the back surface of the jig via a through hole by an air pin generated from an air device provided in the die bonding apparatus, and peels off the chip from the jig. The surface of the peeled chip is sucked by a collet and mounted on the island of the lead frame in that state. Then, perform wire bonding,
Each pad of the chip is electrically connected to the inner lead portion of the lead frame, and these are sealed in an envelope. The chip can be directly bonded to the package.

【0010】次に、製造工程フロー図を基づいて説明し
た各工程を図2乃至図9を参照して詳細に説明する。図
2は、ウェーハに切り込みを入れる工程を示すウェーハ
断面図である。ウェーハ2主面には、ウェーハ処理工程
で形成されたトランジスタや集積回路などの半導体素子
が主面にパターニングされている。ウェーハ主面側から
ダイシングで求められる仕上げの厚さ以上の切り込み6
を入れる。この切り込みは、ダイシング専用に主面の配
線パターンに形成しておいたダイシングラインをダイシ
ングするものである。ウェーハ2は、ダイシング装置の
チャックテーブル5に真空その他の方法で吸着して固定
する。この状態でダイシング用ブレード7を所定の回転
数を選択して回転させ、切削水を掛けながら所定の深さ
まで溝6を切り込む。溝6の深さは、完全なチップ分離
が可能なように完成時のチップ厚さより少なくとも5μ
m深くすることができる。その後ウェーハ2の洗浄処理
及び乾燥処理を行う。
Next, each step described with reference to the manufacturing process flow chart will be described in detail with reference to FIGS. FIG. 2 is a wafer cross-sectional view showing a step of making a cut in the wafer. Semiconductor elements such as transistors and integrated circuits formed in a wafer processing step are patterned on the main surface of the wafer 2. Cuts not less than the finish thickness required by dicing from the wafer main surface 6
Insert This cut is for dicing a dicing line formed in the wiring pattern on the main surface exclusively for dicing. The wafer 2 is sucked and fixed to the chuck table 5 of the dicing apparatus by vacuum or other method. In this state, the dicing blade 7 is rotated at a predetermined number of rotations, and the groove 6 is cut to a predetermined depth while applying cutting water. The depth of the groove 6 should be at least 5 μm larger than the chip thickness at the time of completion to enable complete chip separation.
m deeper. After that, the cleaning process and the drying process of the wafer 2 are performed.

【0011】次に、ウェーハ搬送・固定治具を用いて前
記工程でダイシングされたウェーハを固定する。図3
は、ウェーハ搬送・固定治具の斜視図である。この治具
はウェーハのサイズ及び形状に合わせて形が決まる。図
3に示すように、6インチ(15.24cm)のウェー
ハに合わせるように、例えば、この大きさかこれより幾
分大きいサイズの円板状の薄板(以下、プレートとい
う)1を用いる。プレートは、素材として、例えば、S
US、303、304などのステンレスやその他の鉄も
しくはその合金又は鉄以外の金属とその合金など、又は
硬化樹脂(プラスチック等)を用いることができる。プ
レート1の厚さは、その機械的強度を考慮して1mm程
度である。このプレート1には厚さ方向に複数の貫通孔
4が形成されている。これは、ウェーハを吸引するため
の吸引孔の役割を果たすと共に、ウェーハを押し上げる
エアーピンが通る孔として用いられる。貫通孔4の直径
は、0.1〜0.8mm程度、好ましくは0.3〜0.
6mm程度が適当である。貫通孔は小さすぎると好まし
くなく、範囲を越えて大きくても吸引力が大きくなって
ウェーハに局所的に力が作用して破損することが多くな
る。貫通孔は、プレートのほぼ全面に均一に配置されて
いる。
Next, the wafer diced in the above step is fixed using a wafer transfer / fixing jig. FIG.
FIG. 3 is a perspective view of a wafer transfer / fixing jig. The shape of this jig is determined according to the size and shape of the wafer. As shown in FIG. 3, for example, a disk-shaped thin plate (hereinafter, referred to as a plate) 1 having this size or a slightly larger size is used so as to fit a 6-inch (15.24 cm) wafer. The plate is made of, for example, S
US, 303, 304, etc., stainless steel, other iron or alloys thereof, metals other than iron and alloys thereof, or hardened resins (plastics and the like) can be used. The thickness of the plate 1 is about 1 mm in consideration of its mechanical strength. The plate 1 has a plurality of through holes 4 formed in the thickness direction. This serves as a suction hole for sucking the wafer and is used as a hole through which air pins for pushing up the wafer pass. The diameter of the through hole 4 is about 0.1 to 0.8 mm, preferably 0.3 to 0.8 mm.
About 6 mm is appropriate. If the through-hole is too small, it is not preferable. Even if the through-hole is large beyond the range, the suction force becomes large, and the force is locally applied to the wafer, and the wafer often breaks. The through holes are arranged uniformly over substantially the entire surface of the plate.

【0012】そして、ウェーハがチップ形状に区画した
ときに、すべてのチップは、必ず少なくとも1つの貫通
孔に対向するように配置構成されている。また、プレー
トの貫通孔間の間隔は、0.1〜0.15mmが適当で
ある。このような構成は、ウェーハを損傷せずに吸着す
ることができること及びチップをエアーの押圧力(エア
ーピン)で効率的に推し上げることができる。また、ウ
ェーハは、140〜200μm程度のものを用いている
が、薄い厚さのウェーハ、例えば、10〜50μm厚の
ものでもこの治具を用いて搬送し、固定することができ
る。図4は、このウェーハ搬送・固定治具を用いてウェ
ーハを固定した状態を示す断面図である。この時のウェ
ーハ2は、半導体素子が形成されている主面に切り込み
溝6が形成され、裏面が上を向いている。そして、ウェ
ーハ2主面とプレート1とは、両者の間に介在するエポ
キシ樹脂やポリイミドなどの粘着材層3によって接合さ
れている。ウェーハは、プレート上に塗布された弱粘性
の粘着材層で保持されているため、ウェーハ搬送時には
プレートからウェーハが落下することは防止される。
When the wafer is divided into chips, all chips are arranged so as to always face at least one through hole. The distance between the through holes of the plate is preferably 0.1 to 0.15 mm. With such a configuration, the wafer can be sucked without being damaged, and the chips can be efficiently pushed up by the pressing force of the air (air pin). Further, although a wafer having a thickness of about 140 to 200 μm is used, a wafer having a small thickness, for example, a wafer having a thickness of 10 to 50 μm can be transported and fixed using this jig. FIG. 4 is a cross-sectional view showing a state where the wafer is fixed using the wafer transfer / fixing jig. At this time, the wafer 2 has the cut groove 6 formed in the main surface on which the semiconductor elements are formed, and the back surface faces upward. The main surface of the wafer 2 and the plate 1 are joined by an adhesive layer 3 such as an epoxy resin or a polyimide interposed therebetween. Since the wafer is held by the weakly viscous adhesive layer applied on the plate, the wafer is prevented from dropping from the plate during wafer transfer.

【0013】次に、裏面研削によりチップの分割を行う
ため、研削用チャックテーブルにウェーハを固定する。
図5は、裏面研削前のウェーハを固定した状態の研削用
チャックテーブルの断面図である。裏面研削装置におけ
るウェーハの固定は、セラミックポーラス板からなる吸
着体による全面真空吸着で行う。ウェーハ2を固定した
プレート1を固定し、裏面研削装置を構成する研削用チ
ャックテーブル9は、セラミックスからなり、支持面の
吸着体であるセラミックポーラス板8を具備している。
研削用チャックテーブル9は、底部に吸引孔11を有し
ており、そこから図の矢印に示すように真空引きを行っ
て内部を真空にしている。この真空力によってプレート
1は、吸着固定されている。裏面研削は、このようにウ
ェーハを固定してから行われる。プレートに空けられた
孔によりウェーハが吸着されてプレート上に強く固定さ
れ研削時の負荷によってもチップ飛びを引き起こすこと
はない。
Next, in order to divide the chips by back surface grinding, the wafer is fixed to a grinding chuck table.
FIG. 5 is a cross-sectional view of the chuck table for grinding in a state where the wafer before back surface grinding is fixed. The fixing of the wafer in the backside grinding device is performed by vacuum suction on the entire surface by a suction body made of a ceramic porous plate. A grinding chuck table 9 which fixes the plate 1 on which the wafer 2 is fixed and forms a back surface grinding device is made of ceramics, and includes a ceramic porous plate 8 which is an adsorbent of a support surface.
The grinding chuck table 9 has a suction hole 11 at the bottom, and the inside thereof is evacuated as shown by an arrow in the drawing to evacuate the inside. The plate 1 is suction-fixed by the vacuum force. The back surface grinding is performed after fixing the wafer in this way. The wafer is attracted by the holes formed in the plate and firmly fixed on the plate, so that the chip does not fly due to the load during grinding.

【0014】図10は、裏面研削工程の断面図である。
プレート1により支持されたウェーハ2は、研削用チャ
ックテーブル9により固定されている。この状態で研削
用チャックテーブル9と研削用砥石10とは回転され、
研削用砥石10は回転しながら降下し、ウェーハ2の裏
面を研削していく。研削方法としてはインフィールド研
削、スルーフィード研削のいずれの方法を用いても良
い。ウェーハ2の裏面を切り込み溝6に達するまで削る
と、ウェーハ2は、ここのチップに分割される。ここで
は、ウェーハ2が個々のチップに分割された後も研削を
続け、少なくとも5μm以上研削及び研磨を続けても良
い。これによって、ダイシングによって形成された面と
研削及び研磨によって形成された面とが交わる部分にチ
ッピングが発生しても、この領域を研削及び研磨によっ
て除くことができる。研削及び研磨量は、ウェーハの厚
さや完成時のチップの厚さ等を考慮して任意に設定する
ことができる。
FIG. 10 is a sectional view of the back surface grinding step.
The wafer 2 supported by the plate 1 is fixed by a chuck table 9 for grinding. In this state, the grinding chuck table 9 and the grinding wheel 10 are rotated,
The grinding wheel 10 descends while rotating, and grinds the back surface of the wafer 2. As a grinding method, any of in-field grinding and through-feed grinding may be used. When the back surface of the wafer 2 is shaved until it reaches the cut groove 6, the wafer 2 is divided into chips. Here, grinding may be continued even after the wafer 2 is divided into individual chips, and grinding and polishing may be continued for at least 5 μm or more. As a result, even if chipping occurs at a portion where the surface formed by dicing and the surface formed by grinding and polishing intersect, this region can be removed by grinding and polishing. The amount of grinding and polishing can be arbitrarily set in consideration of the thickness of the wafer, the thickness of the completed chip, and the like.

【0015】図6は、裏面研削によりチップ領域毎に分
離したウェーハを研削用チャックテーブルに固定した状
態を示す断面図である。研削用チャックテーブル9は、
底部に吸引孔11を有しており、そこから図の矢印に示
すように真空引きを行って内部を真空にしている。この
真空力によってプレート1は、吸着固定されている。そ
して、プレート1には粘着材層3によってウェーハを構
成していた複数のチップ12が個別に接着されている。
この裏面研削で分割されたチップ12の集合体は、裏面
研削装置の研削用チャックテーブル9からはその真空破
壊により解放される。そして、複数のチップ12は、プ
レート1上に粘着材層3で固定されたままの状態でダイ
ボンディング装置へ搬送される。この時、各チップは、
プレート上の弱粘性の粘着材層のみにより固定され搬送
時のチップ飛びを防止している。ダイボンディング装置
ではプレートよりチップを剥離し、このチップをリード
フレームもしくはパッケージに接着させている。
FIG. 6 is a sectional view showing a state in which the wafer separated for each chip region by back surface grinding is fixed to a grinding chuck table. Grinding chuck table 9
A suction hole 11 is provided at the bottom, and a vacuum is drawn from the suction hole 11 to evacuate the inside as shown by the arrow in the figure. The plate 1 is suction-fixed by the vacuum force. A plurality of chips 12 constituting the wafer are individually bonded to the plate 1 by the adhesive layer 3.
The assembly of the chips 12 divided by the back surface grinding is released from the grinding chuck table 9 of the back surface grinding device by the vacuum break. Then, the plurality of chips 12 are transported to the die bonding apparatus while being fixed on the plate 1 with the adhesive layer 3. At this time, each chip
The chip is fixed only by the weakly viscous adhesive layer on the plate to prevent the chip from flying during transport. In a die bonding apparatus, a chip is separated from a plate, and the chip is bonded to a lead frame or a package.

【0016】図7は、ダイボンディング装置においてチ
ップをプレートから剥離する状態を説明する断面図であ
る。複数のチップ12の内、所定のチップ12′が配置
されているプレート9の領域にバックアップホルダー1
4を密着させる。バックアップホルダー14は、プレー
ト1との接触面に通気性のセラミックポーラス板15を
備え、底面に貫通孔16を有している。ダイボンディン
グ装置に設けられているエアー装置(図示せず)から発
生するエアーを外部から矢印のようにバックアップホル
ダー14内部に吹き付けると、エアーは、エアーピン1
7として通気性を有するセラミックポーラス板15を通
過し、プレート1の貫通孔4を介してチップ2主面を押
し上げてチップ2をプレート1から引き剥がす。プレー
ト1から分離したチップ12′は、コレット13で表面
(すなわち裏面)を吸着される。コレット13は、チッ
プ反転機構を備えており、下向きの吸着面が上向きにな
るように反転する。この状態でチップ空中受け渡し機構
を用いて、チップ12′は、別のコレット(図示せず)
に持ち換えられる。これによって、別のコレットに吸着
されたチップ12′は、主面がこのコレットに吸着さ
れ、裏面が下向きになる。この別のコレットは、チップ
12′をリードフレームに搭載させる。
FIG. 7 is a sectional view for explaining a state in which a chip is peeled from a plate in a die bonding apparatus. Of the plurality of chips 12, the backup holder 1 is located in the region of the plate 9 where the predetermined chip 12 'is arranged.
4 is adhered. The backup holder 14 is provided with an air-permeable ceramic porous plate 15 on the contact surface with the plate 1 and has a through hole 16 on the bottom surface. When air generated from an air device (not shown) provided in the die bonding device is blown from the outside into the backup holder 14 as shown by an arrow, the air is
7 passes through the porous ceramic plate 15 having air permeability, pushes up the main surface of the chip 2 through the through hole 4 of the plate 1, and peels the chip 2 from the plate 1. The chip 12 ′ separated from the plate 1 is sucked on the front side (that is, the back side) by the collet 13. The collet 13 is provided with a chip reversing mechanism, and reverses so that the downward suction surface faces upward. In this state, the tip 12 'is separated by another collet (not shown) by using the tip air transfer mechanism.
Will be changed to As a result, the chip 12 'sucked by another collet has its main surface sucked by this collet and its back surface faces downward. This other collet mounts the chip 12 'on a lead frame.

【0017】図11は、プレート1から分離されたチッ
プ12′を搭載するリードフレーム18の平面図であ
る。リードフレーム18は、フレームによって支持され
た4角の吊りピン20で支持されたアイランド19と、
同じく一端がフレームによって支持され、他端がアイラ
ンド19に対向配置されているリード21とを備えてい
る。アイランド19の表面にはディスペンサから供給さ
れた導電性ペーストが塗布されている。チップ12′
は、このアイランド19上に搭載され、導電ペーストに
より固定される。
FIG. 11 is a plan view of the lead frame 18 on which the chip 12 'separated from the plate 1 is mounted. The lead frame 18 includes an island 19 supported by square hanging pins 20 supported by the frame,
Similarly, a lead 21 having one end supported by the frame and the other end facing the island 19 is provided. The surface of the island 19 is coated with a conductive paste supplied from a dispenser. Chip 12 '
Are mounted on the island 19 and fixed by a conductive paste.

【0018】図12は、本発明の半導体装置の製造方法
により得られた半導体装置の断面図である。図11に示
すようにチップ12′は、あらかじめ接着固定用の導電
ペーストを塗布したアイランド19にダイボンドする。
金−シリコン共晶を用いてマウントしたり、ウェーハの
裏面に金属の薄膜を真空蒸着しておき、さらにハンダを
用いてマウントすることもできる。アイランド19に導
電ペースト22を用いて固定されたチップ12′の各パ
ッドとリードフレーム18の各リード21とはそれぞれ
ボンディングワイヤ23により電気的に接続される。そ
して、チップ12′、アイランド19、リード21の一
部及び導電ペースト22は、エポキシ樹脂などの樹脂封
止体24に封止される。その後樹脂封止体24に接続し
ているリードフレーム18を切断除去し、リードフォー
ミングして製品を完成させる。チップは、直接パッケー
ジにボンディングさせることもできる。
FIG. 12 is a sectional view of a semiconductor device obtained by the method of manufacturing a semiconductor device according to the present invention. As shown in FIG. 11, the chip 12 'is die-bonded to an island 19 to which a conductive paste for bonding and fixing is applied in advance.
It is also possible to mount using a gold-silicon eutectic, or mount a metal thin film on the back surface of the wafer by vacuum evaporation and further use solder. Each pad of the chip 12 ′ fixed to the island 19 by using the conductive paste 22 and each lead 21 of the lead frame 18 are electrically connected by a bonding wire 23. Then, the chip 12 ', the island 19, a part of the lead 21, and the conductive paste 22 are sealed in a resin sealing body 24 such as an epoxy resin. Thereafter, the lead frame 18 connected to the resin sealing body 24 is cut and removed, and lead forming is performed to complete a product. The chip can be directly bonded to the package.

【0019】図13は、本発明の半導体装置の製造方法
により得られた他の半導体装置の断面図である。半導体
装置は、LOC(Lead On Chip)パッケージに適用したも
のである。LOCパッケージの場合、図7に示すよう
に、コレットに吸着されたチップ12′は、リードフレ
ーム25のリード26に接着テープ27により固着され
る。チップ12′の各パッドとリードフレーム25の各
リード26とはそれぞれボンディングワイヤ28により
電気的に接続される。そして、チップ12′、接着テー
プ27、リード26の一部及びボンディングワイヤ28
は、エポキシ樹脂などの樹脂封止体29に封止される。
その後樹脂封止体29に接続しているリードフレーム2
5を切断除去し、リードフォーミングして製品を完成さ
せる。従来方式では、ピックアップニードルを用いて裏
面より突き上げを行っていたが、この方式では接触点に
応力が集中しチップ割れを引き起こし易いが、本発明の
ようにプレートに空けられた孔からエアーを吹き付ける
方式では、プレートに空けた孔全面に均一の圧力をかけ
ることで応力の集中を回避できる。
FIG. 13 is a sectional view of another semiconductor device obtained by the method of manufacturing a semiconductor device according to the present invention. The semiconductor device is applied to a LOC (Lead On Chip) package. In the case of the LOC package, as shown in FIG. 7, the chip 12 ′ attracted to the collet is fixed to the lead 26 of the lead frame 25 by the adhesive tape 27. Each pad of the chip 12 'and each lead 26 of the lead frame 25 are electrically connected by bonding wires 28, respectively. Then, the chip 12 ', the adhesive tape 27, a part of the lead 26, and the bonding wire 28
Is sealed in a resin sealing body 29 such as an epoxy resin.
Thereafter, the lead frame 2 connected to the resin sealing body 29
5 is cut and removed, and lead forming is performed to complete a product. In the conventional method, the pick-up needle was used to push up from the back, but in this method stress is concentrated at the contact point and chip breakage easily occurs, but air is blown from the hole opened in the plate as in the present invention In this method, concentration of stress can be avoided by applying a uniform pressure to the entire surface of the hole formed in the plate.

【0020】また、同時にチップ上部よりコレットの真
空吸着を行うのでプレートからチップ剥離を起こし易く
することができる。また、本発明では、ウェーハ搬送・
固定治具であるプレートに形成されている孔(貫通孔)
は、図3に示すように円形図8に示すように十字形で会
っても良いし、図9に示すように四角形であっても良
い。さらに、楕円形など孔の形状にはとくに限定はな
い。
At the same time, since the collet is vacuum-adsorbed from above the chip, the chip can be easily separated from the plate. Further, in the present invention, the wafer transfer /
Holes (through holes) formed in the plate that is the fixing jig
May meet in a cross shape as shown in a circular diagram 8 as shown in FIG. 3 or a square shape as shown in FIG. Further, the shape of the hole such as an ellipse is not particularly limited.

【0021】[0021]

【発明の効果】従来技術では半導体組立工程のダイシン
グ、裏面研削、ダイボンディングの各工程で保護テープ
を用い、また用途に分けて多種のテープを使用していた
のに対し、本発明では上記全ての工程を1種類の搬送・
固定治具により賄うことができる。その結果テープの廃
止と、テープ貼付をおこなっていた付帯工程の削減が可
能になり、製造工程が容易になる。また、ダイボンディ
ング工程において従来困難であった薄型のチップの剥離
にも容易に対応することができる。
According to the prior art, a protective tape was used in each of the steps of dicing, backside grinding, and die bonding in the semiconductor assembly process, and various types of tapes were used according to the application. Process of one type
It can be covered by a fixing jig. As a result, it is possible to abolish the tape and to reduce the number of ancillary processes for attaching the tape, thereby facilitating the manufacturing process. Further, it is possible to easily cope with the separation of a thin chip which has been difficult in the die bonding step.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の組立工程を説明する工程
フロー図。
FIG. 1 is a process flowchart illustrating an assembly process of a semiconductor device according to the present invention.

【図2】本発明の半導体装置のダイシング工程を説明す
る断面図。
FIG. 2 is a cross-sectional view illustrating a dicing step of the semiconductor device of the present invention.

【図3】本発明のウェーハ搬送・固定治具を構成するプ
レートの斜視図。
FIG. 3 is a perspective view of a plate constituting the wafer transfer / fixing jig of the present invention.

【図4】本発明のプレートにより固定されたウェーハの
断面図。
FIG. 4 is a cross-sectional view of a wafer fixed by the plate of the present invention.

【図5】本発明のプレートにより固定された研削前のウ
ェーハを搭載する裏面研削装置の断面図。
FIG. 5 is a cross-sectional view of a back surface grinding apparatus for mounting a wafer before grinding fixed by a plate according to the present invention.

【図6】本発明のプレートにより固定された研削後のウ
ェーハを搭載する裏面研削装置の断面図。
FIG. 6 is a cross-sectional view of a back surface grinding apparatus for mounting a ground wafer fixed by the plate of the present invention.

【図7】本発明のダイボンディング装置においてチップ
剥離を説明する断面図。
FIG. 7 is a cross-sectional view illustrating chip peeling in the die bonding apparatus of the present invention.

【図8】本発明のウェーハ搬送・固定治具を構成するプ
レートの斜視図。
FIG. 8 is a perspective view of a plate constituting the wafer transfer / fixing jig of the present invention.

【図9】本発明のウェーハ搬送・固定治具を構成するプ
レートの斜視図。
FIG. 9 is a perspective view of a plate constituting the wafer transfer / fixing jig of the present invention.

【図10】本発明の半導体装置の裏面研削工程を説明す
る断面図。
FIG. 10 is a cross-sectional view illustrating a back surface grinding step of the semiconductor device of the present invention.

【図11】本発明のチップを搭載したリードフレームの
平面図。
FIG. 11 is a plan view of a lead frame on which the chip of the present invention is mounted.

【図12】本発明の製造方法により得られる半導体装置
の断面図。
FIG. 12 is a sectional view of a semiconductor device obtained by the manufacturing method of the present invention.

【図13】本発明の製造方法により得られる半導体装置
の断面図。
FIG. 13 is a sectional view of a semiconductor device obtained by the manufacturing method of the present invention.

【図14】従来の半導体装置の組立工程を説明する工程
フロー図。
FIG. 14 is a process flowchart for explaining a conventional semiconductor device assembling process.

【図15】従来の半導体装置の組立工程を説明する工程
フロー図。
FIG. 15 is a process flowchart for explaining a conventional semiconductor device assembling process.

【符号の説明】[Explanation of symbols]

1・・・薄板(プレート(ウェーハ搬送・固定治
具))、2・・・ウェーハ、 3・・・粘着材層、
4・・・孔(貫通孔)、5・・・ダイシング用チャッ
クテーブル、 6・・・切り込み溝、7・・・ダイシ
ング用ブレード、 8・・・セラミックポーラス板、
9・・・研削用チャックテーブル、 10・・・研削
用砥石、11・・・吸引孔、 12、12′・・・チ
ップ、13・・・コレット、 14・・・バックアッ
プホルダー、15・・・セラミックポーラス板、 1
6・・・貫通孔、17・・・エアーピン、 18、2
5・・・リードフレーム、19・・・アイランド、
20・・・吊りピン、21、26・・・リード、 2
2・・・導電ペースト、23、28・・・ボンディング
ワイヤ、 24、29・・・樹脂封止体、27・・・
接着テープ。
1 ... thin plate (plate (wafer transfer / fixing jig)), 2 ... wafer, 3 ... adhesive layer,
4 ... Hole (through-hole), 5 ... Dicing chuck table, 6 ... Cut groove, 7 ... Dicing blade, 8 ... Ceramic porous plate,
9: Grinding chuck table, 10: Grinding wheel, 11: Suction hole, 12, 12 ': Tip, 13: Collet, 14: Backup holder, 15: Ceramic porous plate, 1
6 ... through-hole, 17 ... air pin, 18, 2
5 ... lead frame, 19 ... island,
20: hanging pin, 21, 26: lead, 2
2 ... conductive paste, 23, 28 ... bonding wire, 24, 29 ... resin sealing body, 27 ...
Adhesive tape.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 ウェーハと同径もしくはそれ以上のサイ
ズであり、且つ板厚方向に複数の孔が形成された薄板
と、前記薄板の片側に塗布された粘着材とを具備し、ウ
ェーハの半導体素子が形成されている主面には前記粘着
材により前記薄板が固着されており、この状態で、ダイ
シングラインに沿って前記半導体素子が形成されている
主面に完成時のチップ厚さよりも深い溝が形成されてい
る前記ウェーハの裏面をこの完成時のチップ厚さまで研
削及び研磨して前記ウェーハを個々のチップに分離する
工程を行うことを特徴とするウェーハ工程間の搬送・固
定治具。
1. A semiconductor device comprising: a thin plate having a diameter equal to or larger than that of a wafer and having a plurality of holes formed in a thickness direction thereof; and an adhesive applied to one side of the thin plate. The thin plate is fixed to the main surface on which the element is formed by the adhesive material, and in this state, the main surface on which the semiconductor element is formed is deeper than the chip thickness at the time of completion along the dicing line. A jig for transporting and fixing between wafer processes, wherein a step of grinding and polishing the back surface of the grooved wafer to the chip thickness at the time of completion to separate the wafer into individual chips is performed.
【請求項2】 前記薄板は、ウェーハ搬送を行う上で反
り、たわみの発生の少ないことを特徴とする請求項1に
記載のウェーハ搬送・固定治具。
2. The wafer transfer / fixing jig according to claim 1, wherein the thin plate is less warped and bent less when performing wafer transfer.
【請求項3】 前記薄板に形成された孔は、少なくとも
前記ウェーハに形成されている各チップ領域より小さ
く、かつ、各チップ領域に少なくとも1個は配置されて
いることを特徴とする請求項1に記載のウェーハ搬送・
固定治具。
3. The semiconductor device according to claim 1, wherein the holes formed in the thin plate are smaller than at least each chip region formed in the wafer, and at least one hole is arranged in each chip region. Wafer transfer described in
fixing jig.
【請求項4】 半導体素子が形成されたウェーハのダイ
シングラインに沿って前記半導体素子が形成されている
主面に完成時のチップ厚さよりも深い溝を形成する工程
と、前記ウェーハの半導体素子が形成されている主面に
ウェーハ搬送・固定治具を貼り付ける工程と、前記ウェ
ーハの裏面を前記完成時のチップ厚さまで研削及び研磨
して前記ウェーハを個々のチップに分離する工程とを具
備し、前記ウェーハ搬送・固定治具は、前記ウェーハと
同径もしくはそれ以上のサイズであり、且つ板厚方向に
複数の孔が形成された薄板と、前記薄板の片側に塗布さ
れた粘着材とを備えたことを特徴とする半導体装置の製
造方法。
4. A step of forming a groove deeper than a completed chip thickness in a main surface on which the semiconductor element is formed along a dicing line of the wafer on which the semiconductor element is formed; Attaching a wafer transfer / fixing jig to the formed main surface, and grinding and polishing the back surface of the wafer to the chip thickness at the time of completion to separate the wafer into individual chips. The wafer transfer / fixing jig has a thin plate having the same diameter as or larger than the wafer, and having a plurality of holes formed in a thickness direction, and an adhesive applied to one side of the thin plate. A method for manufacturing a semiconductor device, comprising:
【請求項5】 前記薄板に形成された孔は、少なくとも
前記ウェーハに形成されている各チップ領域より小さ
く、且つ各チップ領域に少なくとも1個配置されている
ことを特徴とする請求項4に記載の半導体装置の製造方
法。
5. The device according to claim 4, wherein the holes formed in the thin plate are at least smaller than each chip region formed in the wafer, and at least one hole is arranged in each chip region. Of manufacturing a semiconductor device.
【請求項6】 裏面を前記完成時のチップ厚さまで研削
及び研磨された前記ウェーハは、所定のチップ領域がコ
レットにより保持された後、前記薄板に形成された孔を
介してエアーが前記所定のチップ領域に吹き付けられて
チップが前記薄板から分離されることを特徴とする請求
項4又は請求項5に記載の半導体装置の製造方法。
6. The wafer whose back surface has been ground and polished to the chip thickness at the time of completion, after a predetermined chip area is held by a collet, air is blown through the hole formed in the thin plate to the predetermined chip thickness. 6. The method according to claim 4, wherein the chip is separated from the thin plate by spraying the chip region.
JP10366800A 1998-12-24 1998-12-24 Wafer transfer / fixing jig and semiconductor device manufacturing method Abandoned JP2000195878A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10366800A JP2000195878A (en) 1998-12-24 1998-12-24 Wafer transfer / fixing jig and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10366800A JP2000195878A (en) 1998-12-24 1998-12-24 Wafer transfer / fixing jig and semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JP2000195878A true JP2000195878A (en) 2000-07-14

Family

ID=18487714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10366800A Abandoned JP2000195878A (en) 1998-12-24 1998-12-24 Wafer transfer / fixing jig and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP2000195878A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076101A (en) * 2000-08-29 2002-03-15 Disco Abrasive Syst Ltd How to use holding plate and holding plate
US7060532B2 (en) * 2003-04-03 2006-06-13 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
WO2008081561A1 (en) * 2006-12-28 2008-07-10 Tokyo Ohka Kogyo Co., Ltd. Perforated support plate
WO2025164322A1 (en) * 2024-01-30 2025-08-07 東京エレクトロン株式会社 Bonding device and bonding method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076101A (en) * 2000-08-29 2002-03-15 Disco Abrasive Syst Ltd How to use holding plate and holding plate
US7060532B2 (en) * 2003-04-03 2006-06-13 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
WO2008081561A1 (en) * 2006-12-28 2008-07-10 Tokyo Ohka Kogyo Co., Ltd. Perforated support plate
US8882096B2 (en) 2006-12-28 2014-11-11 Tokyo Ohka Kogyo Co., Ltd. Perforated support plate
WO2025164322A1 (en) * 2024-01-30 2025-08-07 東京エレクトロン株式会社 Bonding device and bonding method

Similar Documents

Publication Publication Date Title
KR100318551B1 (en) Wafer Splitting Method and Semiconductor Device Manufacturing Method
KR100383206B1 (en) Wafer dividing method and manufacturing method of semiconductor device
US5266528A (en) Method of dicing semiconductor wafer with diamond and resin blades
KR100506109B1 (en) Separation mechanism for adhesive tape, separation apparatus for adhesive tape, separation method for adhesive tape, pickup apparatus for semiconductor chip, pickup method for semiconductor chip, manufacturing method for semiconductor apparatus, and manufacturing apparatus for semiconductor apparatus
JP4731050B2 (en) Processing method of semiconductor wafer
US20040092108A1 (en) Method of processing a semiconductor wafer
JP2000164534A (en) Wafer separation apparatus and method
JP4040819B2 (en) Wafer dividing method and semiconductor device manufacturing method
KR100452661B1 (en) Method of dividing wafers and manufacturing semiconductor devices
JP2002076096A (en) Semiconductor element pickup method
JP2004311576A (en) Method for manufacturing semiconductor device
JP2001093864A (en) Semiconductor wafer fixing jig and method of manufacturing semiconductor device
JPH09213662A (en) Wafer dividing method and semiconductor device manufacturing method
JP2007048920A (en) Method of manufacturing semiconductor device
JP2004140227A (en) Semiconductor wafer protection unit and semiconductor wafer processing method
KR100816641B1 (en) Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same
JP4074758B2 (en) Processing method of semiconductor wafer
JP2005045023A (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
US20100051190A1 (en) Method for applying an adhesive layer on thin cut semiconductor chips of semiconductor wafers
JP3803214B2 (en) Manufacturing method of semiconductor device
KR100539271B1 (en) Method for die attaching a chip having a warpage prevention materials
JP2003077869A5 (en)
JP2004186430A (en) Semiconductor wafer processing method
US8580070B2 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
US20030073264A1 (en) Method of manufacturing semiconductor device from semiconductor wafer having thick peripheral portion

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060315

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060512