JP3269982B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3269982B2
JP3269982B2 JP06949597A JP6949597A JP3269982B2 JP 3269982 B2 JP3269982 B2 JP 3269982B2 JP 06949597 A JP06949597 A JP 06949597A JP 6949597 A JP6949597 A JP 6949597A JP 3269982 B2 JP3269982 B2 JP 3269982B2
Authority
JP
Japan
Prior art keywords
fuse
silicon substrate
semiconductor device
laser beam
attenuation coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP06949597A
Other languages
English (en)
Other versions
JPH10270559A (ja
Inventor
猛 岩本
昌直 丸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP06949597A priority Critical patent/JP3269982B2/ja
Publication of JPH10270559A publication Critical patent/JPH10270559A/ja
Application granted granted Critical
Publication of JP3269982B2 publication Critical patent/JP3269982B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Laser Beam Processing (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は半導体装置に関
し、特にレーザビームによる導電膜の溶断工程を含む半
導体装置に関するものである。
【0002】
【従来の技術】プロセスのランダムな欠陥によるLSI
の歩留り低下を防止するため回路に冗長度を設けてお
き、少数の欠陥があってもLSIの機能が損なわれない
ようにする技術がメモリを中心に適用が進められてい
る。RAMおよびEPROMにおいては予備メモリアレ
ーを用意しておき、本体メモリアレーに欠陥があった場
合は予備アレーを使う方式が主流である。
【0003】予備メモリアレー切換え用素子としては電
気ヒューズ方式やレーザヒューズ方式が最も広く用いら
れている。レーザヒューズ方式においてはテスターから
の情報によりレーザビーム位置を制御しレーザブローを
行い、ヒューズを溶断する。
【0004】図4はレーザブローする半導体装置と照射
するレーザビームの位置関係を示した断面図である。図
において、1はシリコン基板、2はヒューズ、3はシリ
コン基板1とヒューズ2との間に位置する絶縁膜、4は
ヒューズ2上の絶縁膜、5はレーザビームであり、矢印
はレーザビーム5の入射方向を示している。図4は模式
図であり、実際の半導体装置では例えば、絶縁膜3はL
OCOS酸化膜やゲート酸化膜などから成っており、ヒ
ューズ2はゲート電極、絶縁膜4はそれぞれの半導体装
置形成のために必要な層間絶縁膜の多層膜から成ってい
る。
【0005】次に、図4を参照して、レーザブローの工
程を説明する。レーザビーム5をヒューズ2に絶縁膜4
方向からシリコン基板1に向かって照射する。ヒューズ
2は照射されたレーザビーム5を吸収することで発熱
し、固体、液体、気体といった過程を経て溶断される。
この時、ヒューズ2が液体から気体へと変化する際、特
に急激な圧力変化を伴うため、ヒューズ2の上部に位置
する絶縁膜4が吹き飛びブローが完結する。図5はレー
ザブロー後の半導体装置の断面図である。
【0006】
【発明が解決しようとする課題】従来のレーザブローは
以上のようであり、図4に示すように、ヒューズ2上部
の絶縁膜4は反応による成膜だけでなく、半導体装置の
製造工程で生じる凹凸の平坦化のために水ガラスなどの
液体の絶縁膜のコーティングを施す。この場合、液体絶
縁膜の膜厚はベアウエハによって膜厚の条件出しを行っ
ており、凹凸が存在する実際のウエハ上では膜厚が設定
膜厚と異なってしまう。そのうえ、この液体絶縁膜は遠
心力等によってコーティングされるので、ウエハ面内で
も膜厚がばらつき、ヒューズ上部の絶縁膜の膜厚は設定
膜厚値の±10%程度の精度となる。
【0007】ところが、図6に示すように、ヒューズ2
の光吸収率等はヒューズ2上部に位置している絶縁膜4
の膜厚変化に非常に敏感であり、電気的特性や製造プロ
セスの面からのみ設計,形成されたヒューズ2の場合に
はヒューズ2上部の絶縁膜4厚によって光吸収率が20
%程度も変動するという問題点があった。
【0008】つまり、一定エネルギーの光を照射してレ
ーザブローを行ってもヒューズ上部の絶縁膜厚のバラツ
キでヒューズの光吸収率が異なる。従って、あるウエハ
あるいはウエハ面内のある部分ではヒューズの切断が行
えるが、あるウエハあるいはウエハ面内のある部分では
ヒューズの切断が行えないといった場合が生じ、安定し
てヒューズ切断が行えないという問題点があった。
【0009】また、図4に示すように、絶縁膜4は半導
体装置では多層膜で構成されているので、各膜で反射及
び透過された光が相互に合成されることからヒューズ2
での光吸収も各膜の膜厚によって大きく左右されること
になる。
【0010】これらのことから、必ずしも効率良く光が
吸収されていないヒューズの切断にはレーザビームの照
射エネルギーを高めるといった方法が採用されていた。
【0011】しかし、ヒューズの光透過率が高く、しか
も照射されるレーザビームのエネルギーが高い場合など
は、ヒューズばかりでなくシリコン基板への光照射量も
多くなる。従って、ヒューズと同様にシリコン基板の表
面が固体、液体、気体といった過程を経ることになり、
やはり液体から気体へと変化する際に急激な圧力変化を
伴うことになる。したがって、図7に示すように、絶縁
膜4ばかりでなくシリコン基板1とヒューズ2との間に
位置する絶縁膜3をも吹き飛ばしてしまい、シリコン基
板1が外気に対してむき出しの状態となる。
【0012】また、照射するレーザビーム径よりもヒュ
ーズ幅のほうが小さいためにヒューズ幅からはみ出した
ヒューズに照射されないレーザビームがシリコン基板に
到達してしまい吸収されることでシリコン基板にダメー
ジを与えるという問題点もあった。
【0013】この場合、ヒューズは完全に切断されてい
るので、初期の電気的テストでは問題は起こらないが、
長時間たった場合にシリコン基板や絶縁膜が空気中の水
分を含み膜剥がれなどが起こり信頼性において問題があ
った。
【0014】この発明は、上記の様な問題点を解消する
ためになされたものであり、シリコン基板にダメージを
与えること無く安定してヒューズ切断が行え、信頼性の
高い半導体装置を得ることを目的としている。
【0015】
【課題を解決するための手段】この発明の請求項1に係
る半導体装置は、ヒューズ溶断の際のヒューズ溶断部の
下部および周辺部のシリコン基板の光吸収率をヒューズ
の光吸収率より低くしたものである。
【0016】この発明の請求項2に係る半導体装置は、
ヒューズ溶断の際のヒューズ溶断部の下部および周辺部
のシリコン基板の複素屈折率の減衰係数値をヒューズの
複素屈折率の減衰係数値より小さくしたものである。
【0017】この発明の請求項3に係る半導体装置は、
ヒューズ溶断部の下部および周辺部のシリコン基板のキ
ャリア濃度を1024-3以下としたものである。
【0018】
【発明の実施の形態】
実施の形態1.図7に示すように、ヒューズのレーザブ
ローによってシリコン基板1がダメージを受けるのはシ
リコン基板1で光が吸収されシリコン基板1表面がブロ
ーされることで起こる。このためシリコン基板1表面で
の光吸収を極力低減することによってシリコン基板1が
ダメージを受けることを防ぐことができると考えられ
る。
【0019】図1は常温におけるシリコンの複素屈折率
(=屈折率−減衰係数i)の減衰係数と光の波長との関
係を示した図である。複素屈折率のうちの減衰係数が光
の吸収の度合いを表していることを考慮すれば、図1に
示すように、シリコンは近赤外光つまりレーザビームに
対して殆ど吸収はないことがわかる。
【0020】ところが、実際の半導体装置のシリコン基
板はイオンを注入して使用されている。図2は常温にお
けるイオン注入されたシリコンの減衰係数と光の波長と
の関係を示した図である。図2に示すように、シリコン
はキャリア濃度が増すことで減衰係数が増加してしま
う。つまりシリコンはキャリア濃度が増すことによって
レーザビームの吸収率が増加する。
【0021】これらのことより、シリコン基板のキャリ
ア濃度を低くすればヒューズのレーザブローの際にヒュ
ーズを透過した光がシリコン基板に到達してもシリコン
基板表面での光吸収を低減することができ、シリコン基
板がダメージを受けることを防ぐことができる。しか
し、半導体装置の場合、ある程度のイオン注入は不可欠
であることからこのシリコン基板へのイオン注入量つま
りキャリア濃度が問題となる。
【0022】ここで、シリコン系でヒューズとして採用
されるものにポリシリコンがある。ポリシリコンの複素
屈折率はレーザの波長である1321nmに対して3.
6−9×10-2iであることからヒューズにポリシリコ
ンを使用した場合シリコン基板はヒューズであるポリシ
リコンの減衰係数値である9×10-2以下となるキャリ
ア濃度を設定する必要がある。
【0023】ところが、図1,図2に示すように、レー
ザの波長である1321nmに関するシリコンおよびイ
オン注入されたシリコンの減衰係数値はポリシリコンの
減衰係数値に対して無視できるほど十分小さい。したが
って、常温ではシリコン基板に直接レーザ照射を行って
もレーザブローされることはない。しかし、実際の半導
体装置でのヒューズ切断においてはヒューズそのものが
加熱されるので熱伝導によってシリコン基板もかなり高
温になることを考慮する必要がある。
【0024】図3は1321nmの波長に対するイオン
注入されたシリコンの減衰係数と温度の関係を示した図
である。図に示すように、全般に、温度の上昇とともに
減衰係数の値は増加している。これは温度の上昇によっ
てシリコンの禁止帯バンド幅が狭くなり、低い光子エネ
ルギーでも電子が励起され易くなるためである。
【0025】さらに、図3より、キャリア濃度が5×1
20-3と5×1024-3とは温度上昇に対する減衰係
数はほぼ同様の値をとっていることがわかる。ところ
が、キャリア濃度が5×1025-3の場合では温度上昇
に対する減衰係数値がキャリア濃度が5×1020-3
5×1024-3の場合と比較すると一桁程大きな値とな
っていることがわかる。これは温度が若干上昇しただけ
でも光吸収が劇的に増加することを表している。
【0026】ヒューズ溶断の際のシリコン基板の温度は
ヒューズからシリコン基板までの距離にもよるが数百K
から千数百K程度にまで達すると予想される。そこで、
シリコン基板が1200K程度にまで達した場合につい
て考えると、図3に示すように、キャリア濃度が5×1
25-3の場合では減衰係数が0.09にまで達してい
る。つまり、ヒューズであるポリシリコンの減衰係数と
等しくなってしまい、ヒューズとともにシリコン基板も
レーザブローされてしまうことになる。
【0027】ところが、キャリア濃度が5×1024-3
の場合ではシリコン基板が1200Kになっても減衰係
数は0.01程度である。これはヒューズ材料にかかわ
らずキャリア濃度が5×1025-3の場合に比べて一桁
程度も低い値となっている。したがって、ヒューズ材料
にかかわらずシリコン基板にダメージを与えることなく
ヒューズのみレーザブローすることができる。
【0028】さらに、半導体装置を量産する場合、絶縁
膜である多層膜の膜厚変動がかなりあることやヒューズ
とシリコン基板との間の絶縁膜が薄くなるとシリコン基
板に熱が伝わり易くシリコン基板が高温になり易いこと
などを考慮するとシリコン基板のキャリア濃度を1024
-3以下とすればレーザブローによるヒューズ溶断の際
のシリコン基板へのダメージを低減でき、大幅な歩留ま
り改善となる。
【0029】
【発明の効果】以上のようにこの発明によれば、ヒュー
ズ溶断の際のヒューズ溶断部の下部および周辺部のシリ
コン基板の光吸収率をヒューズの光吸収率より低くした
ので、レーザビームの照射エネルギーを高めシリコン基
板への照射量が多くなってもレーザビームのシリコン基
板への吸収を低減でき、シリコン基板がダメージを受け
ること無く安定してヒューズ切断が行え、信頼性の高い
半導体装置が得られる効果がある。
【0030】また、ヒューズ溶断の際のヒューズ溶断部
の下部および周辺部のシリコン基板の複素屈折率の減衰
係数値をヒューズの複素屈折率の減衰係数値より小さく
したので、レーザビームの照射エネルギーを高めシリコ
ン基板への照射量が多くなってもレーザビームのシリコ
ン基板への吸収を低減でき、シリコン基板がダメージを
受けること無く安定してヒューズ切断が行え、信頼性の
高い半導体装置が得られる効果がある。
【0031】また、ヒューズ溶断部の下部および周辺部
のシリコン基板のキャリア濃度を1024-3以下とした
ので、レーザビームの照射エネルギーを高めシリコン基
板への照射量が多くなってもレーザビームのシリコン基
板への吸収を低減でき、シリコン基板がダメージを受け
ること無く安定してヒューズ切断が行え、信頼性の高い
半導体装置が得られる効果がある。
【図面の簡単な説明】
【図1】 常温におけるシリコンの複素屈折率の減衰係
数と光の波長との関係を示した図である。
【図2】 常温におけるイオン注入されたシリコンの減
衰係数と光の波長との関係を示した図である。
【図3】 1321nmの波長に対するイオン注入され
たシリコンの減衰係数と温度の関係を示した図である。
【図4】 レーザブローする半導体装置と照射するレー
ザビームの位置関係を示した断面図である。
【図5】 レーザブロー後の半導体装置の断面図であ
る。
【図6】 ヒューズ上部の絶縁膜厚に対するヒューズの
光吸収率を示した図である。
【図7】 レーザブロー後の問題点を示す半導体装置の
断面図である。
【符号の説明】
1 シリコン基板、2 ヒューズ、5 レーザビーム。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−70045(JP,A) 特開 昭61−152039(JP,A) 特開 平5−275665(JP,A) 特開 平5−235169(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/82

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 シリコン基板上に冗長回路を有し、上記
    冗長回路の切り換えのためにレーザビームによってヒュ
    ーズ溶断を行う半導体装置において、 上記ヒューズ溶断の際の上記ヒューズ溶断部の下部およ
    び周辺部の上記シリコン基板の光吸収率を上記ヒューズ
    の光吸収率より低くしたことを特徴とする半導体装置。
  2. 【請求項2】 シリコン基板上に冗長回路を有し、上記
    冗長回路の切り換えのためにレーザビームによってヒュ
    ーズ溶断を行う半導体装置において、 上記ヒューズ溶断の際の上記ヒューズ溶断部の下部およ
    び周辺部の上記シリコン基板の複素屈折率の減衰係数値
    を上記ヒューズの複素屈折率の減衰係数値より小さくし
    たことを特徴とする半導体装置。
  3. 【請求項3】 シリコン基板上に冗長回路を有し、上記
    冗長回路の切り換えのためにレーザビームによってヒュ
    ーズ溶断を行う半導体装置において、 上記ヒューズ溶断部の下部および周辺部の上記シリコン
    基板のキャリア濃度を1024-3以下としたことを特徴
    とする半導体装置。
JP06949597A 1997-03-24 1997-03-24 半導体装置 Expired - Lifetime JP3269982B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06949597A JP3269982B2 (ja) 1997-03-24 1997-03-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06949597A JP3269982B2 (ja) 1997-03-24 1997-03-24 半導体装置

Publications (2)

Publication Number Publication Date
JPH10270559A JPH10270559A (ja) 1998-10-09
JP3269982B2 true JP3269982B2 (ja) 2002-04-02

Family

ID=13404365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06949597A Expired - Lifetime JP3269982B2 (ja) 1997-03-24 1997-03-24 半導体装置

Country Status (1)

Country Link
JP (1) JP3269982B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4155677B2 (ja) 1998-09-08 2008-09-24 株式会社リコー 中間転写ベルト、その製造方法及び画像形成装置

Also Published As

Publication number Publication date
JPH10270559A (ja) 1998-10-09

Similar Documents

Publication Publication Date Title
US5444012A (en) Method for manufacturing semiconductor integrated circuit device having a fuse element
US5241212A (en) Semiconductor device having a redundant circuit portion and a manufacturing method of the same
JP2764043B2 (ja) 紫外線透過窒化シリコン
JPH0519817B2 (ja)
US20030146491A1 (en) Semiconductor integrated circuit device and method of producing the same
US20070172995A1 (en) Method for forming fuse of semiconductor device
US20040178425A1 (en) Semiconductor device having fuse
JP3269982B2 (ja) 半導体装置
JPS58170037A (ja) 配線の切断方法及び切断装置
JP3264327B2 (ja) 半導体装置及び半導体装置の製造方法
US20080020560A1 (en) Method for manufacturing fuse box having vertically formed protective film
JP3506369B2 (ja) 半導体集積回路装置及びその製造方法
JPS5948543B2 (ja) 半導体装置
US4496608A (en) P-Glass reflow technique
US6144087A (en) Semiconductor nonvolatile storage and method of fabricating the same
US20030022435A1 (en) Method for forming multiple gate oxide layer with the plasma oxygen doping
US6372522B1 (en) Use of optimized film stacks for increasing absorption for laser repair of fuse links
JPH1041392A (ja) 半導体装置
US20070063310A1 (en) A metal fuse for semiconductor devices and methods of manufacturing thereof
JPH0828422B2 (ja) 半導体装置
JP2941818B2 (ja) 半導体素子の製法
US20050205965A1 (en) Semiconductor device having a fuse including an aluminum layer
JPH06244285A (ja) 半導体装置
KR100688475B1 (ko) 텅스텐 퓨즈 링크를 갖는 반도체 소자 및 그 제조방법
JPS6018933A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term