JPH08255553A - 集積回路装置のためのヒューズ構造部 - Google Patents
集積回路装置のためのヒューズ構造部Info
- Publication number
- JPH08255553A JPH08255553A JP7343006A JP34300695A JPH08255553A JP H08255553 A JPH08255553 A JP H08255553A JP 7343006 A JP7343006 A JP 7343006A JP 34300695 A JP34300695 A JP 34300695A JP H08255553 A JPH08255553 A JP H08255553A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- conductive material
- dielectric material
- circuit element
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004020 conductor Substances 0.000 claims abstract description 49
- 239000003989 dielectric material Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000008878 coupling Effects 0.000 claims abstract description 8
- 238000010168 coupling process Methods 0.000 claims abstract description 8
- 238000005859 coupling reaction Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract 3
- 238000000034 method Methods 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 230000001681 protective effect Effects 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000005360 phosphosilicate glass Substances 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 abstract description 20
- 230000007797 corrosion Effects 0.000 abstract description 4
- 238000005260 corrosion Methods 0.000 abstract description 4
- 230000001678 irradiating effect Effects 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 57
- 239000000463 material Substances 0.000 description 11
- 230000002950 deficient Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/055—Fuse
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fuses (AREA)
Abstract
(57)【要約】
【課題】 バンク内への配置に制約のない、信頼性の高
い小型で簡素なヒューズを提供すること。 【解決手段】 ヒューズ構造部は、導電材料と誘電材料
を含んでおり、前記導電材料は基板上で第１の集積回路
素子と第２の集積回路素子の間にデポジットされてお
り、さらに前記導電材料は所定のレーザー照射によって
溶融可能であり、前記誘電材料は、前記所定のレーザー
照射で低下され、該誘電材料は基板上で前記導電材料を
第１の集積回路素子と第２の集積回路素子から電気的に
絶縁するようにデポジットされており、前記誘電材料
は、前記所定のレーザー照射の照射量に基づいて前記導
電材料への絶縁性が低下し、前記導電材料は前記第１の
集積回路素子と第２の集積回路素子を電気的に結合させ
るように構成する。
い小型で簡素なヒューズを提供すること。 【解決手段】 ヒューズ構造部は、導電材料と誘電材料
を含んでおり、前記導電材料は基板上で第１の集積回路
素子と第２の集積回路素子の間にデポジットされてお
り、さらに前記導電材料は所定のレーザー照射によって
溶融可能であり、前記誘電材料は、前記所定のレーザー
照射で低下され、該誘電材料は基板上で前記導電材料を
第１の集積回路素子と第２の集積回路素子から電気的に
絶縁するようにデポジットされており、前記誘電材料
は、前記所定のレーザー照射の照射量に基づいて前記導
電材料への絶縁性が低下し、前記導電材料は前記第１の
集積回路素子と第２の集積回路素子を電気的に結合させ
るように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、第１の集積回路素
子と第２の集積回路素子の選択的結合のためのヒューズ
構造部であって、第１の集積回路素子は基板上で第２の
集積回路素子に近接して配設されている集積回路装置の
ためのヒューズ構造部に関する。
子と第２の集積回路素子の選択的結合のためのヒューズ
構造部であって、第１の集積回路素子は基板上で第２の
集積回路素子に近接して配設されている集積回路装置の
ためのヒューズ構造部に関する。
【０００２】
【従来の技術】半導体集積回路は、大抵はシリコンから
なる単結晶板が又はチップ上に設けられるダイオードや
トランジスタのような多数の電子装置を含んでいる。こ
れらのデバイスは非常に小さいので、それらの動作性は
結晶板中の欠陥や不純物に対して非常に敏感である。回
路中のシングルトランジスタの欠陥は回路の作動不良に
つながる。
なる単結晶板が又はチップ上に設けられるダイオードや
トランジスタのような多数の電子装置を含んでいる。こ
れらのデバイスは非常に小さいので、それらの動作性は
結晶板中の欠陥や不純物に対して非常に敏感である。回
路中のシングルトランジスタの欠陥は回路の作動不良に
つながる。
【０００３】このような問題を防ぐために半導体製造工
場においては定期的に冗長的な回路が同じチップ上に形
成される。それにより検査中に欠陥回路が発見された場
合には欠陥回路が無効化され冗長的な回路が使用され
る。メモリ集積回路の場合ではメモリセルが通常は行と
列に配列される。各メモリセルは個々の行と列によって
アドレス指定される。ヒューズを遮断するか又はヒュー
ズの正しい組み合わせを行うことによって、個々のメモ
リセルのような、欠陥素子をアドレス指定する回路素子
が相応に冗長的な素子をアドレス指定する回路素子に置
き換えられる。
場においては定期的に冗長的な回路が同じチップ上に形
成される。それにより検査中に欠陥回路が発見された場
合には欠陥回路が無効化され冗長的な回路が使用され
る。メモリ集積回路の場合ではメモリセルが通常は行と
列に配列される。各メモリセルは個々の行と列によって
アドレス指定される。ヒューズを遮断するか又はヒュー
ズの正しい組み合わせを行うことによって、個々のメモ
リセルのような、欠陥素子をアドレス指定する回路素子
が相応に冗長的な素子をアドレス指定する回路素子に置
き換えられる。
【０００４】従来技術としては、欠陥回路を絶縁する２
つの常用手法が挙げられる。第１の手法は通常の閉成形
ヒューズを遮断する方法である。第２の手法は通常の開
放形ヒューズを閉成する方法である。これらの２つのヒ
ューズのタイプは欠陥回路の作業を実施するための冗長
的回路の使用を可能にするように構成されている。
つの常用手法が挙げられる。第１の手法は通常の閉成形
ヒューズを遮断する方法である。第２の手法は通常の開
放形ヒューズを閉成する方法である。これらの２つのヒ
ューズのタイプは欠陥回路の作業を実施するための冗長
的回路の使用を可能にするように構成されている。
【０００５】冗長的回路への切換はたいていは確実性の
高い通常の閉成形ヒューズを遮断することによって行わ
れる。これにより欠陥回路が絶縁される。通常の閉成形
ヒューズの切断には欠点が伴う。従来技術の実例には大
電流の適用によって開かれる多くのタイプのヒューズが
挙げられる。この種のヒューズは加熱され、ヒューズ素
子を形成する材料が溶融して回路を開く。この種のタイ
プの技術上の欠陥の１つはヒューズ材料が溶断された時
にはじけてデバイス表面に付着することである。これは
デバイスの破壊に結び付く恐れがある。ヒューズに供給
される電流はヒューズ素子の断面積に基づいて正確に計
算されなければならない。リンクの切断に要求されるエ
ネルギを少なくさせることは、より小さな断面積のヒュ
ーズを用いることによって可能になるが、しかしながら
これにはヒューズの配置されている個所の導電パスに供
給可能なピーク電流の低下が伴う。そのような従来技術
は米国特許第４５３６９４８号明細書の“Methode Auf
Manufacturing Programmable Semiconductor Device”
に開示されている。
高い通常の閉成形ヒューズを遮断することによって行わ
れる。これにより欠陥回路が絶縁される。通常の閉成形
ヒューズの切断には欠点が伴う。従来技術の実例には大
電流の適用によって開かれる多くのタイプのヒューズが
挙げられる。この種のヒューズは加熱され、ヒューズ素
子を形成する材料が溶融して回路を開く。この種のタイ
プの技術上の欠陥の１つはヒューズ材料が溶断された時
にはじけてデバイス表面に付着することである。これは
デバイスの破壊に結び付く恐れがある。ヒューズに供給
される電流はヒューズ素子の断面積に基づいて正確に計
算されなければならない。リンクの切断に要求されるエ
ネルギを少なくさせることは、より小さな断面積のヒュ
ーズを用いることによって可能になるが、しかしながら
これにはヒューズの配置されている個所の導電パスに供
給可能なピーク電流の低下が伴う。そのような従来技術
は米国特許第４５３６９４８号明細書の“Methode Auf
Manufacturing Programmable Semiconductor Device”
に開示されている。
【０００６】通常の閉成形ヒューズを開くその他の従来
の方法はレーザービームによってヒューズを切断するこ
とである。この方法ではヒューズ上にエッチング処理さ
れる外側の保護層に開口部が要求される。それによって
レーザビームがヒューズを切断できるようになる。この
方法の欠点の１つはヒューズが製造中に汚染にさらされ
たままであることである。その他の欠点は切断された後
にヒューズを保護層で覆う必要があることである。なぜ
なら腐食の恐れがあるからである。この方法も電流によ
るヒューズ切断の欠点を有している。なぜならヒューズ
がとぶ際に破片が飛び散るからである。それにより半導
体デバイスが機能不能にされる恐れが生じる。この方法
の一例は米国特許第４７９５７２０号“Methode For Pr
oducingSemiconductor Devices and Cutting Fuses“と
米国特許第５１８５２９１号“Methode Auf Making Sev
erable Conductive Path in an Integrated-Circuit De
vice”に記載されている。
の方法はレーザービームによってヒューズを切断するこ
とである。この方法ではヒューズ上にエッチング処理さ
れる外側の保護層に開口部が要求される。それによって
レーザビームがヒューズを切断できるようになる。この
方法の欠点の１つはヒューズが製造中に汚染にさらされ
たままであることである。その他の欠点は切断された後
にヒューズを保護層で覆う必要があることである。なぜ
なら腐食の恐れがあるからである。この方法も電流によ
るヒューズ切断の欠点を有している。なぜならヒューズ
がとぶ際に破片が飛び散るからである。それにより半導
体デバイスが機能不能にされる恐れが生じる。この方法
の一例は米国特許第４７９５７２０号“Methode For Pr
oducingSemiconductor Devices and Cutting Fuses“と
米国特許第５１８５２９１号“Methode Auf Making Sev
erable Conductive Path in an Integrated-Circuit De
vice”に記載されている。
【０００７】しかしながら冗長的回路への切換は、機能
回路を使用可能にして欠陥回路を絶縁する開放形ヒュー
ズの選択的な閉成によっても達成することができる。ヒ
ューズは典型的には中間絶縁層によって分離された下方
導電層と上方導電層を有する水平な層構造で製造され
る。レーザビームはヒューズの加熱に用いられる。それ
により絶縁層の破壊と上方及び下方の導電層の溶融が一
緒に生じ、ヒューズが閉成する。この種の技法の欠点は
ヒューズに照射されるレーザーエネルギが所期の電気的
なパスを保護するために注意深く計算されなければなら
ないことである。なぜならレーザビームは導電層の１つ
を貫通しなければならないからである。この技法のその
他の欠点はヒューズが保護層なしで製造され、汚染物に
さらされる可能性があることである。そのような従来技
術は米国特許４８１０６６３号明細書“Methode Auf Fo
rming Conductive Path by Low Power Laser Pulse”お
よび米国特許第４９１２０６６号明細書“Make Link Pr
ogramming Auf Semiconductor Device using Laserenha
nced Thermal Breakdown Auf Insulator”に記載されて
いる。
回路を使用可能にして欠陥回路を絶縁する開放形ヒュー
ズの選択的な閉成によっても達成することができる。ヒ
ューズは典型的には中間絶縁層によって分離された下方
導電層と上方導電層を有する水平な層構造で製造され
る。レーザビームはヒューズの加熱に用いられる。それ
により絶縁層の破壊と上方及び下方の導電層の溶融が一
緒に生じ、ヒューズが閉成する。この種の技法の欠点は
ヒューズに照射されるレーザーエネルギが所期の電気的
なパスを保護するために注意深く計算されなければなら
ないことである。なぜならレーザビームは導電層の１つ
を貫通しなければならないからである。この技法のその
他の欠点はヒューズが保護層なしで製造され、汚染物に
さらされる可能性があることである。そのような従来技
術は米国特許４８１０６６３号明細書“Methode Auf Fo
rming Conductive Path by Low Power Laser Pulse”お
よび米国特許第４９１２０６６号明細書“Make Link Pr
ogramming Auf Semiconductor Device using Laserenha
nced Thermal Breakdown Auf Insulator”に記載されて
いる。
【０００８】通常の開放形ヒューズのその他のヒューズ
のタイプはリンク形状をしている。このヒューズでは導
電層がエッチングホールか溝を有する絶縁層によって分
離されている。このタイプのヒューズは絶縁層によって
覆われている下方導電層によって構成されている。開口
部は絶縁層内のエッチングによって形成される。上方の
導電層は絶縁層の表面にデポジットされる。しかしなが
らそのようなエッチングによる開口部は材料で充たされ
ない。レーザービームは開口部に直接照射され上方の導
電層を溶融し、これは開口部内に流入して上方の導電層
と下方の導電層が短絡する。この方法の欠点の１つは十
分な材料で開口部を充たして導電層の短絡を生ぜしめる
ために開口部縁部に突出するいくぶんかの材料を上方の
導電層にデポジットする必要があることである。この方
法のその他の欠点はこのデバイスの構造によって導電層
の短絡に用いられるレーザのタイプが限定されてしまう
ことである。レーザーエネルギの密度が低すぎる場合に
は上方の導電層と下方の導電層は一緒に溶融しないし、
レーザエネルギの密度が高すぎる場合にはこれらの導電
層がダメージを受ける。このような従来手法の例は米国
特許第４９６８６４３号明細書“Methode for Fabricat
ting an Activable Conducting Link for Metallic Con
ductive Wiring in a Semiconductor Device”に記載さ
れている。
のタイプはリンク形状をしている。このヒューズでは導
電層がエッチングホールか溝を有する絶縁層によって分
離されている。このタイプのヒューズは絶縁層によって
覆われている下方導電層によって構成されている。開口
部は絶縁層内のエッチングによって形成される。上方の
導電層は絶縁層の表面にデポジットされる。しかしなが
らそのようなエッチングによる開口部は材料で充たされ
ない。レーザービームは開口部に直接照射され上方の導
電層を溶融し、これは開口部内に流入して上方の導電層
と下方の導電層が短絡する。この方法の欠点の１つは十
分な材料で開口部を充たして導電層の短絡を生ぜしめる
ために開口部縁部に突出するいくぶんかの材料を上方の
導電層にデポジットする必要があることである。この方
法のその他の欠点はこのデバイスの構造によって導電層
の短絡に用いられるレーザのタイプが限定されてしまう
ことである。レーザーエネルギの密度が低すぎる場合に
は上方の導電層と下方の導電層は一緒に溶融しないし、
レーザエネルギの密度が高すぎる場合にはこれらの導電
層がダメージを受ける。このような従来手法の例は米国
特許第４９６８６４３号明細書“Methode for Fabricat
ting an Activable Conducting Link for Metallic Con
ductive Wiring in a Semiconductor Device”に記載さ
れている。
【０００９】絶縁層内の孔部を利用して２つの導電層を
結合させるその他のヒューズは米国特許第４７５１１９
７号明細書“Make-Link Programming Auf Semiconducto
r Devices using Laser-Enhanced Thermal Breakdown A
uf Insulator”に記載されている。この発明では下方の
導電層が絶縁層によって覆われている。孔部は絶縁層に
エッチングされている。この孔部と共に薄い導電層がデ
ポジットされている。この導電層が下方の導電層とコン
タクトする。低濃度ドーピングされたシリコン層は薄い
導電層の上方にデポジットされる。このポリシリコンは
絶縁体として保護する。なぜならその形態には高い抵抗
が備わっているからである。金属層は孔部の残りを充た
すためにポロシリコン層の上にデポジットされる。上方
の導電層は絶縁層の上にデポジットされ、孔部を充た
す。レーザビームはこの充たされた孔部に直接照射され
る。なぜなら孔部に充たされている材料と上方及び下方
の導電層が相互に反応してヒューズを閉成させるからで
ある。この技法の欠点の１つはヒューズを製造するため
に複雑なプロセスが必要になることである。その他の欠
点はヒューズを形成する材料の組み合わせが制限される
ことである。なぜならこれらの材料はレーザービームの
照射のもとで相互に作用しなければならないからであ
る。さもないとヒューズが閉成しない。
結合させるその他のヒューズは米国特許第４７５１１９
７号明細書“Make-Link Programming Auf Semiconducto
r Devices using Laser-Enhanced Thermal Breakdown A
uf Insulator”に記載されている。この発明では下方の
導電層が絶縁層によって覆われている。孔部は絶縁層に
エッチングされている。この孔部と共に薄い導電層がデ
ポジットされている。この導電層が下方の導電層とコン
タクトする。低濃度ドーピングされたシリコン層は薄い
導電層の上方にデポジットされる。このポリシリコンは
絶縁体として保護する。なぜならその形態には高い抵抗
が備わっているからである。金属層は孔部の残りを充た
すためにポロシリコン層の上にデポジットされる。上方
の導電層は絶縁層の上にデポジットされ、孔部を充た
す。レーザビームはこの充たされた孔部に直接照射され
る。なぜなら孔部に充たされている材料と上方及び下方
の導電層が相互に反応してヒューズを閉成させるからで
ある。この技法の欠点の１つはヒューズを製造するため
に複雑なプロセスが必要になることである。その他の欠
点はヒューズを形成する材料の組み合わせが制限される
ことである。なぜならこれらの材料はレーザービームの
照射のもとで相互に作用しなければならないからであ
る。さもないとヒューズが閉成しない。
【００１０】従来技術の試行から、ヒューズ素子には精
密な製造プロセスやヒューズ形状に過度な制限を生ぜし
めることなく半導体デバイス上のどこにでも配設できる
くらいの十分な小ささが必要とされる。
密な製造プロセスやヒューズ形状に過度な制限を生ぜし
めることなく半導体デバイス上のどこにでも配設できる
くらいの十分な小ささが必要とされる。
【００１１】
【発明が解決しようとする課題】それ故に本発明の課題
は、バンク内での配置に制約のない、信頼性の高い小型
で簡素なヒューズを提供することである。また本発明の
課題は、酸化層内のエッチング変化に敏感に反応するこ
とのない腐食にも強いヒューズ構造を提供することであ
る。
は、バンク内での配置に制約のない、信頼性の高い小型
で簡素なヒューズを提供することである。また本発明の
課題は、酸化層内のエッチング変化に敏感に反応するこ
とのない腐食にも強いヒューズ構造を提供することであ
る。
【００１２】
【課題を解決するための手段】上記課題は本発明によ
り、ヒューズ構造部は、導電材料と誘電材料を含んでお
り、前記導電材料は基板上で第１の集積回路素子と第２
の集積回路素子の間にデポジットされており、さらに前
記導電材料は所定のレーザー照射によって溶融可能であ
り、前記誘電材料は、前記所定のレーザー照射で低下さ
れ、該誘電材料は基板上で前記導電材料を第１の集積回
路素子と第２の集積回路素子から電気的に絶縁するよう
にデポジットされており、前記誘電材料は、前記所定の
レーザー照射の照射量に基づいて前記導電材料への絶縁
性が低下し、前記導電材料は前記第１の集積回路素子と
第２の集積回路素子を電気的に結合させるように構成さ
れて解決される。
り、ヒューズ構造部は、導電材料と誘電材料を含んでお
り、前記導電材料は基板上で第１の集積回路素子と第２
の集積回路素子の間にデポジットされており、さらに前
記導電材料は所定のレーザー照射によって溶融可能であ
り、前記誘電材料は、前記所定のレーザー照射で低下さ
れ、該誘電材料は基板上で前記導電材料を第１の集積回
路素子と第２の集積回路素子から電気的に絶縁するよう
にデポジットされており、前記誘電材料は、前記所定の
レーザー照射の照射量に基づいて前記導電材料への絶縁
性が低下し、前記導電材料は前記第１の集積回路素子と
第２の集積回路素子を電気的に結合させるように構成さ
れて解決される。
【００１３】本発明は、欠陥のある回路を冗長的回路バ
ンクから選択的に分離する、半導体集積回路との結合に
使用される通常の開放形ヒューズである。ヒューズ素子
は、誘電材料領域によって複数の集積回路素子から絶縁
される導電材料の中央領域を含んでいる。この複数の集
積回路素子と本発明によるヒューズ素子は、半導体基板
上にデポジットされる。ヒューズ素子と集積回路素子の
下方にはこれらの素子と半導体基板との短絡や素子相互
間の短絡を防ぐために薄い酸化層が基板上にデポジット
される。保護誘電層は全集積回路の製造中にフューズ素
子と２つの集積回路素子の両方の上にデポジットされ
る。
ンクから選択的に分離する、半導体集積回路との結合に
使用される通常の開放形ヒューズである。ヒューズ素子
は、誘電材料領域によって複数の集積回路素子から絶縁
される導電材料の中央領域を含んでいる。この複数の集
積回路素子と本発明によるヒューズ素子は、半導体基板
上にデポジットされる。ヒューズ素子と集積回路素子の
下方にはこれらの素子と半導体基板との短絡や素子相互
間の短絡を防ぐために薄い酸化層が基板上にデポジット
される。保護誘電層は全集積回路の製造中にフューズ素
子と２つの集積回路素子の両方の上にデポジットされ
る。
【００１４】集積回路素子の電気的結合のためにレーザ
ビームがヒューズ素子の方向に直接照射される。このレ
ーザビームは保護誘電層を貫通して導電材料とヒューズ
素子を形成する誘電材料の両方を溶融する。ヒューズ素
子の溶融により導電材料は２つの集積回路素子とコンタ
クトする。それにより２つの集積回路素子同士の電気的
結合が生ぜしめられる。
ビームがヒューズ素子の方向に直接照射される。このレ
ーザビームは保護誘電層を貫通して導電材料とヒューズ
素子を形成する誘電材料の両方を溶融する。ヒューズ素
子の溶融により導電材料は２つの集積回路素子とコンタ
クトする。それにより２つの集積回路素子同士の電気的
結合が生ぜしめられる。
【００１５】
【発明の実施の形態】図１には本発明によるヒューズ素
子１０が示されている。このヒューズ素子１０は集積回
路素子１４，１５の間にデポジットされている。集積回
路素子１４，１５は、いくつかのコンポーネントをそれ
らが製造中か又は集積回路１１全体のプログラミング中
に選択的に接続されるように導く。図示の実施例ではヒ
ューズ素子１０は通常の開放形ヒューズである。これは
集積回路素子１４，１５を電気的に絶縁している。
子１０が示されている。このヒューズ素子１０は集積回
路素子１４，１５の間にデポジットされている。集積回
路素子１４，１５は、いくつかのコンポーネントをそれ
らが製造中か又は集積回路１１全体のプログラミング中
に選択的に接続されるように導く。図示の実施例ではヒ
ューズ素子１０は通常の開放形ヒューズである。これは
集積回路素子１４，１５を電気的に絶縁している。
【００１６】ヒューズ素子１０は導電材料１２からなる
中央領域を含んでいる。この導電材料１２は誘電材料１
６の領域によって集積回路素子１４，１５から絶縁され
ている。後の処理に合わせる理由から、導電材料１２と
誘電材料１６はレーザ照射を容易に吸収し簡単に溶融さ
れる材料から選択される。本発明の有利な実施例によれ
ば導電材料１２はポリシリコンからなり、誘電材料は酸
化珪素又は窒化珪素から形成される。
中央領域を含んでいる。この導電材料１２は誘電材料１
６の領域によって集積回路素子１４，１５から絶縁され
ている。後の処理に合わせる理由から、導電材料１２と
誘電材料１６はレーザ照射を容易に吸収し簡単に溶融さ
れる材料から選択される。本発明の有利な実施例によれ
ば導電材料１２はポリシリコンからなり、誘電材料は酸
化珪素又は窒化珪素から形成される。
【００１７】図示の実施例では集積回路素子１４，１５
と本発明によるヒューズ素子１０は半導体基板２０上に
デポジットされている。このヒューズ素子１０と集積回
路素子１４,１５の下方では、これらの素子と半導体基
板２０との短絡か又は半導体基板２０を介した当該素子
間の短絡を防ぐために薄い酸化層１８が基板上にデポジ
ットされる。集積回路１１全体の製造中に前記ヒューズ
素子１０と集積回路素子１４,１５の上方には少なくと
も１つの保護誘電層２２がデポジットされる。別の有利
な実施例によれば、この保護誘電層２２はホスホシリケ
ートガラス（ＰＳＧ）であり得る。これは十分な透明性
を有する。この層の十分な透明性はヒューズ素子１０へ
のレーザの照準の助けとなり、また集積回路１１のヒュ
ーズを持たない素子への伝送光エネルギの総量を低減す
る。
と本発明によるヒューズ素子１０は半導体基板２０上に
デポジットされている。このヒューズ素子１０と集積回
路素子１４,１５の下方では、これらの素子と半導体基
板２０との短絡か又は半導体基板２０を介した当該素子
間の短絡を防ぐために薄い酸化層１８が基板上にデポジ
ットされる。集積回路１１全体の製造中に前記ヒューズ
素子１０と集積回路素子１４,１５の上方には少なくと
も１つの保護誘電層２２がデポジットされる。別の有利
な実施例によれば、この保護誘電層２２はホスホシリケ
ートガラス（ＰＳＧ）であり得る。これは十分な透明性
を有する。この層の十分な透明性はヒューズ素子１０へ
のレーザの照準の助けとなり、また集積回路１１のヒュ
ーズを持たない素子への伝送光エネルギの総量を低減す
る。
【００１８】図２によれば２つの集積回路素子１４,１
５を電気的に結合させるためにレーザビーム２６がヒュ
ーズ素子１０方向に直接照射されるのがわかる。このレ
ーザビーム２６は保護誘電層２２を透過して、ヒューズ
素子１０を形成する導電材料１２と誘電材料１６の両方
を溶融する。ヒューズ素子１０の溶融の結果誘電材料１
６が溶断される。溶融導電材料１２は集積回路素子１
４,１５とコンタクトする。それにより集積回路１４,１
５は共に電気的に結合される。その結果ヒューズ素子１
０はその通常の“開放”状態から“閉成”状態に変化す
る。有利な実施例によれば“閉成”されたヒューズ素子
１０の抵抗は１kΩよりも小さい。
５を電気的に結合させるためにレーザビーム２６がヒュ
ーズ素子１０方向に直接照射されるのがわかる。このレ
ーザビーム２６は保護誘電層２２を透過して、ヒューズ
素子１０を形成する導電材料１２と誘電材料１６の両方
を溶融する。ヒューズ素子１０の溶融の結果誘電材料１
６が溶断される。溶融導電材料１２は集積回路素子１
４,１５とコンタクトする。それにより集積回路１４,１
５は共に電気的に結合される。その結果ヒューズ素子１
０はその通常の“開放”状態から“閉成”状態に変化す
る。有利な実施例によれば“閉成”されたヒューズ素子
１０の抵抗は１kΩよりも小さい。
【００１９】図３には本発明によるヒューズ素子１０の
製造過程が示されている。２つの集積回路素子１４,１
５はまず半導体基板２０の薄い酸化層１８上に形成され
る。間隔Ｄは後のヒューズ素子１０の補償のために集積
回路素子１４,１５の間に残される。有利な実施例では
この集積回路素子１４,１５の間の間隔Ｄは約０.５μｍ
である。しかしながら製造プロセスの最小設計規定に従
ってその他の寸法を用いることも可能である。誘電材料
１６は図４に示されているように、公知の従来技術を用
いて集積回路素子１４,１５の間にデポジットされる。
デポジットされた誘電材料１６の中央領域は、垂直な誘
電スペーサ１６a,１６bを形成するために適切なマスク
を用いてエッチング処理される。この誘電スペーサ１６
a,１６bは図５に示されているように集積回路素子１４,
１５の壁面側に配置される。導電材料１２の層は図６に
示されているように誘電スペーサ１６a,１６bの間にデ
ポジットされる。この導電材料１２層の厚さは集積回路
素子１４,１５の厚さよりも薄い。導電材料１２の中央
部分は図７に示されているように、短い中間領域とほぼ
同じ厚さを有する２つの垂直壁部を有したＵ字状の構造
を形成するためにエッチング処理される。この形状は導
電材料１２の大部分を誘電スペーサ１６a,16bのすぐ近
くに位置づける。それだけでレーザエネルギが溶融導電
材料の大部分に供給された場合には溶融される誘電材料
にバイパスせしめる位置となり、集積回路素子とのコン
タクトを生ぜしめる。
製造過程が示されている。２つの集積回路素子１４,１
５はまず半導体基板２０の薄い酸化層１８上に形成され
る。間隔Ｄは後のヒューズ素子１０の補償のために集積
回路素子１４,１５の間に残される。有利な実施例では
この集積回路素子１４,１５の間の間隔Ｄは約０.５μｍ
である。しかしながら製造プロセスの最小設計規定に従
ってその他の寸法を用いることも可能である。誘電材料
１６は図４に示されているように、公知の従来技術を用
いて集積回路素子１４,１５の間にデポジットされる。
デポジットされた誘電材料１６の中央領域は、垂直な誘
電スペーサ１６a,１６bを形成するために適切なマスク
を用いてエッチング処理される。この誘電スペーサ１６
a,１６bは図５に示されているように集積回路素子１４,
１５の壁面側に配置される。導電材料１２の層は図６に
示されているように誘電スペーサ１６a,１６bの間にデ
ポジットされる。この導電材料１２層の厚さは集積回路
素子１４,１５の厚さよりも薄い。導電材料１２の中央
部分は図７に示されているように、短い中間領域とほぼ
同じ厚さを有する２つの垂直壁部を有したＵ字状の構造
を形成するためにエッチング処理される。この形状は導
電材料１２の大部分を誘電スペーサ１６a,16bのすぐ近
くに位置づける。それだけでレーザエネルギが溶融導電
材料の大部分に供給された場合には溶融される誘電材料
にバイパスせしめる位置となり、集積回路素子とのコン
タクトを生ぜしめる。
【００２０】ヒューズ素子１０の製造はこの過程で仕上
げられる。ヒューズ素子１０は図８に示されているよう
に透明な保護誘電層２２と１つ又は複数のキャップ層２
４によって覆われる。有利な実施例ではこのキャップ層
２４が酸化膜で形成される。ヒューズ素子１０を覆う保
護誘電層２２とキャップ層２４は半導体デバイス上方に
配設され、外部汚染物質とのヒューズ素子１０の接触を
防ぐ。しかしながら前述のヒューズ素子１０は何らかの
保護層を持たない開放構造で製造することも可能であ
る。
げられる。ヒューズ素子１０は図８に示されているよう
に透明な保護誘電層２２と１つ又は複数のキャップ層２
４によって覆われる。有利な実施例ではこのキャップ層
２４が酸化膜で形成される。ヒューズ素子１０を覆う保
護誘電層２２とキャップ層２４は半導体デバイス上方に
配設され、外部汚染物質とのヒューズ素子１０の接触を
防ぐ。しかしながら前述のヒューズ素子１０は何らかの
保護層を持たない開放構造で製造することも可能であ
る。
【００２１】図９には半導体基板２０上に形成されたヒ
ューズ素子１０のバンク１００が示されている。各ヒュ
ーズ素子１０は、接続されるべき回路の電気特性と、導
電材料１２及び集積回路素子１４,１５に選択される材
料に基づいた異なる設計構造を有している。図９の左か
ら右へ順番に見て最初のヒューズ素子１０は基本的なＵ
字形状をしていて集積回路素子１４の区間３０の間に形
成されている。この集積回路素子１４は集積回路素子１
５内に形成されている窪み３２内に突出している。この
設計構造は製造が容易で簡単になる利点を有している。
第２のヒューズ素子１０は基本的にＷ形状をしており、
集積回路素子１４の２つの区間３４の間に形成されてい
る。この集積回路素子１４は集積回路素子１５内に形成
されている２つの窪み３６内へ突出している。この形状
は導電材料１２によってコンタクトされる各集積回路素
子１４,１５の表面領域を最大化する。第３のヒューズ
素子１０は基本的にＺ形状をしており、Ｌ字状の連結形
突出部３８を有する集積回路素子１４,１５の間に形成
されている。この形状は、レーザビームのターゲットと
なる中央領域内の導電材料１２とコンタクトする、集積
回路素子１４,１５の各領域の表面領域を集約する。
ューズ素子１０のバンク１００が示されている。各ヒュ
ーズ素子１０は、接続されるべき回路の電気特性と、導
電材料１２及び集積回路素子１４,１５に選択される材
料に基づいた異なる設計構造を有している。図９の左か
ら右へ順番に見て最初のヒューズ素子１０は基本的なＵ
字形状をしていて集積回路素子１４の区間３０の間に形
成されている。この集積回路素子１４は集積回路素子１
５内に形成されている窪み３２内に突出している。この
設計構造は製造が容易で簡単になる利点を有している。
第２のヒューズ素子１０は基本的にＷ形状をしており、
集積回路素子１４の２つの区間３４の間に形成されてい
る。この集積回路素子１４は集積回路素子１５内に形成
されている２つの窪み３６内へ突出している。この形状
は導電材料１２によってコンタクトされる各集積回路素
子１４,１５の表面領域を最大化する。第３のヒューズ
素子１０は基本的にＺ形状をしており、Ｌ字状の連結形
突出部３８を有する集積回路素子１４,１５の間に形成
されている。この形状は、レーザビームのターゲットと
なる中央領域内の導電材料１２とコンタクトする、集積
回路素子１４,１５の各領域の表面領域を集約する。
【００２２】前述した各構成例は単なる実施例であり、
本発明はこれらの実施例に限定されるものではない。例
えば集積回路素子間の間隔は設計基準に大きく依存させ
てもよい。すなわちヒューズ素子の設計構造は、接続さ
れる回路の電気特性に大きく左右される。
本発明はこれらの実施例に限定されるものではない。例
えば集積回路素子間の間隔は設計基準に大きく依存させ
てもよい。すなわちヒューズ素子の設計構造は、接続さ
れる回路の電気特性に大きく左右される。
【図１】通常の“開放形”実施例の断面図である。
【図２】“閉成形”実施例の断面図である。
【図３】本発明の製造過程における変化ステップを表す
実施例の断面図である。
実施例の断面図である。
【図４】本発明の製造過程における変化ステップを表す
実施例の断面図である。
実施例の断面図である。
【図５】本発明の製造過程における変化ステップを表す
実施例の断面図である。
実施例の断面図である。
【図６】本発明の製造過程における変化ステップを表す
実施例の断面図である。
実施例の断面図である。
【図６】本発明の製造過程における変化ステップを表す
実施例の断面図である。
実施例の断面図である。
【図７】本発明の製造過程における変化ステップを表す
実施例の断面図である。
実施例の断面図である。
【図８】本発明の製造過程における変化ステップを表す
実施例の断面図である。
実施例の断面図である。
【図９】バンク内に配置された本発明によるヒューズ構
造の平面図である。
造の平面図である。
１０ ヒューズ素子 １１ 集積回路 １２ 導電材料 １４ 集積回路素子 １５ 集積回路素子 １６a,b 誘電材料 １８ 酸化層 ２０ 半導体基板 ２２ 保護誘電層 ２４ キャップ層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年４月８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】通常の“開放形”実施例の断面図である。
【図２】“閉成形”実施例の断面図である。
【図３】本発明の製造過程における変化ステップを表す
実施例の断面図である。
実施例の断面図である。
【図４】本発明の製造過程における変化ステップを表す
実施例の断面図である。
実施例の断面図である。
【図５】本発明の製造過程における変化ステップを表す
実施例の断面図である。
実施例の断面図である。
【図６】本発明の製造過程における変化ステップを表す
実施例の断面図である。
実施例の断面図である。
【図７】本発明の製造過程における変化ステップを表す
実施例の断面図である。
実施例の断面図である。
【図８】本発明の製造過程における変化ステップを表す
実施例の断面図である。
実施例の断面図である。
【図９】バンク内に配置された本発明によるヒューズ構
造の平面図である。
造の平面図である。
【符号の説明】 １０ ヒューズ素子 １１ 集積回路 １２ 導電材料 １４ 集積回路素子 １５ 集積回路素子 １６ａ，ｂ 誘電材料 １８ 酸化層 ２０ 半導体基板 ２２ 保護誘電層 ２４ キャップ層
Claims (20)
- 【請求項１】 第１の集積回路素子と第２の集積回路素
子の選択的結合のためのヒューズ構造部であって、第１
の集積回路素子は基板上で第２の集積回路素子に近接し
て配設されているものにおいて、 前記ヒューズ構造部は、導電材料と誘電材料を含んでお
り、前記導電材料は基板上で第１の集積回路素子と第２
の集積回路素子の間にデポジットされており、さらに前
記導電材料は所定のレーザー照射によって溶融可能であ
り、 前記誘電材料は、前記所定のレーザー照射で低下され、
該誘電材料は基板上で前記導電材料を第１の集積回路素
子と第２の集積回路素子から電気的に絶縁するようにデ
ポジットされており、前記誘電材料は、前記所定のレー
ザー照射の照射量に基づいて前記導電材料への絶縁性が
低下し、前記導電材料は前記第１の集積回路素子と第２
の集積回路素子を電気的に結合させることを特徴とす
る、ヒューズ構造部。 - 【請求項２】 前記導電材料は、ポリシリコンと珪素化
物からなるグループから選択されている、請求項１記載
のヒューズ構造部。 - 【請求項３】 前記誘電材料はシリコンベースである、
請求項１記載のヒューズ構造。 - 【請求項４】 前記導電材料に関係する質量体は前記誘
電材料に近似的にまとめられている、請求項１記載のヒ
ューズ構造部。 - 【請求項５】 前記導電材料は、基本的にＵ字状のパタ
ーンを有しており、該パターンにより前記誘電材料に近
似的にまとめられる前記導電材料に関係する質量体の大
部分の位置付けがなされる、ヒューズ構造部。 - 【請求項６】 前記誘電材料と導電材料の結合幅は、ほ
ぼ０.５μmである、請求項１記載のヒューズ構造部。 - 【請求項７】 前記ヒューズ構造部はさらに保護誘電層
を含んでおり、該誘電層は前記誘電材料と導電材料に交
差するようにデポジットされている、請求項１記載のヒ
ューズ構造部。 - 【請求項８】 前記保護誘電層はホスホシリケートガラ
スを含んでいる、請求項７記載のヒューズ構造部。 - 【請求項９】 第１の集積回路素子と第２の集積回路素
子の選択的結合のためのヒューズ構造部を製造する方法
であって、第１の集積回路素子を基板上で第２の集積回
路素子に近接してデポジットするものにおいて、 第１の集積回路素子と第２の集積回路素子の間に誘電材
料をデポジットさせるステップと、 前記誘電材料の一部を前記第１の集積回路素子と第２の
集積回路素子から基本的に等間隔に除去するステップ
と、 前記導電材料を前記誘電材料の除去された部分にデポジ
ットさせるステップを有し、前記誘電材料によって導電
材料を集積回路素子から絶縁することを特徴とする方
法。 - 【請求項１０】 前記誘電材料と導電材料をさらに保護
誘電材料で覆うステップを付加的に含んでいる、請求項
９記載の方法。 - 【請求項１１】 前記誘電材料の一部を除去するステッ
プに前記誘電材料の下方で基板を露出させるステップが
含まれている、請求項９記載の方法。 - 【請求項１２】 前記導電材料層をポリシリコンと珪素
化物からなるグループから選択する、請求項９記載の方
法。 - 【請求項１３】 前記誘電材料層はシリコンベースであ
る、請求項９記載の方法。 - 【請求項１４】 前記保護誘電材料はホスホシリケート
ガラスである、請求項１１記載の方法。 - 【請求項１５】 第１の集積回路素子と第２の集積回路
素子を選択的に結合させる方法において、 第１の集積回路素子と第２の集積回路素子の間にデポジ
ットされるヒューズ素子を設けるステップと、 前記ヒューズ素子をレーザ照射にさらすステップを有
し、前記ヒューズ素子は、誘電材料によって第１の集積
回路素子と第２の集積回路素子から電気的に絶縁される
導電材料を含んでおり、前記レーザー照射によって誘電
材料を低下させ、前記導電材料を第１の集積回路素子と
第２の集積回路素子にコンタクトさせることを特徴とす
る方法。 - 【請求項１６】 前記導電材料をポリシリコンと珪素化
物からなるグループから選択する、請求項１５記載の方
法。 - 【請求項１７】 前記誘電材料はシリコンベースであ
る、請求項１５記載の方法。 - 【請求項１８】 前記導電材料に関係する質量体を前記
誘電材料に近似的にまとめる請求項１５記載の方法。 - 【請求項１９】 前記導電材料を基本的にＵ字状のパタ
ーンを有するように形成し、該パターンによって前記誘
電材料に近似的にまとめられる導電材料に関係する質量
体の大部分の位置決めを行う、請求項１５記載の方法。 - 【請求項２０】 前記誘電材料と導電材料の組み合わせ
幅をほぼ０．５μｍにする、請求項１５記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US36567094A | 1994-12-29 | 1994-12-29 | |
| US08/365670 | 1994-12-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08255553A true JPH08255553A (ja) | 1996-10-01 |
Family
ID=23439841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7343006A Withdrawn JPH08255553A (ja) | 1994-12-29 | 1995-12-28 | 集積回路装置のためのヒューズ構造部 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US5827759A (ja) |
| EP (1) | EP0720230B1 (ja) |
| JP (1) | JPH08255553A (ja) |
| KR (1) | KR100405027B1 (ja) |
| AT (1) | ATE277424T1 (ja) |
| DE (1) | DE69533537T2 (ja) |
| TW (1) | TW278229B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5698895A (en) * | 1994-06-23 | 1997-12-16 | Cubic Memory, Inc. | Silicon segment programming method and apparatus |
| US6218721B1 (en) * | 1997-01-14 | 2001-04-17 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| JPH10229125A (ja) * | 1997-02-14 | 1998-08-25 | Nec Corp | 半導体装置 |
| JPH11154706A (ja) * | 1997-11-20 | 1999-06-08 | Mitsubishi Electric Corp | 半導体装置 |
| US6222244B1 (en) | 1998-06-08 | 2001-04-24 | International Business Machines Corporation | Electrically blowable fuse with reduced cross-sectional area |
| US6524941B2 (en) * | 1998-06-08 | 2003-02-25 | International Business Machines Corporation | Sub-minimum wiring structure |
| US6037648A (en) * | 1998-06-26 | 2000-03-14 | International Business Machines Corporation | Semiconductor structure including a conductive fuse and process for fabrication thereof |
| US6008075A (en) * | 1999-02-11 | 1999-12-28 | Vanguard International Semiconductor Corporation | Method for simultaneous formation of contacts between metal layers and fuse windows in semiconductor manufacturing |
| US20070190751A1 (en) * | 1999-03-29 | 2007-08-16 | Marr Kenneth W | Semiconductor fuses and methods for fabricating and programming the same |
| US6650519B1 (en) | 1999-08-17 | 2003-11-18 | Seagate Technology Llc | ESD protection by a high-to-low resistance shunt |
| US6344679B1 (en) | 1999-11-19 | 2002-02-05 | International Business Machines Corporation | Diode with alterable conductivity and method of making same |
| KR100314133B1 (ko) | 1999-11-26 | 2001-11-15 | 윤종용 | 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법 |
| US6489640B1 (en) | 2000-10-06 | 2002-12-03 | National Semiconductor Corporation | Integrated circuit with fuse element and contact pad |
| US6774457B2 (en) * | 2001-09-13 | 2004-08-10 | Texas Instruments Incorporated | Rectangular contact used as a low voltage fuse element |
| US6444503B1 (en) | 2002-02-07 | 2002-09-03 | Taiwan Semiconductor Manufacturing Company | Fabricating electrical metal fuses without additional masking |
| US20040038458A1 (en) * | 2002-08-23 | 2004-02-26 | Marr Kenneth W. | Semiconductor fuses, semiconductor devices containing the same, and methods of making and using the same |
| DE10346460A1 (de) | 2003-10-02 | 2005-05-19 | Infineon Technologies Ag | Anordnung und Verfahren zum Schutz von Fuses/Anti-Fuses |
| US6946718B2 (en) * | 2004-01-05 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | Integrated fuse for multilayered structure |
| US7701035B2 (en) * | 2005-11-30 | 2010-04-20 | International Business Machines Corporation | Laser fuse structures for high power applications |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847596Y2 (ja) * | 1979-09-05 | 1983-10-29 | 富士通株式会社 | 半導体装置 |
| JPS5694661A (en) * | 1979-12-27 | 1981-07-31 | Fujitsu Ltd | Semiconductor device |
| NL8002634A (nl) * | 1980-05-08 | 1981-12-01 | Philips Nv | Programmeerbare halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| JPS5856355A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 半導体集積回路装置 |
| US4810663A (en) * | 1981-12-07 | 1989-03-07 | Massachusetts Institute Of Technology | Method of forming conductive path by low power laser pulse |
| JPS59104155A (ja) * | 1982-12-07 | 1984-06-15 | Seiko Epson Corp | 半導体ヒユ−ズ |
| US4598462A (en) * | 1983-04-07 | 1986-07-08 | Rca Corporation | Method for making semiconductor device with integral fuse |
| JPS60176250A (ja) * | 1984-02-23 | 1985-09-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6122650A (ja) * | 1984-07-11 | 1986-01-31 | Hitachi Ltd | 欠陥救済方法および装置 |
| US4751197A (en) * | 1984-07-18 | 1988-06-14 | Texas Instruments Incorporated | Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator |
| US4665295A (en) * | 1984-08-02 | 1987-05-12 | Texas Instruments Incorporated | Laser make-link programming of semiconductor devices |
| US4912066A (en) * | 1984-07-18 | 1990-03-27 | Texas Instruments Incorporated | Make-link programming of semiconductor devices using laser-enhanced thermal breakdown of insulator |
| US4681778A (en) * | 1985-11-14 | 1987-07-21 | Optical Materials, Inc. | Method and apparatus for making electrical connections utilizing a dielectric-like metal film |
| JPS6329953A (ja) * | 1986-07-24 | 1988-02-08 | Matsushita Electronics Corp | 半導体装置 |
| JPS6344739A (ja) * | 1986-08-12 | 1988-02-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS63283060A (ja) * | 1987-05-14 | 1988-11-18 | Fujitsu Ltd | 絶縁分離型半導体装置およびその製造方法 |
| US4875086A (en) * | 1987-05-22 | 1989-10-17 | Texas Instruments Incorporated | Silicon-on-insulator integrated circuits and method |
| DE3728979A1 (de) * | 1987-08-29 | 1989-03-09 | Bosch Gmbh Robert | Planare schaltungsanordnung |
| US5025300A (en) * | 1989-06-30 | 1991-06-18 | At&T Bell Laboratories | Integrated circuits having improved fusible links |
| US5185291A (en) * | 1989-06-30 | 1993-02-09 | At&T Bell Laboratories | Method of making severable conductive path in an integrated-circuit device |
| US5387555A (en) * | 1992-09-03 | 1995-02-07 | Harris Corporation | Bonded wafer processing with metal silicidation |
| DE69127143T2 (de) * | 1990-06-25 | 1997-12-18 | Matsushita Electronics Corp | Kaltkathodenelement |
| EP0500034B1 (en) * | 1991-02-19 | 2001-06-06 | Texas Instruments Incorporated | Sidewall anti-fuse structure and method for making |
| US5241496A (en) * | 1991-08-19 | 1993-08-31 | Micron Technology, Inc. | Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells |
| US5392187A (en) * | 1992-08-12 | 1995-02-21 | North Carolina State University At Raleigh | Integrated circuit power device with transient responsive current limiting means |
| US5282158A (en) * | 1992-08-21 | 1994-01-25 | Micron Technology, Inc. | Transistor antifuse for a programmable ROM |
| US5395797A (en) * | 1992-12-01 | 1995-03-07 | Texas Instruments Incorporated | Antifuse structure and method of fabrication |
| US5472901A (en) * | 1994-12-02 | 1995-12-05 | Lsi Logic Corporation | Process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps |
-
1995
- 1995-11-17 TW TW084112222A patent/TW278229B/zh not_active IP Right Cessation
- 1995-12-22 EP EP95120432A patent/EP0720230B1/en not_active Expired - Lifetime
- 1995-12-22 AT AT95120432T patent/ATE277424T1/de not_active IP Right Cessation
- 1995-12-22 DE DE69533537T patent/DE69533537T2/de not_active Expired - Fee Related
- 1995-12-28 JP JP7343006A patent/JPH08255553A/ja not_active Withdrawn
- 1995-12-29 KR KR1019950066813A patent/KR100405027B1/ko not_active IP Right Cessation
-
1997
- 1997-01-09 US US08/781,571 patent/US5827759A/en not_active Expired - Lifetime
- 1997-03-04 US US08/811,327 patent/US5789794A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0720230A2 (en) | 1996-07-03 |
| DE69533537T2 (de) | 2006-07-06 |
| TW278229B (en) | 1996-06-11 |
| US5789794A (en) | 1998-08-04 |
| KR100405027B1 (ko) | 2004-01-07 |
| US5827759A (en) | 1998-10-27 |
| KR960026749A (ko) | 1996-07-22 |
| ATE277424T1 (de) | 2004-10-15 |
| EP0720230A3 (en) | 1998-04-15 |
| DE69533537D1 (de) | 2004-10-28 |
| EP0720230B1 (en) | 2004-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08255553A (ja) | 集積回路装置のためのヒューズ構造部 | |
| EP0112675B1 (en) | A link structure selectively activable to create a conducting link in an integrated circuit | |
| US6521971B2 (en) | Metal fuse in copper dual damascene | |
| US6368902B1 (en) | Enhanced efuses by the local degradation of the fuse link | |
| US4665295A (en) | Laser make-link programming of semiconductor devices | |
| US4581628A (en) | Circuit programming by use of an electrically conductive light shield | |
| EP0076967B1 (en) | Semiconductor device having a fuse element | |
| EP0162145A1 (en) | Method of melting a fuse using a laser beam | |
| JPH07202002A (ja) | 冗長回路を有する半導体装置およびその製造方法 | |
| KR950001753B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH0760853B2 (ja) | レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法 | |
| JPS61168242A (ja) | 半導体集積回路装置 | |
| JPH09172087A (ja) | 半導体装置 | |
| KR100853460B1 (ko) | 반도체 장치 제조방법 | |
| KR20170100432A (ko) | 반도체 장치 및 퓨즈의 절단 방법 | |
| KR100921829B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH0350756A (ja) | 半導体集積回路の製造方法 | |
| JPH079942B2 (ja) | 集積回路の基板のドーピングされた領域に導体をレーザによって接続する方法と、該方法を実施して得られる集積回路 | |
| JPS6132551A (ja) | 半導体ヒユ−ズ素子 | |
| JPS599958A (ja) | 半導体装置 | |
| KR101087799B1 (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| JPH0346256A (ja) | 半導体装置 | |
| JPH11274304A (ja) | ダミー配線を有するメタルヒューズ素子 | |
| JPS5913368A (ja) | 半導体装置 | |
| KR19990085774A (ko) | 퓨즈노출용 윈도우를 구비하는 반도체소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |