JP4893050B2 - ヒューズ素子の切断ないし高抵抗化方法 - Google Patents
ヒューズ素子の切断ないし高抵抗化方法 Download PDFInfo
- Publication number
- JP4893050B2 JP4893050B2 JP2006081166A JP2006081166A JP4893050B2 JP 4893050 B2 JP4893050 B2 JP 4893050B2 JP 2006081166 A JP2006081166 A JP 2006081166A JP 2006081166 A JP2006081166 A JP 2006081166A JP 4893050 B2 JP4893050 B2 JP 4893050B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- cutting
- fuse element
- pulse
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
ここで、IDは切断トランジスタの飽和領域でのドレイン電流、μはキャリアの移動度である。Coxは切断トランジスタのゲート容量、Wはゲート幅、Lはゲート長である。また、VGSはゲート−ソース間の電圧であり、VTはしきい値電圧である。
VDD 電源電圧、
Claims (6)
- 導電性材料で形成されたヒューズ素子に対し、1回で溶融破断できるエネルギ未満であり、固相のマイグレーションを生じさせるエネルギを持つ電気的パルスを、繰り返し印加して、前記ヒューズ素子を切断ないし高抵抗化する工程を含む、ヒューズ素子の切断ないし高抵抗化方法。
- 前記電気的パルスのエネルギが、パルス回数とともに単調増大するように設定されている請求項1記載のヒューズ素子の切断ないし高抵抗化方法。
- 前記電気的パルスのエネルギは、パルス長によって調整されている請求項2記載のヒューズ素子の切断ないし高抵抗化方法。
- 前記電気的パルスは、繰り返し印加しても前記ヒューズ素子を溶融しないようにパルス間隔が設定されている請求項1〜3のいずれか1項記載のヒューズ素子の切断ないし高抵抗化方法。
- さらに、予め種々のエネルギの電気的パルスを繰り返し印加し、ヒューズ素子の切断ないし高抵抗化のための電気的パルスの条件を検出する工程を含む、請求項1〜4のいずれか1項記載のヒューズ素子の切断ないし高抵抗化方法。
- 前記電気的パルスは、前記ヒューズ素子に接続されたトランジスタを、シフトレジスタにより所定回数駆動させ、その後当該トランジスタをオフすることで、印加する請求項5記載のヒューズ素子の切断ないし高抵抗化方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006081166A JP4893050B2 (ja) | 2006-03-23 | 2006-03-23 | ヒューズ素子の切断ないし高抵抗化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006081166A JP4893050B2 (ja) | 2006-03-23 | 2006-03-23 | ヒューズ素子の切断ないし高抵抗化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007258461A JP2007258461A (ja) | 2007-10-04 |
JP4893050B2 true JP4893050B2 (ja) | 2012-03-07 |
Family
ID=38632394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006081166A Expired - Fee Related JP4893050B2 (ja) | 2006-03-23 | 2006-03-23 | ヒューズ素子の切断ないし高抵抗化方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4893050B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4871767B2 (ja) * | 2007-03-20 | 2012-02-08 | 日本電信電話株式会社 | ナノギャップ電極の製造方法 |
JP5906794B2 (ja) * | 2012-02-20 | 2016-04-20 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3354033B2 (ja) * | 1994-06-17 | 2002-12-09 | 株式会社豊田中央研究所 | 半導体装置及びその製造方法 |
US6434048B1 (en) * | 2001-07-20 | 2002-08-13 | Hewlett-Packard Company | Pulse train writing of worm storage device |
JP2005101267A (ja) * | 2003-09-25 | 2005-04-14 | Seiko Epson Corp | 半導体装置及びその製造方法、ヒューズカット方法 |
JP4127678B2 (ja) * | 2004-02-27 | 2008-07-30 | 株式会社東芝 | 半導体装置及びそのプログラミング方法 |
GB0419465D0 (en) * | 2004-09-02 | 2004-10-06 | Cavendish Kinetics Ltd | Method and apparatus for programming and reading codes |
-
2006
- 2006-03-23 JP JP2006081166A patent/JP4893050B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007258461A (ja) | 2007-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3204454B2 (ja) | 電界効果トランジスタの選択的プログラミング方法 | |
CN100541780C (zh) | 可编程半导体器件及其制造和使用方法 | |
US7728321B2 (en) | Phase change memory device and method of manufacturing the device | |
US8299570B2 (en) | Efuse containing sige stack | |
US7795094B2 (en) | Recessed gate dielectric antifuse | |
US7960809B2 (en) | eFuse with partial SiGe layer and design structure therefor | |
US20080277756A1 (en) | Electronic device and method for operating a memory circuit | |
US7531886B2 (en) | MOSFET fuse programmed by electromigration | |
US9196830B2 (en) | Wrap around phase change memory | |
JP2008060564A (ja) | 異なる熱安定性の抵抗材料を有する電気ヒューズ | |
TW201515156A (zh) | 可程式化記憶體 | |
US20030179011A1 (en) | Integrated polysilicon fuse and diode | |
EP0241046A2 (en) | Semiconductor device having fuse-type memory element | |
JP4893050B2 (ja) | ヒューズ素子の切断ないし高抵抗化方法 | |
US6949423B1 (en) | MOSFET-fused nonvolatile read-only memory cell (MOFROM) | |
JP4946133B2 (ja) | ヒューズ素子切断手順の決定方法 | |
US8754498B2 (en) | Antifuse and method of making the antifuse | |
JP2839375B2 (ja) | 半導体集積回路装置 | |
JP4701034B2 (ja) | 半導体装置 | |
JP2003115537A (ja) | アンチヒューズ素子、半導体装置及び半導体装置のプログラミング方法 | |
WO2002095825A2 (en) | Laser-assisted silicide fuse programming | |
EP3327724B1 (en) | Circuit and system of using junction diode as program selector for one-time programmable devices | |
JP2006286723A (ja) | 半導体装置および同装置におけるヒューズ素子の切断方法 | |
JP2005317713A (ja) | 半導体装置及びその製造方法 | |
US7518167B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111205 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |