JP2007258461A - ヒューズ素子の切断ないし高抵抗化方法 - Google Patents
ヒューズ素子の切断ないし高抵抗化方法 Download PDFInfo
- Publication number
- JP2007258461A JP2007258461A JP2006081166A JP2006081166A JP2007258461A JP 2007258461 A JP2007258461 A JP 2007258461A JP 2006081166 A JP2006081166 A JP 2006081166A JP 2006081166 A JP2006081166 A JP 2006081166A JP 2007258461 A JP2007258461 A JP 2007258461A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- fuse element
- cutting
- pulse
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
切断用トランジスタの寸法の増大を抑制し、ヒューズ素子の切断ないし高抵抗化の際、副次的に生じ得る、半導体装置にとって好ましくない現象を抑制し、ヒューズ素子の電気的な切断ないしは高抵抗化を信頼性高く行なう方法を提供する。
【解決手段】
ヒューズ素子の切断ないし高抵抗化方法は、導電性材料で形成されたヒューズ素子に対し、1回で切断ないし高抵抗化はできないが、複数回で切断ないし高抵抗化できるエネルギを持つ電気的パルスを、繰り返し印加して、前記ヒューズ素子を切断ないし高抵抗化する工程を含む。
【選択図】 図3
Description
ここで、IDは切断トランジスタの飽和領域でのドレイン電流、μはキャリアの移動度である。Coxは切断トランジスタのゲート容量、Wはゲート幅、Lはゲート長である。また、VGSはゲート−ソース間の電圧であり、VTはしきい値電圧である。
VDD 電源電圧、
Claims (6)
- 導電性材料で形成されたヒューズ素子に対し、1回で溶融破断できるエネルギ未満であり、固相のマイグレーションを生じさせるエネルギを持つ電気的パルスを、繰り返し印加して、前記ヒューズ素子を切断ないし高抵抗化する工程を含む、ヒューズ素子の切断ないし高抵抗化方法。
- 前記電気的パルスのエネルギが、パルス回数とともに単調増大するように設定されている請求項1記載のヒューズ素子の切断ないし高抵抗化方法。
- 前記電気的パルスのエネルギは、パルス長によって調整されている請求項2記載のヒューズ素子の切断ないし高抵抗化方法。
- 前記電気的パルスは、繰り返し印加しても前記ヒューズ素子を溶融しないようにパルス間隔が設定されている請求項1〜3のいずれか1項記載のヒューズ素子の切断ないし高抵抗化方法。
- さらに、予め種々のエネルギの電気的パルスを繰り返し印加し、ヒューズ素子の切断ないし高抵抗化のための電気的パルスの条件を検出する工程を含む、請求項1〜4のいずれか1項記載のヒューズ素子の切断ないし高抵抗化方法。
- 前記電気的パルスは、前記ヒューズ素子に接続されたトランジスタを、シフトレジスタにより所定回数駆動させ、その後当該トランジスタをオフすることで、印加する請求項5記載のヒューズ素子の切断ないし高抵抗化方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006081166A JP4893050B2 (ja) | 2006-03-23 | 2006-03-23 | ヒューズ素子の切断ないし高抵抗化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006081166A JP4893050B2 (ja) | 2006-03-23 | 2006-03-23 | ヒューズ素子の切断ないし高抵抗化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007258461A true JP2007258461A (ja) | 2007-10-04 |
JP4893050B2 JP4893050B2 (ja) | 2012-03-07 |
Family
ID=38632394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006081166A Expired - Fee Related JP4893050B2 (ja) | 2006-03-23 | 2006-03-23 | ヒューズ素子の切断ないし高抵抗化方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4893050B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235596A (ja) * | 2007-03-20 | 2008-10-02 | Nippon Telegr & Teleph Corp <Ntt> | ナノギャップ電極の製造方法 |
JP2013171951A (ja) * | 2012-02-20 | 2013-09-02 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0864684A (ja) * | 1994-06-17 | 1996-03-08 | Toyota Central Res & Dev Lab Inc | 半導体装置及びその製造方法 |
JP2003109393A (ja) * | 2001-07-20 | 2003-04-11 | Hewlett Packard Co <Hp> | Worm記憶装置のパルス列書き込み |
JP2005101267A (ja) * | 2003-09-25 | 2005-04-14 | Seiko Epson Corp | 半導体装置及びその製造方法、ヒューズカット方法 |
JP2005244101A (ja) * | 2004-02-27 | 2005-09-08 | Toshiba Corp | 半導体装置及びそのプログラミング方法 |
WO2006024847A1 (en) * | 2004-09-02 | 2006-03-09 | Cavendish Kinetics Limited | Method and apparatus for programming and reading codes on an array of fuses |
-
2006
- 2006-03-23 JP JP2006081166A patent/JP4893050B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0864684A (ja) * | 1994-06-17 | 1996-03-08 | Toyota Central Res & Dev Lab Inc | 半導体装置及びその製造方法 |
JP2003109393A (ja) * | 2001-07-20 | 2003-04-11 | Hewlett Packard Co <Hp> | Worm記憶装置のパルス列書き込み |
JP2005101267A (ja) * | 2003-09-25 | 2005-04-14 | Seiko Epson Corp | 半導体装置及びその製造方法、ヒューズカット方法 |
JP2005244101A (ja) * | 2004-02-27 | 2005-09-08 | Toshiba Corp | 半導体装置及びそのプログラミング方法 |
WO2006024847A1 (en) * | 2004-09-02 | 2006-03-09 | Cavendish Kinetics Limited | Method and apparatus for programming and reading codes on an array of fuses |
JP2008511941A (ja) * | 2004-09-02 | 2008-04-17 | キャベンディッシュ・キネティックス・リミテッド | ヒューズのアレーにコードをプログラムし、読み出す方法および装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235596A (ja) * | 2007-03-20 | 2008-10-02 | Nippon Telegr & Teleph Corp <Ntt> | ナノギャップ電極の製造方法 |
JP2013171951A (ja) * | 2012-02-20 | 2013-09-02 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4893050B2 (ja) | 2012-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3204454B2 (ja) | 電界効果トランジスタの選択的プログラミング方法 | |
CN100541780C (zh) | 可编程半导体器件及其制造和使用方法 | |
US8299570B2 (en) | Efuse containing sige stack | |
US7728321B2 (en) | Phase change memory device and method of manufacturing the device | |
US7960809B2 (en) | eFuse with partial SiGe layer and design structure therefor | |
US20050208699A1 (en) | Phase Change Memory Cell On Silicon-On Insulator Substrate | |
US20100308407A1 (en) | Recessed Gate Dielectric Antifuse | |
US20080277756A1 (en) | Electronic device and method for operating a memory circuit | |
JP2008060564A (ja) | 異なる熱安定性の抵抗材料を有する電気ヒューズ | |
TW201515156A (zh) | 可程式化記憶體 | |
US20140117301A1 (en) | Wrap around phase change memory | |
EP0241046A2 (en) | Semiconductor device having fuse-type memory element | |
JP4893050B2 (ja) | ヒューズ素子の切断ないし高抵抗化方法 | |
US6949423B1 (en) | MOSFET-fused nonvolatile read-only memory cell (MOFROM) | |
US8754498B2 (en) | Antifuse and method of making the antifuse | |
JP4946133B2 (ja) | ヒューズ素子切断手順の決定方法 | |
JP2839375B2 (ja) | 半導体集積回路装置 | |
JP4701034B2 (ja) | 半導体装置 | |
JP2003115537A (ja) | アンチヒューズ素子、半導体装置及び半導体装置のプログラミング方法 | |
EP3327724B1 (en) | Circuit and system of using junction diode as program selector for one-time programmable devices | |
JP2006286723A (ja) | 半導体装置および同装置におけるヒューズ素子の切断方法 | |
US9899319B2 (en) | Raised e-fuse | |
JP2005317713A (ja) | 半導体装置及びその製造方法 | |
KR950001758B1 (ko) | 반도체 장치 | |
TWI799041B (zh) | 在具有熔絲元件之半導體晶圓上的基準測試裝置及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111205 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |