CN103021468A - 存储器的出错信息记录方法及冗余替代方法 - Google Patents
存储器的出错信息记录方法及冗余替代方法 Download PDFInfo
- Publication number
- CN103021468A CN103021468A CN2012105641718A CN201210564171A CN103021468A CN 103021468 A CN103021468 A CN 103021468A CN 2012105641718 A CN2012105641718 A CN 2012105641718A CN 201210564171 A CN201210564171 A CN 201210564171A CN 103021468 A CN103021468 A CN 103021468A
- Authority
- CN
- China
- Prior art keywords
- error message
- redundancy
- storer
- subelement
- recording method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
一种存储器的出错信息记录方法及冗余替代方法，其中，出错信息记录方法包括：对存储器进行区域划分，且每个区域的子单元数目与冗余单元的子单元数目相等；对每个区域的所有子单元进行性能测试，若该区域所有子单元性能全部合格，则在出错信息记录单元中存入合格，若该区域有子单元性能不合格，则在出错信息记录单元中存入不合格。换言之，本发明采用冗余单元为单位对测试结果进行记录，利用了冗余技术中采用冗余单元对存储器的包含该缺陷单元的多个单元整体进行替换的特点，降低了测试结果的数据量，避免了存储容量不足出现的溢出问题，提高了存储器的可靠性，同时本发明的技术方案使得固定容量的记录单元能测试更大容量的存储器。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种存储器的出错信息记录方法及冗余替代方法。
背景技术
随着存储器，例如闪存（Flash）的集成度不断提高，存储容量不断加大，在半导体工艺中，不可避免出现某一存储单元，例如某一晶体管存在缺陷。针对上述问题，为提高芯片成品率，目前行业内普遍采用冗余技术加以解决。所谓冗余技术，是指在半导体上另开辟一些区域，该区域具有一些备用的存储单元，利用该备用存储单元替换有缺陷的存储单元，上述备用存储单元也称冗余单元。
在冗余技术中，必不可少的一个环节是记录缺陷单元。现有技术中，该过程为：首先对存储器的每一存储单元进行性能测试，并保存每一存储单元的测试结果。
更多关于冗余技术的信息请参照公开号为“CN 102157206 A”的中国专利申请文件。
然而，上述方法存在一些问题，其中一个问题为：造成记录上述测试结果的错误信息记录单元（Error Capture Record）的存储容量需要较大，对于存储容量不足的情况会出现溢出现象，即有些存储单元的测试结果未得到保存。这不利于存储器的可靠性。
针对上述问题，本发明提出一种新的存储器的出错信息记录方法及冗余替代方法加以解决。
发明内容
本发明解决的问题是提出一种新的存储器的出错信息记录方法及冗余替代方法，以解决现有的记录存储器测试结果的单元出现溢出问题，提高存储器的可靠性。
为解决上述问题，本发明提供一种存储器的出错信息记录方法，包括：
对存储器划分区域，每个所述区域的子单元数目与冗余单元的子单元数目相等；
对每个区域的所有子单元进行性能测试，若该区域所有子单元性能全部合格，则在出错信息记录单元中存入合格，若该区域有子单元性能不合格，则在出错信息记录单元中存入不合格。
可选地，所述冗余单元为扇区，所述子单元为字节或位。
可选地，所述冗余单元为一个扇区或几个扇区。
可选地，所述冗余单元为行或列，所述子单元为字节或位。
可选地，所述冗余单元为一行或几行。
可选地，所述冗余单元为一列或几列。
可选地，所述出错信息记录单元为出错信息寄存器。
可选地，所述性能测试包括可靠性测试。
可选地，所述合格采用1记录，所述不合格采用0记录。
此外，本发明还提供了一种存储器的冗余替代方法，包括：
对存储器进行测试，采用上述任一方法进行出错信息记录；
采用冗余单元代替不合格的区域。
与现有技术相比，本发明具有以下优点：1）不同于现有技术的对存储器每一存储单元都进行测试结果记录的方案，本发明采用对存储器进行区域划分，且每个区域的子单元数目与冗余单元的子单元数目相等，对每个区域的所有子单元进行性能测试，若该区域所有子单元性能全部合格，则在出错信息记录单元中存入合格，若该区域只要有一个子单元性能不合格，则在出错信息记录单元中存入不合格，换言之，采用冗余单元为单位对测试结果进行记录，利用了冗余技术中采用冗余单元对存储器的包含该缺陷单元的多个单元整体进行替换的特点，降低了测试结果的数据量，避免了存储容量不足出现的溢出问题，提高了存储器的可靠性，同时本发明的技术方案可以测试大容量的存储器。
2）可选方案中，该冗余单元为扇区，其子单元为字节或位，该位对应一个存储单元（例如晶体管）；该字节对应8个存储单元，一般为存储器某行的8列晶体管。冗余技术对扇区的替换为成熟技术，如此，提高了本方案与现有方案的兼容性。
3）可选方案中，在2）可选方案基础上，该冗余单元为一个或几个扇区，针对一个扇区的冗余单元，若该一个扇区内所有子单元性能全部合格，则在出错信息记录单元中存入合格，若一个扇区内只要有一个子单元性能不合格，则在出错信息记录单元中存入不合格。针对几个扇区的冗余单元，若该几个扇区所有子单元性能全部合格，则在出错信息记录单元中存入合格，若该几个扇区只要有一个子单元性能不合格，则在出错信息记录单元中存入不合格。相对于以一个扇区为单位记录的方案，对几个扇区为单位记录测试结果能更进一步降低测试结果的数据量，同时也使得固定容量的记录单元能测试更大容量的存储器。
4）可选方案中，该冗余单元为一行存储单元（例如晶体管）或几行存储单元（例如晶体管），其子单元为位或字节，该位对应一个存储单元（例如晶体管），该字节对应8个存储单元，一般为存储器某行的8列晶体管。或该冗余单元为一列存储单元（例如晶体管）或几列存储单元（例如晶体管），其子单元为位，该位对应一个存储单元（例如晶体管）。冗余技术对行、列的替换也为成熟技术，如此，也可以提高本方案与现有方案的兼容性。
附图说明
图1所示为本实施例提供的存储器的出错信息记录方法的流程图；
图2为本发明实施例一提供的存储器的区域划分示意图；
图3为本发明实施例一提供的冗余单元的结构示意图；
图4为本发明实施例一提供的出错信息寄存器的结构示意图；
图5为本发明实施例二提供的存储器的区域划分示意图；
图6为本发明实施例三提供的存储器的区域划分示意图；
图7为本发明实施例四提供的存储器的区域划分示意图；
图8为本发明实施例五提供的存储器的区域划分示意图；
图9为本发明实施例六提供的存储器的区域划分示意图。
具体实施方式
如前所述，现有技术中，存储器每一存储单元的测试结果都进行记录，上述方案造成对记载该测试结果的错误信息记录单元的容量要求较高，对于存储容量不足的情况会出现溢出现象，不利于存储器的可靠性。针对上述问题，本发明采用对存储器进行区域划分，且每个区域的子单元数目与冗余单元的子单元数目相等，对每个区域的所有子单元进行性能测试，若该区域所有子单元性能全部合格，则在出错信息记录单元中存入合格，若该区域有一个或多个（包含两个及以上）子单元性能不合格，则在出错信息记录单元中存入不合格，换言之，采用冗余单元为单位对测试结果（出错信息）进行记录，利用了冗余技术中采用冗余单元对存储器的包含该缺陷单元的多个单元整体进行替换的特点，降低了测试结果的数据量，避免了存储容量不足出现的溢出问题，提高了存储器的可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
如前所述，以冗余单元为单位进行测试结果存储的方案中，冗余单元可以为a）一个或几个扇区、b）一行或几行、或c）一列或几列。以下分别采用六个实施例对六种情况进行说明。
实施例一
图1所示为本实施例提供的存储器的出错信息记录方法的流程图。图2、图3及图4分别为本实施例提供的存储器、冗余单元、出错信息寄存器的结构示意图。
结合图1至图3所示，执行步骤S11：对存储器1划分区域，每个区域A的子单元数目与冗余单元2的子单元数目相等。
具体地，如图3所示，该冗余单元2的容量大小为1M，共128行，8列。换言之，该冗余单元2具有128byte子单元，或1024bit子单元。
如图2所示，该存储器1，例如但不限于为闪存，具有n个扇区（sector），从扇区0到扇区n-1，每个扇区为1024bit，共128行，8列。每个bit对应一个存储单元，例如但不限于为一个晶体管。
基于冗余单元2的子单元数目（128byte或1024bit），存储器1的子单元数目配置为128byte或1024bit，即存储器1中的每个扇区被划分为一个区域A，每个区域A具有128byte子单元，或1024bit子单元。
执行步骤S12：对每个区域A的所有子单元进行性能测试，若该区域A所有子单元性能全部合格，则在出错信息记录单元中存入合格，若该区域A有子单元（只要有一个）性能不合格，则在出错信息记录单元中存入不合格。
上述的每个区域A对应一个扇区。
存储器1制作完毕后，需对其所有的存储单元进行性能测试，该性能测试包括多种，例如经时击穿（Time Dependent Dielectric Breakdown，TDDB）测试、热载流子注入（Hot Carrier Injection，HCT）测试、阈值电压稳定性（Threshold Voltage Stability，VT Stability）测试、直流测试条件下的负偏压不稳定性（Direct Current Negative Bias Temperature Instability，DC NBTI）测试等可靠性测试，也可以为阈值电压测试等。上述测试结果如性能符合要求（合格），则采用“1”记录，若性能不符合要求（不合格），则采用“0”记录，也可以按照行业内常规记录方法进行记录。如图4所示，上述记录结果优选存入出错信息寄存器3（Error Capture Register）中。
上述性能测试是对每个存储单元进行，测试顺序按照现有的测试顺序，但测试结果的保存是以扇区为单位，换言之，该扇区的所有存储单元的被测试的性能符合要求，该扇区以合格保存，若有一个或多个存储单元被测试性能不符合要求，则该扇区以不合格保存。上述做法的好处在于：由于冗余单元2以扇区为单元进行替换，因而，不论该扇区中是否有性能合格的储存单元，在替换过程中一起被替换，本发明人利用了该特点，将出错信息也采用扇区为单位进行保存，如此将nM（n*1024）的出错信息的保存数据量降为n个，降低对出错信息寄存器3的容量要求，也不易出现溢出，提高了存储器1的可靠性。
基于上述思路，本实施例还提供了一种存储器的冗余替代方法，包括：
对存储器1进行测试，采用上述方法进行出错信息记录；
对于不合格的区域，采用1M大小的冗余单元2代替。
实施例二
本实施例二提供的存储器的出错信息记录方法及冗余替代方法大致与实施例一相同。区别在于：不同于实施例一以一个扇区的测试结果为单位进行存储，本实施例以几个扇区为单位。
存储器仍采用实施例一的具有n个扇区（sector），每个扇区为1024bit，共128行，8列的存储器1，冗余单元采用容量大小为2M的冗余单元，以下以2个扇区的测试结果（出错信息）为单位进行存储为例进行说明。
本实施例中，执行步骤S11：对存储器1划分区域，每个区域A的子单元数目与冗余单元2的子单元数目相等。具体地，如图5所示，将每两个相邻（其它实施例中不限于相邻）的扇区划分为一个区域A。
执行步骤S12：对每个区域A的所有子单元进行性能测试，若该区域A所有子单元性能全部合格，则在出错信息记录单元中存入合格，若该区域A有一个或多个子单元性能不合格，则在出错信息记录单元中存入不合格。
上述的每个区域A对应两个相邻扇区。
与实施例一相比，可以理解的是，上述采用对2个扇区的所有子单元的测试结果为一位进行保存的方案，可以降低一半存储器1的测试结果数据量，降低对出错信息寄存器3的容量要求，同时也使得固定容量的出错信息寄存器3能测试更大容量的存储器。
基于上述思路，本实施例提供的存储器的冗余替代方法，包括：
对存储器1进行测试，采用上述方法进行出错信息记录；
对于不合格的区域，采用2M大小的冗余单元代替。
实施例三
本实施例三提供的存储器的出错信息记录方法及冗余替代方法大致与实施例一相同。区别在于：不同于实施例一的以一个扇区的测试结果为单位进行存储，本实施例采用存储器1的一行存储单元（例如晶体管）为单位。
存储器仍采用实施例一的具有n个扇区（sector），每个扇区为1024bit，共128行，8列的存储器1，冗余单元采用容量大小为8bit（1byte）的冗余单元，以1行存储单元的测试结果（出错信息）为单位进行存储为例进行说明。
本实施例中，执行步骤S11：对存储器1划分区域，每个区域A的子单元数目与冗余单元2的子单元数目相等。具体地，如图6所示，每行存储单元划分为一个区域A。
执行步骤S12：对每个区域A的所有子单元进行性能测试，若该区域A所有子单元性能全部合格，则在出错信息记录单元中存入合格，若该区域A有一个或多个子单元性能不合格，则在出错信息记录单元中存入不合格。
上述的每个区域A对应一行存储单元。
可以理解的是，上述采用对每行的所有子单元的测试结果为一位进行保存的方案，相对于每行的所有子单元的测试结果均进行保存的方案，可以降低测试结果数据量，同时也使得固定容量的记录单元能测试大容量的存储器。
基于上述思路，本实施例提供的存储器的冗余替代方法，包括：
对存储器1进行测试，采用上述方法进行出错信息记录；
对于不合格的区域，采用8bit（1byte）大小的冗余单元代替。
实施例四
本实施例四提供的存储器的出错信息记录方法及冗余替代方法大致与实施例三相同。区别在于：不同于实施例三以一行存储单元的测试结果为单位进行存储，本实施例以几行存储单元为单位。
存储器仍采用实施例一的具有n个扇区（sector），每个扇区为1024bit，共128行，8列的存储器1，冗余单元采用容量大小为16bit的冗余单元，以2行存储单元的测试结果（出错信息）为单位进行存储为例进行说明。
本实施例中，执行步骤S11：对存储器1划分区域，每个区域A的子单元数目与冗余单元2的子单元数目相等。具体地，如图7所示，将每相邻两行（其它实施例中不限于相邻）的子单元划分为一个区域A。
执行步骤S12：对每个区域A的所有子单元进行性能测试，若该区域A所有子单元性能全部合格，则在出错信息记录单元中存入合格，若该区域A有一个或多个子单元性能不合格，则在出错信息记录单元中存入不合格。
上述的每个区域A对应相邻两行子存储单元。
与实施例三相比，可以理解的是，上述采用对2行的所有子单元的测试结果为一位进行保存的方案，可以降低一半存储器1的测试结果数据量，降低对出错信息寄存器3的容量要求，同时也使得固定容量的出错信息寄存器3能测试更大容量的存储器。
基于上述思路，本实施例提供的存储器的冗余替代方法，包括：
对存储器1进行测试，采用上述方法进行出错信息记录；
采用16bit大小的冗余单元代替不合格的区域。
实施例五
本实施例五提供的存储器的出错信息记录方法及冗余替代方法大致与实施例一、三相同。区别在于：不同于实施例一的以一个扇区的测试结果为单位进行存储、实施例三的以一行存储单元的测试结果为单位进行存储，本实施例采用存储器1的一列存储单元为单位。
存储器仍采用实施例一的具有n个扇区（sector），每个扇区为1024bit，共128行，8列的存储器1，冗余单元采用容量大小为128bit的冗余单元，以1列存储单元的测试结果（出错信息）为单位进行存储为例进行说明。
本实施例中，执行步骤S11：对存储器1划分区域，每个区域A的子单元数目与冗余单元2的子单元数目相等。具体地，如图8所示，每列存储单元划分为一个区域A。
执行步骤S12：对每个区域A的所有子单元进行性能测试，若该区域A所有子单元性能全部合格，则在出错信息记录单元中存入合格，若该区域A有一个或多个子单元性能不合格，则在出错信息记录单元中存入不合格。
上述的每个区域A对应一列存储单元的子单元。
可以理解的是，上述采用对每列的所有子单元的测试结果为一位进行保存的方案，相对于每列的所有子单元的测试结果均进行保存的方案，可以降低测试结果数据量，同时也使得固定容量的记录单元能测试大容量的存储器。
基于上述思路，本实施例提供的存储器的冗余替代方法，包括：
对存储器1进行测试，采用上述方法对出错信息进行记录；
采用128bit大小的冗余单元代替不合格的区域。
实施例六
本实施例六提供的存储器的出错信息记录方法及冗余替代方法大致与实施例五相同。区别在于：不同于实施例五以一列存储单元的测试结果为单位进行存储，本实施例以几列存储单元为单位。
存储器仍采用实施例一的具有n个扇区（sector），每个扇区为1024bit，共128行，8列的存储器1，冗余单元采用容量大小为256bit的冗余单元，以2列存储单元的测试结果（出错信息）为单位进行存储为例进行说明。
本实施例中，执行步骤S11：对存储器1划分区域，每个区域A的子单元数目与冗余单元2的子单元数目相等。具体地，如图9所示，将两相邻列（其它实施例中不限于相邻）的存储单元划分为一个区域A。
执行步骤S12：对每个区域A的所有子单元进行性能测试，若该区域A所有子单元性能全部合格，则在出错信息记录单元中存入合格，若该区域A有一个或多个子单元性能不合格，则在出错信息记录单元中存入不合格。
上述的每个区域A对应两相邻列存储单元。
与实施例五相比，可以理解的是，上述采用对2列的所有子单元的测试结果为一位进行保存的方案，可以降低一半存储器1的测试结果数据量，降低对出错信息寄存器3的容量要求，同时也使得固定容量的出错信息寄存器3能测试更大容量的存储器。
基于上述思路，本实施例提供的存储器的冗余替代方法，包括：
对存储器1进行测试，采用上述方法进行出错信息记录；
对于不合格的区域，采用256bit大小的冗余单元代替。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种存储器的出错信息记录方法，其特征在于，包括：
对存储器划分区域，每个所述区域的子单元数目与冗余单元的子单元数目相等；
对每个区域的所有子单元进行性能测试，若该区域所有子单元性能全部合格，则在出错信息记录单元中存入合格，若该区域有子单元性能不合格，则在出错信息记录单元中存入不合格。
2.根据权利要求1所述的出错信息记录方法，其特征在于，所述冗余单元为扇区，所述子单元为字节或位。
3.根据权利要求2所述的出错信息记录方法，其特征在于，所述冗余单元为一个扇区或几个扇区。
4.根据权利要求1所述的出错信息记录方法，其特征在于，所述冗余单元为行或列，所述子单元为字节或位。
5.根据权利要求4所述的出错信息记录方法，其特征在于，所述冗余单元为一行或几行。
6.根据权利要求4所述的出错信息记录方法，其特征在于，所述冗余单元为一列或几列。
7.根据权利要求1所述的出错信息记录方法，其特征在于，所述出错信息记录单元为出错信息寄存器。
8.根据权利要求1所述的出错信息记录方法，其特征在于，所述性能测试包括可靠性测试。
9.根据权利要求1所述的出错信息记录方法，其特征在于，所述合格采用1记录，所述不合格采用0记录。
10.一种存储器的冗余替代方法，其特征在于，包括：
对存储器进行测试，并采用上述权利要求1至9中任一项所述的方法进行出错信息记录；
采用冗余单元代替不合格的区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012105641718A CN103021468A (zh) | 2012-12-21 | 2012-12-21 | 存储器的出错信息记录方法及冗余替代方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012105641718A CN103021468A (zh) | 2012-12-21 | 2012-12-21 | 存储器的出错信息记录方法及冗余替代方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103021468A true CN103021468A (zh) | 2013-04-03 |
Family
ID=47969978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012105641718A Pending CN103021468A (zh) | 2012-12-21 | 2012-12-21 | 存储器的出错信息记录方法及冗余替代方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103021468A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103208313A (zh) * | 2013-04-26 | 2013-07-17 | 杭州和利时自动化有限公司 | 一种检测方法及系统 |
| CN112927746A (zh) * | 2019-12-05 | 2021-06-08 | 浙江驰拓科技有限公司 | 磁性存储器测试结构及测试方法 |
| CN115060743A (zh) * | 2022-08-11 | 2022-09-16 | 南通华钛电子科技有限公司 | 一种pcb分区分频缺陷监测方法及系统 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101361140A (zh) * | 2007-02-16 | 2009-02-04 | 爱德万测试株式会社 | 测试装置 |
| CN101833992A (zh) * | 2010-05-11 | 2010-09-15 | 中国科学院上海微系统与信息技术研究所 | 具有冗余存储单元的相变随机存储器系统 |
| CN102157206A (zh) * | 2011-01-17 | 2011-08-17 | 上海宏力半导体制造有限公司 | 具有冗余电路的存储器以及为存储器提供冗余电路的方法 |
| CN102332302A (zh) * | 2011-07-19 | 2012-01-25 | 北京时代全芯科技有限公司 | 用于相变存储器的冗余替换方法和相变存储器 |
| US20120195137A1 (en) * | 2011-01-28 | 2012-08-02 | Hynix Semiconductor Inc. | Semiconductor integrated circuit and control method thereof |
| CN102682854A (zh) * | 2012-05-09 | 2012-09-19 | 上海宏力半导体制造有限公司 | 具有冗余电路的存储器以及为存储器提供冗余电路的方法 |
-
2012
- 2012-12-21 CN CN2012105641718A patent/CN103021468A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101361140A (zh) * | 2007-02-16 | 2009-02-04 | 爱德万测试株式会社 | 测试装置 |
| CN101833992A (zh) * | 2010-05-11 | 2010-09-15 | 中国科学院上海微系统与信息技术研究所 | 具有冗余存储单元的相变随机存储器系统 |
| CN102157206A (zh) * | 2011-01-17 | 2011-08-17 | 上海宏力半导体制造有限公司 | 具有冗余电路的存储器以及为存储器提供冗余电路的方法 |
| US20120195137A1 (en) * | 2011-01-28 | 2012-08-02 | Hynix Semiconductor Inc. | Semiconductor integrated circuit and control method thereof |
| CN102332302A (zh) * | 2011-07-19 | 2012-01-25 | 北京时代全芯科技有限公司 | 用于相变存储器的冗余替换方法和相变存储器 |
| CN102682854A (zh) * | 2012-05-09 | 2012-09-19 | 上海宏力半导体制造有限公司 | 具有冗余电路的存储器以及为存储器提供冗余电路的方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103208313A (zh) * | 2013-04-26 | 2013-07-17 | 杭州和利时自动化有限公司 | 一种检测方法及系统 |
| CN103208313B (zh) * | 2013-04-26 | 2017-04-19 | 杭州和利时自动化有限公司 | 一种检测方法及系统 |
| CN112927746A (zh) * | 2019-12-05 | 2021-06-08 | 浙江驰拓科技有限公司 | 磁性存储器测试结构及测试方法 |
| CN112927746B (zh) * | 2019-12-05 | 2023-04-25 | 浙江驰拓科技有限公司 | 磁性存储器测试结构及测试方法 |
| CN115060743A (zh) * | 2022-08-11 | 2022-09-16 | 南通华钛电子科技有限公司 | 一种pcb分区分频缺陷监测方法及系统 |
| CN115060743B (zh) * | 2022-08-11 | 2022-11-01 | 南通华钛电子科技有限公司 | 一种pcb分区分频缺陷监测方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8711647B2 (en) | DRAM refresh method and system | |
| CN106486170B (zh) | 固态硬盘的潜在坏块定位方法及装置 | |
| US9373362B2 (en) | System and method for implementing a memory defect map | |
| WO2013062874A1 (en) | Dram retention test method for dynamic error correction | |
| JP5702658B2 (ja) | 不良情報保存装置および不良情報保存方法 | |
| CN104143355B (zh) | 一种刷新动态随机存取存储器的方法和装置 | |
| US9256493B2 (en) | Memory module architecture | |
| CN103021468A (zh) | 存储器的出错信息记录方法及冗余替代方法 | |
| US9230635B1 (en) | Memory parametric improvements | |
| CN104616688A (zh) | 一种集成mram的固态硬盘控制芯片及固态硬盘 | |
| US11176974B2 (en) | Memory device with shared amplifier circuitry | |
| US9230620B1 (en) | Distributed hardware tree search methods and apparatus for memory data replacement | |
| CN106681664B (zh) | 一种用于提高固态硬盘使用寿命的管理策略 | |
| CN107102821A (zh) | 一种nand flash阵列写失败的处理方法 | |
| CN102543171B (zh) | 一种具有冗余电路的相变存储器及其实现冗余的方法 | |
| CN105976868A (zh) | 一种通过故障隔离技术提高内存可靠性的方法 | |
| US9153322B2 (en) | Memory array device and method for reducing read current of the same | |
| CN109256170B (zh) | 存储单元及存储阵列 | |
| Tseng et al. | A built-in redundancy-analysis scheme for RAMs with 2D redundancy using 1D local bitmap | |
| CN109461811B (zh) | 一种crs阻变存储器的混合可重配方法 | |
| US20170372758A1 (en) | Low power memory device | |
| CN210136722U (zh) | 一种存储器 | |
| US10713137B2 (en) | Memory module | |
| CN102024491A (zh) | 随机读写存储器及其控制方法 | |
| Sun et al. | Cost-efficient built-in repair analysis for embedded memories with on-chip ECC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140408 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140408 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130403 |