CN112927746A - 磁性存储器测试结构及测试方法 - Google Patents

磁性存储器测试结构及测试方法 Download PDF

Info

Publication number
CN112927746A
CN112927746A CN201911262414.0A CN201911262414A CN112927746A CN 112927746 A CN112927746 A CN 112927746A CN 201911262414 A CN201911262414 A CN 201911262414A CN 112927746 A CN112927746 A CN 112927746A
Authority
CN
China
Prior art keywords
area
resistance value
test
parallel
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911262414.0A
Other languages
English (en)
Other versions
CN112927746B (zh
Inventor
哀立波
何世坤
杨晓蕾
王璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hikstor Technology Co Ltd
Original Assignee
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hikstor Technology Co Ltd filed Critical Hikstor Technology Co Ltd
Priority to CN201911262414.0A priority Critical patent/CN112927746B/zh
Publication of CN112927746A publication Critical patent/CN112927746A/zh
Application granted granted Critical
Publication of CN112927746B publication Critical patent/CN112927746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Hall/Mr Elements (AREA)

Abstract

本发明提供一种磁性存储器测试结构及测试方法，所述测试结构包括：一存储阵列，所述存储阵列按照预定规则分为多个区域，每个所述区域包括若干存储单元，每个所述区域的所有存储单元电学串联连接构成串联结构或者电学并联连接构成并联结构；每个所述区域的存储单元串联结构或者存储单元并联结构的两端分别连接有测试电极，用于输入激励源。本发明能够实现监控存储阵列不同区域的工艺均一性。

Description

磁性存储器测试结构及测试方法
技术领域
本发明涉及半导体工艺测试技术领域，尤其涉及一种磁性存储器测试结构及测试方法。
背景技术
磁性随机存储器(Magnetic Random Access Memory，简称MRAM)是一种新型非易失存储器，克服了SRAM面积大、尺寸微缩后漏电大的问题，也克服了DRAM需要一直进行数据刷新、功耗大的问题。MRAM的核心存储单元是磁性隧道结(Magnetic Tunnel Junction，MTJ)器件，MTJ器件普遍采用垂直磁化结构，具有层数多、厚度小的特点，制备工艺十分复杂。
在当前工艺条件下，MRAM阵列中MTJ阻值、性能以及均一性可能会受到其在阵列中位置的影响，特别是在阵列边缘，由于工艺难度大，MTJ性能会有较大差异。为监控生产阶段在阵列不同区域的工艺均一性，需要对阵列不同区域进行监控。现有的监控手段主要有YE光学、电子束监测、Thickness量测和切片SEM等，但这些监控手段对Array/Pattern不同区域的工艺、性能差异较不敏感。
因此，如何提供一种磁性存储器测试结构及测试方法，以监控存储阵列不同区域的工艺均一性，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
为解决上述问题，本发明提供一种磁性存储器测试结构及测试方法，能够实现监控存储阵列不同区域的工艺均一性。
第一方面，本发明提供一种磁性存储器测试结构，包括：
一存储阵列，所述存储阵列按照预定规则分为多个区域，每个所述区域包括若干存储单元，每个所述区域的所有存储单元电学串联连接构成串联结构或者电学并联连接构成并联结构；
每个所述区域的存储单元串联结构或者存储单元并联结构的两端分别连接有测试电极，用于输入激励源。
可选地，所述存储阵列由外向内按层分为多个区域以及一个位于中心位置的区域。
可选地，所述存储阵列按照角、边、心的位置分为三个区域。
可选地，所述存储阵列按照四个方位分为四个区域。
可选地，还包括：两个金属层，所述存储阵列的存储单元均位于两个所述金属层之间，每个所述区域的所有存储单元利用两个所述金属层以及位于两个所述金属层中的过孔串联连接或者并联连接。
可选地，所述测试电极的引出金属线利用存储单元间空隙进行走线。
可选地，所述测试电极的引出金属线利用虚拟单元进行走线。
第二方面，本发明提供一种基于上述磁性存储器测试结构的测试方法，包括：
测试存储阵列各区域的多个电磁参数；
将测得的各区域的多个电磁参数与各电磁参数的目标阈值范围作比较；
若一个区域的电磁参数全部符合各参数设定的目标阈值范围，则将该区域标记为工艺窗口内且工艺均一性良好，若一个区域的至少一个电磁参数不符合该参数设定的目标阈值范围，则将该区域标记为工艺窗口外或工艺均一性差；
根据各区域的标记结果确定存储阵列不同区域工艺窗口以及工艺均一性。
可选地，所述电磁参数包括：反平行态总电阻、平行态总电阻、隧道磁电阻、漏电流、矫顽力、翻转电压、翻转电压标准差和矫顽力标准差。
可选地，所述测试存储阵列各区域的多个电磁参数包括：
先测试各区域任意状态下的总电阻值；
将测得的各区域的总电阻值与阻值目标阈值范围作比较；
若一个区域的总电阻值符合所述阻值目标阈值范围，则该区域不存在开路或者短路故障，继续测试该区域的多个电磁参数；若一个区域的总电阻值不符合所述阻值目标阈值范围，则该区域存在开路或者短路故障，直接标记该区域为工艺窗口外或工艺均一性差，不进行该区域的多个电磁参数的测试。
可选地，所述方法还包括：在测试存储阵列各区域任意状态下的总电阻值之前，对所述存储阵列进行初始化，以直接测量各区域的反平行态总电阻或者平行态总电阻。
本发明提供的磁性存储器测试结构及测试方法，将存储阵列按照预定规则分成多个区域，每个区域内的所有存储单元电学串联连接或者电学并联连接，测试结构能够体现存储阵列的区域参数特性，而且具有统计特性，测试效率高。通过对各区域的电磁参数进行测试，能够判断各所述区域的连通性与工艺均一性，监控工艺过程及窗口。
附图说明
图1为本发明一实施例的磁性存储器测试结构的俯视图；
图2为本发明另一实施例的磁性存储器测试结构的俯视图；
图3为图2所示测试结构其中一个存储单元串联结构的剖面图；
图4为图2所示测试结构其中一个存储单元并联结构的剖面图；
图5为图2所示测试结构中一个存储单元并联结构的金属走线的示意图；
图6为本发明又一实施例的磁性存储器测试结构的俯视图；
图7为本发明又一实施例的磁性存储器测试结构的俯视图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供一种磁性存储器测试结构，包括：
一存储阵列，所述存储阵列由外向内按层分为多个区域以及一个位于中心位置的区域，每个所述区域包括若干存储单元，每个所述区域的所有存储单元电学串联连接构成串联结构或者电学并联连接构成并联结构；每个所述区域的存储单元串联结构或者存储单元并联结构的两端分别连接有测试电极，用于输入激励源。
假设存储阵列由外向内具有k层，每层为一个区域，由外向内区域编号为1,2，……，k，此时阵列中心处还会剩下i行j列个存储单元，位于阵列中心的i行j列也作为一个区域，区域编号为k+1，对于这k+1个区域，每个区域内的所有存储单元电学串联连接或者电学并联连接，并且每个区域的存储单元串联结构或者存储单元并联结构的两端分别连接有测试电极，用于输入激励源。
每个区域的两端各自连接一个测试电极，如果有N个区域，那么就有N对测试电极。如图1所示，显示为该磁性存储器测试结构的俯视图，存储阵列按层和中心位置分成四个区域：区域1-4，P11和P12为连接到区域1的两个测试电极，P21和P22为连接到区域2的两个测试电极，P31和P32为连接到区域3的两个测试电极，P41和P42为连接到区域4的两个测试电极。位于阵列内部的区域两端连接的测试电极的引出金属线可利用存储单元间空隙进行走线。
如图2所示，若存储单元间空隙不足可设置虚拟单元(dummy单元)，位于阵列内部的区域两端连接的测试电极的引出金属线利用虚拟单元进行走线。此时，由于虚拟单元用来走线，因此并未划分到任何一个区域。
请参阅图3和图4，其中图3为一个存储单元串联结构的剖面图，图4为一个存储单元并联结构的剖面图，图3最右侧两个存储单元为虚拟单元，图4最右侧两个存储单元为虚拟单元。基于图3和图4可知，本发明的磁性存储器测试结构还包括：两个金属层Mn和Mn+1，存储阵列的存储单元均位于金属层Mn与金属层Mn+1之间，存储单元串联结构利用Mn与Mn+1以及Mn与Mn+1中的过孔Via将同一区域所有存储单元进行串联；存储单元并联结构利用Mn与Mn+1以及Mn与Mn+1中的过孔Via将同一区域所有存储单元进行并联。
特别地，对于并联结构，如图5所示，走线金属层BM layer还可以作为漏电流测试结构metal line leakage testkey。
实施例二
本发明实施例提供一种磁性存储器测试结构，包括：
一存储阵列，所述存储阵列按照角、边、心的位置分为三个区域，即存储阵列的四个角为一个区域，存储阵列的最外侧的除四个角以外的四个边为一个区域，存储阵列内部的中心位置为一个区域，请参阅图6，四个角上的存储单元的行数和列数可以任意选择，也可以是不规则的阵列，三个区域记为区域1-3，每个区域包括若干存储单元，每个所述区域的所有存储单元电学串联连接构成串联结构或者电学并联连接构成并联结构；每个所述区域的存储单元串联结构或者存储单元并联结构的两端分别连接有测试电极，用于输入激励源。P11和P12为连接到区域1的两个测试电极，P21和P22为连接到区域2的两个测试电极，P31和P32为连接到区域3的两个测试电极。
实施例三
本发明实施例提供一种磁性存储器测试结构，包括：
一存储阵列，所述存储阵列按照四个方位(右上、左上、左下和右下)分为四个区域，如图7所示，记为区域1-4，每个区域包括若干存储单元，每个所述区域的所有存储单元电学串联连接构成串联结构或者电学并联连接构成并联结构；每个所述区域的存储单元串联结构或者存储单元并联结构的两端分别连接有测试电极，用于输入激励源。P11和P12为连接到区域1的两个测试电极，P21和P22为连接到区域2的两个测试电极，P31和P32为连接到区域3的两个测试电极，P41和P42为连接到区域4的两个测试电极。
实施例二和实施例三提供的测试结构如何实现串联和并联，以及测试电极的引出金属线的走线可参考实施例一，不再展开叙述。
上述实施例提供的磁性存储器测试结构，能够反映存储阵列在不同区域的参数特性，既可以作为产品测试结构(testkey)有效监控存储阵列不同位置的工艺均一性，也可以作为前期工艺窗口实验测试结构(testkey)确认工艺窗口；而且该结构本身面积较小，可以降低晶圆的不同区域对工艺的影响，同时可以大大减小testkey总面积并提升测试效率。
实施例四
本发明实施例提供一种基于上述磁性存储器测试结构的测试方法，包括：
S601、测试存储阵列各区域的多个电磁参数；
S602、将测得的各区域的多个电磁参数与各电磁参数的目标阈值范围作比较；
S603、若一个区域的电磁参数全部符合各参数设定的目标阈值范围，则将该区域标记为工艺窗口内且工艺均一性良好，若一个区域的至少一个电磁参数不符合该参数设定的目标阈值范围，则将该区域标记为工艺窗口外或工艺均一性差；
S604、根据各区域的标记结果确定存储阵列不同区域工艺窗口以及工艺均一性。
具体地，对各区域连接的激励源进行shmoo，然后对所得R-S曲线利用参数特征值进行拟合，测得各区域的多个电磁参数，包括电学参数和磁学参数，本申请的一个实施例中，测试的电磁参数包括：反平行态总电阻Rap、平行态总电阻Rp、隧道磁电阻TMR、漏电流leakage、矫顽力Hc、翻转电压Vc、翻转电压标准差σVc和矫顽力标准差σHc。
得到这些电磁参数后，将测得的各区域的多个电磁参数与各电磁参数的目标阈值范围作比较；若一个区域的电磁参数全部符合各参数设定的目标阈值范围，则标记该区域为工艺窗口内且工艺均一性良好，若一个区域的至少一个电磁参数不符合该参数设定的目标阈值范围，则标记该区域为工艺窗口外或工艺均一性差。
可选地，在测试存储阵列各区域的多个电磁参数时，先测试各区域任意状态下的总电阻值，该总电阻值不是反平行态总电阻Rap，也不是平行态总电阻Rp；然后将测得的各区域的总电阻值与阻值目标阈值范围作比较；若一个区域的总电阻值符合所述阻值目标阈值范围，则该区域不存在开路或者短路故障，继续测试该区域的多个电磁参数，初始化存储阵列，测试反平行态总电阻Rap和平行态总电阻Rp，以及测试其他电磁参数；若一个区域的总电阻值不符合所述阻值目标阈值范围，则该区域存在开路或者短路故障，直接标记该区域为工艺窗口外或工艺均一性差，为工艺窗口外，需要调整工艺或设计，不进行该区域的多个电磁参数的测试。
一般地，为了加快测试，在测试存储阵列各区域任意态的总电阻值之前，对存储阵列进行初始化，直接测量各区域的反平行态总电阻Rap或者平行态总电阻Rp。
另外，测试时，在其中一个区域的一端或者两端所连接的测试电极施加电压，测试另一个区域的一端或者两端所连接的测试电极的电压，以监控两个区域间是否存在泄漏。
本发明实施例提供的测试方法，通过测试存储阵列不同区域的电磁参数，能够对比不同区域的参数差异，实现监控存储阵列不同区域的工艺均一性。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (11)

1.一种磁性存储器测试结构，其特征在于，包括：
一存储阵列，所述存储阵列按照预定规则分为多个区域，每个所述区域包括若干存储单元，每个所述区域的所有存储单元电学串联连接构成串联结构或者电学并联连接构成并联结构；
每个所述区域的存储单元串联结构或者存储单元并联结构的两端分别连接有测试电极，用于输入激励源。
2.根据权利要求1所述的磁性存储器测试结构，其特征在于，所述存储阵列由外向内按层分为多个区域以及一个位于中心位置的区域。
3.根据权利要求1所述的磁性存储器测试结构，其特征在于，所述存储阵列按照角、边、心的位置分为三个区域。
4.根据权利要求1所述的磁性存储器测试结构，其特征在于，所述存储阵列按照四个方位分为四个区域。
5.根据权利要求1所述的磁性存储器测试结构，其特征在于，还包括：两个金属层，所述存储阵列的存储单元均位于两个所述金属层之间，每个所述区域的所有存储单元利用两个所述金属层以及位于两个所述金属层中的过孔串联连接或者并联连接。
6.根据权利要求1所述的磁性存储器测试结构，其特征在于，所述测试电极的引出金属线利用存储单元间空隙进行走线。
7.根据权利要求1所述的磁性存储器测试结构，其特征在于，所述测试电极的引出金属线利用虚拟单元进行走线。
8.一种基于如权利要求1-7任一项所述的磁性存储器测试结构的测试方法，其特征在于，包括：
测试存储阵列各区域的多个电磁参数；
将测得的各区域的多个电磁参数与各电磁参数的目标阈值范围作比较；
若一个区域的电磁参数全部符合各参数设定的目标阈值范围，则将该区域标记为工艺窗口内且工艺均一性良好，若一个区域的至少一个电磁参数不符合该参数设定的目标阈值范围，则将该区域标记为工艺窗口外或工艺均一性差；
根据各区域的标记结果确定存储阵列不同区域工艺窗口以及工艺均一性。
9.根据权利要求8所述的方法，其特征在于，所述电磁参数包括：反平行态总电阻、平行态总电阻、隧道磁电阻、漏电流、矫顽力、翻转电压、翻转电压标准差和矫顽力标准差。
10.根据权利要求8所述的方法，其特征在于，所述测试存储阵列各区域的多个电磁参数包括：
先测试各区域任意状态下的总电阻值；
将测得的各区域的总电阻值与阻值目标阈值范围作比较；
若一个区域的总电阻值符合所述阻值目标阈值范围，则该区域不存在开路或者短路故障，继续测试该区域的多个电磁参数；若一个区域的总电阻值不符合所述阻值目标阈值范围，则该区域存在开路或者短路故障，直接标记该区域为工艺窗口外或工艺均一性差，不进行该区域的多个电磁参数的测试。
11.根据权利要求10所述的方法，其特征在于，所述方法还包括：在测试存储阵列各区域任意状态下的总电阻值之前，对所述存储阵列进行初始化，以直接测量各区域的反平行态总电阻或者平行态总电阻。
CN201911262414.0A 2019-12-05 2019-12-05 磁性存储器测试结构及测试方法 Active CN112927746B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911262414.0A CN112927746B (zh) 2019-12-05 2019-12-05 磁性存储器测试结构及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911262414.0A CN112927746B (zh) 2019-12-05 2019-12-05 磁性存储器测试结构及测试方法

Publications (2)

Publication Number Publication Date
CN112927746A true CN112927746A (zh) 2021-06-08
CN112927746B CN112927746B (zh) 2023-04-25

Family

ID=76162184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911262414.0A Active CN112927746B (zh) 2019-12-05 2019-12-05 磁性存储器测试结构及测试方法

Country Status (1)

Country Link
CN (1) CN112927746B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101377954A (zh) * 2007-08-27 2009-03-04 财团法人工业技术研究院 磁性随机存取存储器以及操作方法
CN103021468A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 存储器的出错信息记录方法及冗余替代方法
CN104282659A (zh) * 2013-07-03 2015-01-14 中芯国际集成电路制造(上海)有限公司 测试结构及测试方法、对应的晶圆、熔丝的激光切割方法
CN109065536A (zh) * 2018-08-22 2018-12-21 长江存储科技有限责任公司 一种晶圆及芯片
CN110021335A (zh) * 2018-01-09 2019-07-16 中电海康集团有限公司 磁性隧道结的数据保存时间的获取方法和装置
CN110400788A (zh) * 2018-04-25 2019-11-01 无锡华润上华科技有限公司 一种检查半导体器件设计规则的测试结构及测试方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101377954A (zh) * 2007-08-27 2009-03-04 财团法人工业技术研究院 磁性随机存取存储器以及操作方法
CN103021468A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 存储器的出错信息记录方法及冗余替代方法
CN104282659A (zh) * 2013-07-03 2015-01-14 中芯国际集成电路制造(上海)有限公司 测试结构及测试方法、对应的晶圆、熔丝的激光切割方法
CN110021335A (zh) * 2018-01-09 2019-07-16 中电海康集团有限公司 磁性隧道结的数据保存时间的获取方法和装置
CN110400788A (zh) * 2018-04-25 2019-11-01 无锡华润上华科技有限公司 一种检查半导体器件设计规则的测试结构及测试方法
CN109065536A (zh) * 2018-08-22 2018-12-21 长江存储科技有限责任公司 一种晶圆及芯片

Also Published As

Publication number Publication date
CN112927746B (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
CN104538057B (zh) 磁性随机存取存储器（mram）的原位电阻测量
Rabson et al. Pinholes may mimic tunneling
KR20000035578A (ko) 자기 기억 장치
US10665321B2 (en) Method for testing MRAM device and test apparatus thereof
KR20080005238A (ko) Ｍｒａｍ 토글 비트 특성화를 위한 ３중 펄스 방법
CN103811079B (zh) 半导体器件的测试方法和半导体测试装置
Wu et al. Pinhole defect characterization and fault modeling for STT-MRAM testing
WO2021163908A1 (en) Magnetic memory structure and device
CN104347121B (zh) 一种闪存可靠性的筛选测试方法
CN213278088U (zh) 一种测试结构
CN112927746B (zh) 磁性存储器测试结构及测试方法
CN104051427B (zh) 一种接触孔电阻测试结构及方法
DE102004060645A1 (de) Weichreferenz-Vierleiter-Magnetspeichervorrichtung
US20070171736A1 (en) Method and apparatus for repairing a shorted tunnel device
US20030231520A1 (en) Magnetic memory element having controlled nucleation site in data layer
CN110703037A (zh) 接地网支路腐蚀状态与腐蚀速率的监测方法及监测装置
CN203026497U (zh) 漏电测试结构
CN111508549B (zh) 一种sot-mram的测试结构及其测试方法
US9449892B2 (en) Manufacturing method of magnetic memory device
US20230078663A1 (en) Method for Determining Material Parameters of a Multilayer Test Sample
CN107991598A (zh) 一种用于三维存储器沟道导通性的测量方法
CN116991646B (zh) 磁存储器寿命预测方法、装置、电子设备及存储介质
KR101774671B1 (ko) Mram에서 불량 셀 스크린을 위한 테스트 방법 및 시스템
US10460782B1 (en) Integrated circuits having single state memory reference cells and methods for operating the same
CN108022834A (zh) 监控3d栅极氧化层工艺的方法及结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant