CN100505458C - 保险丝电路 - Google Patents
保险丝电路 Download PDFInfo
- Publication number
- CN100505458C CN100505458C CNB2005100683131A CN200510068313A CN100505458C CN 100505458 C CN100505458 C CN 100505458C CN B2005100683131 A CNB2005100683131 A CN B2005100683131A CN 200510068313 A CN200510068313 A CN 200510068313A CN 100505458 C CN100505458 C CN 100505458C
- Authority
- CN
- China
- Prior art keywords
- fuse
- order
- electrical
- programmer
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002184 metal Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims 6
- 150000004706 metal oxides Chemical group 0.000 claims 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 230000008878 coupling Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 4
- 238000005859 coupling reaction Methods 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000007246 mechanism Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 230000008676 import Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 101100247442 Arabidopsis thaliana RBL7 gene Proteins 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
本发明涉及一种保险丝电路，其是有关于一种多保险丝分享单一编程装置的装置。本发明的保险丝电路包括一个以上相互平行耦合的单次可编程电子保险丝，一耦合至该等保险丝的编程装置，以及一耦合至该等保险丝以选择一既定保险丝的选择模块，其中根据该选择模块所下达的一选择，一编程电压加入，用以引入一编程电流通过该既定保险丝。本发明所述的保险丝电路，借由实施一选择机制以选择一保险丝单元内需编程的保险丝，编程装置的数目可以大幅缩减，此乃因为多电子保险丝可以分享单一编程装置。同时更可借由多电子保险丝分享单一编程装置，使硅面积可以更完善地利用却不引起操作性能的恶化。
Description
技术领域
本发明概括上是有关于集成电路设计，且特别有关于实施多电子保险丝(electrical fuses)于一仅配备单一编程装置(programming device)的保险丝单元(fuse cell)内的方法与装置。
背景技术
电子保险丝经常为现今半导体所利用。典型上，当流经保险丝的电流超过一既定临界值时，电子保险丝设计成会烧断。当保险丝被予以编程(programmed)亦即“烧断”之时，尽管实体上不一定断裂，它们会进入一高阻抗状态。电子保险丝普遍上用作晶片封装后所执行的调整与修正。由于保险丝两端间的布线(wirings)是可容许的，所以保险丝可以在晶片内弹性地安置，也因此较传统激光保险丝更令人满意，此乃因为在激光保险丝上端实施多金属层或厚介电质是不可能的。这种弹性使电子保险丝成为较高密度存储装置中较合宜的组件。
然而，电子保险丝于存储装置内的传统编程方法乃不很有效率地利用珍贵的硅面积，因此耗费高昂。举例来说，电子保险丝的传统编程方法需要为每一保险丝分配一编程装置。为了编程一电子保险丝，需要指配一大供应电流流经该保险丝。而为了提供此大供应电流，依附于保险丝的编程装置体积也因此非常庞大。当电子保险丝的数量增加时，这些庞大的编程装置亦随之等比例地增加。结果造成硅面积的低劣利用率。
图1A显示一电路图102，说明一电子保险丝如何利用一NMOS编程装置加以编程，而图1B则显示一电路图104，说明一电子保险丝如何利用一PMOS编程装置加以编程。在电路图102中，一电子保险丝106设置于一NMOS编程装置108以及一高电压源VDDQ之间。在电路图104中，一PMOS编程装置110设置于一电子保险丝112以及一高电压源VDDQ之间。当电子保险丝106或112经指定欲编程时，一“选择”控制信号会进入一选择线114或一选择线116内。
编程装置108和110的实体体积非常庞大是因需要大量电流以编程，如电子保险丝106或电子保险丝112。电子保险丝的传统编程方法需要为每一保险丝设置一编程装置。由于每一保险丝接需要各自的编程装置，这种方法极端没有效率并且耗费高昂。在一大型保险丝阵列中，众多庞大的编程装置将会耗费硅环境中的大量面积。
利用多保险丝提供一改善编程机制，用以在不恶化操作性能下改善硅面积的利用情况，乃一直是人们所向往的技术。
发明内容
由前述的观点，本发明提供允许多保险丝分享单一编程装置的方法与装置。
一用以使多保险丝能够分享单一编程装置的方法于此揭露出来。本发明的保险丝电路包括一个以上相互平行耦合的单次可编程(one-timeprogrammable)电子保险丝、一耦合至所述保险丝的编程装置，以及一耦合至所述保险丝以选择一既定保险丝的选择模块，其中根据该选择模块所下达的一选择，加入一编程电压，用以引入一编程电流通过该既定保险丝。
本发明是这样实现的：
本发明所述一种保险丝电路，所述保险丝电路包括：多个单次可编程电子保险丝；一编程装置，耦合至所述单次可编程电子保险丝；以及一选择模块，耦合至所述单次可编程电子保险丝，用以选择一既定单次可编程电子保险丝，其中根据该选择模块所下达的一选择，加入一编程电压至该编程装置，用以引入一编程电流通过该既定单次可编程电子保险丝。
本发明所述的保险丝电路，该选择模块是一多任务器，用以选择该多个单次可编程电子保险丝的其中之一。
本发明所述的保险丝电路，该选择模块具有一个以上的单次可编程电子保险丝选择信号，用以允许仅一个单次可编程电子保险丝耦合至该编程电压。
本发明所述的保险丝电路，该单次可编程电子保险丝是金属硅化的多晶硅保险丝。
本发明所述的保险丝电路，该编程装置是一MOS晶体管，并且该MOS晶体管的栅极由一编程选择信号控制以决定该MOS晶体管导通与否。
本发明所述的保险丝电路，更包括一输入选择装置，用以提供该编程选择信号。
本发明所述的保险丝电路，更包括一输出选择装置，用以于每一单次可编程电子保险丝与该输出选择装置连接的一端点读取一电压值，用以由此决定一输出信号。
本发明另提供一种保险丝电路，所述保险丝电路包括：一保险丝阵列，具有一第一数目(X)的保险丝单元列与一第二数目(Y)的保险丝单元行，并且每一保险丝单元具有一个以上的可编程电子保险丝；一编程装置阵列，具有多个编程装置，并且每一编程装置对应于该保险丝阵列内的其中一个保险丝单元，且连接于该保险丝单元内的每一电子保险丝；一第一选择信号，用以选择该等列保险丝单元的其中之一；一第二选择信号，用以选择该等行保险丝单元的其中之一；以及至少一选择模块，耦合至每一保险丝单元的每一电子保险丝，用以选择一既定电子保险丝；其中该第一和第二选择信号确认一欲存取的既定保险丝单元，并且根据该选择模块所下达的一选择，加入一编程电压至对应该既定保险丝单元的一编程装置，用以引入一编程电流通过该既定保险丝单元内该既定电子保险丝。
本发明所述的保险丝电路，该选择模块是一多任务器，用以选择该既定保险丝单元内的该既定电子保险丝。
本发明所述的保险丝电路，该电子保险丝是金属硅化的多晶硅保险丝。
本发明所述的保险丝电路，该选择模块具有一个以上的电子保险丝选择信号，用以允许仅一个保险丝耦合至该编程电压。
本发明所述的保险丝电路，该编程装置是一MOS晶体管，其中该MOS晶体管的栅极由一编程选择信号控制以决定该MOS晶体管导通与否。
本发明所述的保险丝电路，更包括一输入选择装置，用以提供该编程选择信号。
本发明所述的保险丝电路，更包括一输出选择装置，用以于每一电子保险丝与该输出选择装置连接的一端点读取一电压值，用以由此决定一输出信号。
本发明所述的保险丝电路，更包括一感测装置，耦合至该输出选择装置以与一参考电阻作比较，用以提供由该选择模块选定的一既定保险丝的一逻辑状态。
本发明所述的保险丝电路，借由实施一选择机制以选择一保险丝单元内需编程的保险丝，编程装置的数目可以大幅缩减，此乃因为多电子保险丝可以分享单一编程装置。同时更可借由多电子保险丝分享单一编程装置，使硅面积可以更完善地利用却不引起操作性能的恶化。
附图说明
图1A与图1B显示传统保险丝单元内两种编程方法的电路图；
图2A至图2D显示依据本发明第一至第四实施例的四种不同实施方式的单一保险丝单元电路图；
图3A与图3B显示依据本发明第五与第六实施例的不同实施方式的多保险丝单元电路图。
具体实施方式
然而，本发明的操作结构与方法，连同附加目标与利益，需经由以下特定实施例，并且阅读时需配合相关附加图示，方能得到最佳的理解。
本发明是提供允许一保险丝单元内的多保险丝能够分享单一编程装置以节省硅面积的装置与方法。本发明提出在一保险丝单元内将多保险丝群组以分享单一编程装置的观念。由于编程动作每次仅在一保险丝上进行，所以不需要为每一个保险丝分配各自的编程装置。借由实施一选择机制以选择一保险丝单元内需编程的保险丝，编程装置的数目可以大幅缩减，此乃因为多电子保险丝可以分享单一编程装置。
本发明实施例的详细叙述将会显示本发明如何于一维或二维保险丝单元阵列中实施。同时亦将显示保险丝单元内用作允许逻辑状态数据输出的感测放大器的实施方法，用以更进一步说明如何借由多电子保险丝分享单一编程装置，使硅面积可以更完善地利用却不引起操作性能的恶化。
图2A显示本发明所提供第一实施例的一电路图200，说明一保险丝单元208内的两电子保险丝202与204如何分享一单一编程装置206，其中电子保险丝202与204可为金属硅化的多晶硅保险丝。电子保险丝202与204分别经由一如多任务器210与212的选择模块以与一高电压源VDDQ相连。当电子保险丝202或204需加以编程时，一编程选择信号会进入一“选择(Select)”线214，以命令该编程装置206将其中之一的电子保险丝予以编程。经由如FS0与FS1的保险丝选择线到达的控制信号，将会进入多任务器210与212以关闭当中一个多任务器，因此能使其中之一的保险丝予以编程。
举例来说，如果欲为电子保险丝202编程时，高电压源VDDQ的电压将会上升以提供足够电流使电子保险丝202烧断。控制信号将会经由“选择(Select)”线214进入编程装置206内使装置内的NMOS晶体管导通，以命令该编程装置206将该电子保险丝202加以编程。接续信号亦出现在保险丝选择线FS0上，用以命令多任务器210关闭并为该高电压源VDDQ打开为一电子保险丝202编程所需的电流路径。
虽然该编程装置206显示为一单一的NMOS装置，但本领域技术人员能了解该编程装置206可以具有其它NMOS型或PMOS型的组态。此外，多任务器210与212可为NMOS型、PMOS型或CMOS型，亦仍不脱离本发明的精神。事实上，此实施例内的多任务器210或212可结合成单一多任务器，其中保险丝选择线FS0与FS1上的控制信号彼此互补，以使该编程电流于任何一次编程循环中皆只通过保险丝202或204的其中一个。在本质上，选择模块乃用以允许VDDQ于任何一编程循环中皆与仅仅一个既定保险丝相耦合。为了符合此需求，选择模块本质上是一N至1的多任务器，其中“N”是该保险丝单元内的保险丝总数。在上述最简单的范例中，每一个保险丝乃经由一保险丝选择信号搭配一多任务器予以控制。
图2B显示本发明所提供第二实施例的一电路图216，说明一保险丝单元218内的两电子保险丝220与222如何分享单一编程装置224。同样地，电子保险丝220与222可为金属硅化的多晶硅保险丝。该保险丝单元218乃用一输入选择装置226与一输出选择装置228实施，以允许一维或二维的保险丝阵列结构。同时电子保险丝220与222亦分别经由多任务器230与232连接至高电压源VDDQ，其中多任务器230与232是由保险丝信号线FS0与FS1予以控制。
举例来说，当欲为电子保险丝222编程时，一Y选择线YSELB会提供一低信号以命令该输入选择装置226导通，因而允许来自一写入字线(write wordline)WWL的一高输入信号进入编程装置224，并且使此范例中的NMOS晶体管导通。来自保险丝信号线FS1的控制信号将会使多任务器232关闭，从而允许高电压源VDDQ提供该编程装置224为该电子保险丝222进行编程的所需电流。
经由确认该编程装置224的该NMOS晶体管处于关闭状态，并且借由输入一低信号通过一读取字线(write wordline)RWLB以使该输出选择装置228导通，亦可达成数据的读取。此读取数据动作是允许位于一节点234的信号(比方是一电子参数值)通过一读取位元线(RBL)而输出。举例来说，如果电子保险丝222先前已予以编程，欲检查确认是否已适当地编程，保险丝选择线FS1可以输入一信号使多任务器232关闭。因为电子保险丝222因为先前的编程而已经烧断，高电压源VDDQ的信号将难以到达该节点234。因此，RBL将具有一低输出信号。而当欲检查电子保险丝220时，保险丝选择线FS0则需输入一信号以关闭多任务器230。这能允许高电压源VDDQ的供应信号到达节点234，因而提供一高信号输出至RBL。
虽然上述的电子保险丝220与222显示为与一包含一NMOS晶体管的编程装置224相连接，但本领域技术人员能了解PMOS型装置亦可用作本发明的编程装置，同时输入装置226与输出装置228可为NMOS型、PMOS型或零临界电压晶体管(Vt为零的MOS装置)，而仍属于本发明的范畴。
图2C显示依据本发明第三实施例的一电路图242，说明一感测放大器238可用以提供一数据的逻辑状态“0”或“1”而非电阻值的输出。此输出，于图中用黑箭头显示，是由感测放大器238侦测位元线的微小电压变化而产生。电路图242除了加入该用以侦测高电压源VDDQ的感测放大器238，其余皆与图2A的电路图200类似。在此实施例中，无论多任务器246以及248是否关闭，感应放大器238皆提供一逻辑状态的输出以决定保险丝是否经过编程。
图2D显示本发明第四实施例的一电路图244，说明感测放大器如何可用来提供一如先前图2B所描述的RBL输出，并与一既定参考电压相关。电路图244除了于输出选择装置250的输出处加入一感测放大器，其余皆与电路图216类似。当来自读取字线RWLB的信号到达该输出选择装置250以及一PMOS装置252，感测放大器240能依据两多任务器258与260中是何者关闭，为保险丝254或256决定其逻辑状态。
如果欲测定电子保险丝256的状态，一保险丝选择线FS1将命令多任务器260关闭，因此提供电压到达电子保险丝256的一路径。如果电子保险丝256已经由先前的编程而烧断，节点262将不会有信号。RWLB将需要一低信号使输出选择装置250与PMOS装置252导通，以允许感测放大器240决定节点262的电阻值与一参考电阻264作比较时逻辑上为高或低。借由将电子保险丝256的电阻值与一参考电阻264两者作比较，感测放大器240可以推断电子保险丝256是否已烧断和编程。同时很重要的是，需经由一Y选择线(YSELB)输入高信号至一输出选择装置266，以使输入选择装置266关闭，用以禁止任何信号经由一写入字线WWL进入一编程装置268。此动作能防止节点262于读取过程中接地。
同样地，如果电子保险丝254在某范例中未经过编程，RWLB亦提供一低信号以使该输出选择装置250和PMOS装置252导通，因而允许该感测放大器能够动作。YSELB于读取过程中输入一高信号至输入选择装置266以防止编程装置268导通从而将节点262接地。多任务器258将会关闭，因而允许电压经由电子保险丝254到达节点262。感测放大器240将电子保险丝254的电阻值与参考电阻264作比较，因而能决定电子保险丝254是否已经烧断。
感测放大器亦可于保险丝单元阵列内实施。图3A显示根据本发明第五实施例的一电路图300，说明一包含八个保险丝单元的一维阵列。该阵列是以八乘一的组态建成。保险丝单元302与上述保险丝单元类似，皆容许两电子保险丝分享单一编程装置。每一保险丝经由多任务器304或306当中之一与高电压源VDDQ相连，而多任务器304与306则分别由保险丝选择线FS0与FS1予以控制。欲编程的保险丝单元将经由0到7的“选择(Select)”信号加以选择。一选择线连接至该保险丝单元组成的阵列302内每一个编程装置。借由选择某一选择信号并关闭正确的多任务器，一既定保险丝可经由高电压源VDDQ提供的编程电流而加以编程。
举例来说，如欲为电子保险丝308编程，一控制信号将会经由一选择线312进入一编程装置310使装置内的NMOS晶体管导通，以命令该编程装置310将该电子保险丝308加以编程。接续信号亦出现于保险丝选择线FS0，使命令多任务器304关闭。此能用以打开一路径以使高电压源VDDQ能提供一使电子保险丝308烧断的所需电流。
经由实施包含两电子保险丝分享单一编程装置的保险丝单元，可有效率地加倍可利用的保险丝却不浪费供较多庞大编程装置使用的额外硅面积。注意此阵列的保险丝单元乃仅为本发明的一实施例，可加以更动，不须限制每一保险丝单元得包含两个保险丝。举例来说，一4至1的选择模块，比方是一4至1的多任务器，可使用来在任何时间选择并编程四个保险丝当中的一个。因此，每一个保险丝单元具有四个分享单一编程装置的保险丝。同样地，一与一编程装置相结合的x至1的选择模块可以控制“x”个保险丝以施行编程，其中“x”是一整数，并且较可能为一偶数。
图3B显示依据本发明第六实施例的一电路图314，说明一包含六十四个保险丝单元的二维阵列。该阵列是以一八乘八的组态建成。六十四个保险丝单元皆与图2B中的保险丝单元218类似，当中每一保险丝单元内的两保险丝允许分享单一编程装置。如图显示，六十四个保险丝单元被安排为八行八列。该二维阵列由许多不同的选择信号控制。利用来自不同Y选择线YSELBs 318、不同写入字线WWLs 320，以及保险丝选择线FS0与FS1的信号，能为一需编程的确定电子保险丝定位。来自YSELBs 318的信号能决定包含一欲编程保险丝的保险丝单元的行位置，而来自WWs320的信号则能够决定该保险丝单元的列位置。保险丝选择线FS0与FS1控制多任务器322或324是否需要关闭。经由选择确定的保险丝单元以及关闭的正确多任务器，一特定的电子保险丝能够加以定位以施行编程。
举例来说，如果欲为电子保险丝326编程，Y选择线YSEL7B将提供一低信号以使一输入选择装置328导通，从而允许来自写入字线WWL0的一高输入信号进入编程装置330。在同时，来自保险丝信号线FS1的控制信号将会关闭多任务器324，因而容许高电压源VDDQ提供编程装置330为电子保险丝326编程时所需的电流。
因为保险丝单元316是利用输入与输出选择装置实施，如果能提供某特定保险丝的地址，读取该保险丝的状态是有可能的。RWLs 332可以提供一低信号以使一保险丝单元列所含的输出选择装置导通。YSELBs 318能提供某电子保险丝的行位置。经由列与行位置的提供，并伴随来自保险丝选择线FS0或FS1的适当信号，一特定电子保险丝可于一读取操作过程中精确地加以定位。此读取过程的结果可以存在于许多不同读取位元线RBLs 334之内。
如果先前已经过编程的电子保险丝326需读取其状态，读取字线RWL0B将会输入一低信号，借此使一整列的电子保险丝单元316的输出选择装置导通，当中包含输出选择装置336。而Y选择线YSEL7B则提供保险丝单元的行位置而能协助该特定保险丝的定位。保险丝选择线FS1亦命令多任务器324关闭。因为电子保险丝326先前已经过编程，高电压源VDDQ将难以到达节点338。因此，读许位元线RBL7将具有一低输出信号。
以上图示提供许多不同的实施例以实施本发明的不同特征。特定实施例的组件与过程的描述乃用以协助阐明本发明。然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
102：传统利用NMOS编程装置实施编程的电子保险丝电路图
104：传统利用PMOS编程装置实施编程的电子保险丝电路图
106：电子保险丝
108：NMOS编程装置
110：PMOS编程装置
112：电子保险丝
114：选择线Select
116：选择线Select
200：依据本发明第一实施例的多保险丝单元电路图
202：电子保险丝
204：电子保险丝
206：编程装置
208：保险丝单元
210：多任务器
212：多任务器
FS0：保险丝选择线
FS1：保险丝选择线
Select：选择线
VDDQ：高电压源
216：依据本发明第二实施例的多保险丝单元电路图
218：保险丝单元
220：电子保险丝
222：电子保险丝
224：编程装置
226：输入选择装置
228：输出选择装置
230：多任务器
232：多任务器
234：欲读取信号所在的节点
238：感测放大器
240：感测放大器
242：依据本发明第三实施例的多保险丝单元电路图
244：依据本发明第四实施例的单一保险丝单元电路图
246：多任务器
248：多任务器
Sens Amp：感测放大器
250：输出选择装置
252：PMOS装置
254：电子保险丝
256：电子保险丝
258：多任务器
260：多任务器
262：欲读取信号所在的节点
264：参考电阻
266：输入选择装置
268：编程装置
RWLB：读取字线
WWL：写入字线
YSELB：Y选择线
300：依据本发明第五实施例的多保险丝单元电路图
302：保险丝单元
304：多任务器
306：多任务器
Select0-Select7：选择线
314：依据本发明第六实施例的多保险丝单元电路图
312：选择线Select0-Select7
316：保险丝单元
318：Y选择线YSELBs
320：写入字线WWLs
322：多任务器
324：多任务器
326：电子保险丝
328：输入选择装置
330：编程装置
332：读取字线RWLs
334：读取位元线RBLs
336：输出选择装置
338：节点
RBL0-RBL7：读取位元线
RWL0B-RWL7B：读取字线
WWL0-WWL7：写入字线
YSEL0B-YSEL7B：Y选择线
Claims (15)
1、一种保险丝电路，所述保险丝电路包括：
多个单次可编程电子保险丝；
一编程装置，耦合至该多个单次可编程电子保险丝；以及
一选择模块，耦合至该多个单次可编程电子保险丝，用以选择一既定单次可编程电子保险丝，
其中根据该选择模块所下达的一选择，加入一编程电压至该编程装置，用以引入一编程电流通过该既定单次可编程电子保险丝。
2、根据权利要求1所述的保险丝电路，其特征在于：该选择模块是一多任务器，用以选择该多个单次可编程电子保险丝的其中之一。
3、根据权利要求1所述的保险丝电路，其特征在于：该选择模块具有一个以上的单次可编程电子保险丝选择信号，用以允许仅一个单次可编程电子保险丝耦合至该编程电压。
4、根据权利要求1所述的保险丝电路，其特征在于：该单次可编程电子保险丝是金属硅化的多晶硅保险丝。
5、根据权利要求1所述的保险丝电路，其特征在于：该编程装置是一金属氧化物半导体晶体管，并且该金属氧化物半导体晶体管的栅极由一编程选择信号控制以决定该金属氧化物半导体晶体管导通与否。
6、根据权利要求5所述的保险丝电路，其特征在于：更包括一输入选择装置，用以提供该编程选择信号。
7、根据权利要求6所述的保险丝电路，其特征在于：更包括一输出选择装置，用以于每一单次可编程电子保险丝与该输出选择装置连接的一端点读取一电压值，用以由此决定一输出信号。
8、一种保险丝电路，所述保险丝电路包括：
一保险丝阵列，具有一第一数目的保险丝单元列与一第二数目的保险丝单元行，并且每一保险丝单元具有一个以上的可编程电子保险丝；
一编程装置阵列，具有多个编程装置，并且每一编程装置对应于该保险丝阵列内的其中一个保险丝单元，且连接于该保险丝单元内的每一电子保险丝；
一第一选择信号，用以选择该列保险丝单元的其中之一；
一第二选择信号，用以选择该行保险丝单元的其中之一；以及
至少一选择模块，耦合至每一保险丝单元的每一电子保险丝，用以选择一既定电子保险丝；
其中该第一和第二选择信号确认一欲存取的既定保险丝单元，并且根据该选择模块所下达的一选择，加入一编程电压至对应该既定保险丝单元的一编程装置，用以引入一编程电流通过该既定保险丝单元内该既定电子保险丝。
9、根据权利要求8所述的保险丝电路，其特征在于：该选择模块是一多任务器，用以选择该既定保险丝单元内的该既定电子保险丝。
10、根据权利要求8所述的保险丝电路，其特征在于：该电子保险丝是金属硅化的多晶硅保险丝。
11、根据权利要求8所述的保险丝电路，其特征在于：该选择模块具有一个以上的电子保险丝选择信号，用以允许仅一个保险丝耦合至该编程电压。
12、根据权利要求8所述的保险丝电路，其特征在于：该编程装置是一金属氧化物半导体晶体管，其中该金属氧化物半导体晶体管的栅极由一编程选择信号控制以决定该金属氧化物半导体晶体管导通与否。
13、根据权利要求12所述的保险丝电路，其特征在于：更包括一输入选择装置，用以提供该编程选择信号。
14、根据权利要求13所述的保险丝电路，其特征在于：更包括一输出选择装置，用以于每一电子保险丝与该输出选择装置连接的一端点读取一电压值，用以由此决定一输出信号。
15、根据权利要求14所述的保险丝电路，其特征在于：更包括一感测装置，耦合至该输出选择装置以与一参考电阻作比较，用以提供由该选择模块选定的一既定保险丝的一逻辑状态。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US56892304P | 2004-05-07 | 2004-05-07 | |
| US60/568,923 | 2004-05-07 | ||
| US11/029,431 | 2005-01-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1694327A CN1694327A (zh) | 2005-11-09 |
| CN100505458C true CN100505458C (zh) | 2009-06-24 |
Family
ID=35353176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100683131A Expired - Fee Related CN100505458C (zh) | 2004-05-07 | 2005-04-30 | 保险丝电路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7012827B2 (zh) |
| JP (1) | JP2005323377A (zh) |
| CN (1) | CN100505458C (zh) |
| TW (1) | TWI252577B (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134373A (ja) * | 2005-11-08 | 2007-05-31 | Nec Electronics Corp | 半導体装置、半導体装置のヒューズ処理方法 |
| KR100746230B1 (ko) | 2006-07-10 | 2007-08-03 | 삼성전자주식회사 | 반도체 장치의 안티퓨즈 회로 및 이 장치를 이용한 반도체메모리 장치. |
| US7602663B2 (en) * | 2006-12-22 | 2009-10-13 | Intel Corporation | Fuse cell array with redundancy features |
| KR100845407B1 (ko) * | 2007-02-16 | 2008-07-10 | 매그나칩 반도체 유한회사 | 원-타임-프로그래머블 셀 및 이를 구비하는 ｏｔｐ 메모리 |
| JP2009016568A (ja) * | 2007-07-04 | 2009-01-22 | Toshiba Corp | 半導体集積回路装置 |
| JP5043564B2 (ja) * | 2007-08-30 | 2012-10-10 | キヤノン株式会社 | インクジェット記録ヘッド用基板および該基板を具えたインクジェット記録ヘッド |
| JP2009177044A (ja) * | 2008-01-28 | 2009-08-06 | Panasonic Corp | 電気ヒューズ回路 |
| KR100940198B1 (ko) * | 2008-05-26 | 2010-02-10 | 창원대학교 산학협력단 | 멀티비트 ｏｔｐ 셀 |
| KR20100079186A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 퓨징 스파크를 방지할 수 있는 퓨징 회로를 포함하는 집적 회로 |
| KR101562985B1 (ko) * | 2009-02-25 | 2015-10-23 | 삼성전자주식회사 | 반도체 장치 및 그것의 퓨즈 프로그램 방법 |
| DK2693370T3 (en) * | 2011-03-31 | 2016-09-26 | Ictk Co Ltd | Device and method for generation of a digital value |
| US8803590B2 (en) * | 2012-07-26 | 2014-08-12 | Globalfoundries Singapore Pte. Ltd. | High speed low power fuse circuit |
| TWI556158B (zh) * | 2013-08-21 | 2016-11-01 | 威盛電子股份有限公司 | 組態資料的處理裝置及方法 |
| TWI494934B (zh) * | 2013-10-25 | 2015-08-01 | Nuvoton Technology Corp | 熔絲電路 |
| KR102133356B1 (ko) * | 2014-02-24 | 2020-07-13 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 동작방법 |
| US11978701B2 (en) * | 2016-08-09 | 2024-05-07 | Skyworks Solutions, Inc. | Programmable fuse with single fuse pad and control methods thereof |
| US11451046B2 (en) | 2018-03-22 | 2022-09-20 | Hewlett-Packard Development Company, L.P. | Single switch electronic fuses with multiple power outputs |
| CN112151098A (zh) * | 2019-06-27 | 2020-12-29 | 台湾积体电路制造股份有限公司 | 多熔丝记忆体单元电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5675547A (en) * | 1995-06-01 | 1997-10-07 | Sony Corporation | One time programmable read only memory programmed by destruction of insulating layer |
| US5812466A (en) * | 1995-10-04 | 1998-09-22 | Samsung Electronics Co., Ltd. | Column redundancy circuit for a semiconductor memory device |
| US6775175B2 (en) * | 2001-09-05 | 2004-08-10 | Stmicroelectronics Sa | Blowable memory device and method of blowing such a memory |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768694B2 (en) * | 2002-10-07 | 2004-07-27 | International Business Machines Corporation | Method of electrically blowing fuses under control of an on-chip tester interface apparatus |
-
2005
- 2005-01-05 US US11/029,431 patent/US7012827B2/en not_active Expired - Fee Related
- 2005-04-26 TW TW094113259A patent/TWI252577B/zh not_active IP Right Cessation
- 2005-04-30 CN CNB2005100683131A patent/CN100505458C/zh not_active Expired - Fee Related
- 2005-05-06 JP JP2005135414A patent/JP2005323377A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5675547A (en) * | 1995-06-01 | 1997-10-07 | Sony Corporation | One time programmable read only memory programmed by destruction of insulating layer |
| US5812466A (en) * | 1995-10-04 | 1998-09-22 | Samsung Electronics Co., Ltd. | Column redundancy circuit for a semiconductor memory device |
| US6775175B2 (en) * | 2001-09-05 | 2004-08-10 | Stmicroelectronics Sa | Blowable memory device and method of blowing such a memory |
Also Published As
| Publication number | Publication date |
|---|---|
| US7012827B2 (en) | 2006-03-14 |
| JP2005323377A (ja) | 2005-11-17 |
| TWI252577B (en) | 2006-04-01 |
| CN1694327A (zh) | 2005-11-09 |
| US20050249014A1 (en) | 2005-11-10 |
| TW200537676A (en) | 2005-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100505458C (zh) | 保险丝电路 | |
| CN100368814C (zh) | 监测电熔丝电阻的系统 | |
| CN101079420B (zh) | 半导体器件 | |
| CN101663816B (zh) | 使用自旋转移力矩磁阻装置的软件可编程逻辑 | |
| US4281398A (en) | Block redundancy for memory array | |
| US5181205A (en) | Short circuit detector circuit for memory arrays | |
| US11056161B2 (en) | Data processing system and method for generating a digital code with a physically unclonable function | |
| US8456884B2 (en) | Semiconductor device | |
| US7271644B2 (en) | Multi-state electrical fuse | |
| CN107924703A (zh) | 多次可编程的非易失性存储器单元 | |
| EP3163580B1 (en) | Method and device for compact efuse array | |
| EP1435098B1 (en) | Mram bit line word line architecture | |
| KR20020061113A (ko) | 반도체 장치 | |
| CN100481269C (zh) | 可编程非易失性半导体存储器件 | |
| EP1612804B1 (en) | Multi-bit magnetic random access memory element | |
| WO1982002793A1 (en) | Semiconductor memory redundant element identification circuit | |
| IE53833B1 (en) | Semiconductor integrated circuit device with test circuit | |
| US6556468B2 (en) | High bit density, high speed, via and metal programmable read only memory core cell architecture | |
| KR900006141B1 (ko) | 반도체 기억장치 | |
| CN109087679A (zh) | 存储单元及其构成的存储阵列和otp | |
| US20050073033A1 (en) | Semiconductor memory device | |
| EP0488672B1 (en) | Memory device with current mirror type sense amplifiers | |
| CN100476988C (zh) | 开放式位阵列的读出放大器和体系结构 | |
| TW202201420A (zh) | 電子熔絲單元陣列結構 | |
| CN105261393B (zh) | 一种基于阻变存储单元rram的存储电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090624 |