JP2007234670A - 半導体ウェハ、半導体チップ、半導体装置、ならびにウェハテスト方法 - Google Patents
半導体ウェハ、半導体チップ、半導体装置、ならびにウェハテスト方法 Download PDFInfo
- Publication number
- JP2007234670A JP2007234670A JP2006051121A JP2006051121A JP2007234670A JP 2007234670 A JP2007234670 A JP 2007234670A JP 2006051121 A JP2006051121 A JP 2006051121A JP 2006051121 A JP2006051121 A JP 2006051121A JP 2007234670 A JP2007234670 A JP 2007234670A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- test
- pad
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体ウェハ20は、半導体チップ10の内部回路4A〜4Dと各テストパッド1とを接続するスイッチ回路3A〜3Dを備えている。また、スクライブ領域Sもしくは半導体チップ10内に、半導体ウェハ20の基板電位と同電位にプルアップもしくはプルダウンされた、スイッチ回路3A〜3Dをオンとするための上記基板電位と異なる電位の信号が与えられるスイッチ制御用パッド2を備えている。さらに、各テストパッド1に、各テストパッド1を挟んで互いに隣接する半導体チップ10のそれぞれのスイッチ回路3A〜3Dを接続している。
【選択図】図2
Description
本発明の一実施形態について図1〜図6および表1を用いて説明すると以下の通りである。
本発明の他の実施形態について図7を用いて説明すると以下の通りである。
本発明の他の実施形態について図10、図11、および表2を用いて説明すると以下の通りである。
本発明の他の実施形態について図12を用いて説明すると以下の通りである。
2 スイッチ制御用パッド
3A〜3E スイッチ回路
4A〜4E 内部回路
5 セレクタ回路
6 セレクタ回路用電源供給パッド
10、10A、10AA、10B、10C、15 チップ(半導体チップ)
20、20A、20AA、20B、20C、25 半導体ウェハ
Claims (7)
- 複数の半導体チップが縦横に整列配列して形成され、ダイシングを行うための領域であるスクライブ領域にウェハテスト用のテストパッドが設けられた半導体ウェハにおいて、
上記半導体チップ内に形成された内部回路と上記テストパッドとを接続するスイッチ回路と、
上記スクライブ領域もしくは上記半導体チップ内に、上記半導体ウェハの基板電位と同電位にプルアップもしくはプルダウンされた、上記スイッチ回路をオンとするための上記基板電位と異なる電位の信号が与えられるスイッチ制御用パッドとを備え、
上記テストパッドに、上記テストパッドを挟んで互いに隣接する半導体チップのそれぞれのスイッチ回路を接続することを特徴とする半導体ウェハ。 - 上記テストパッドに、上記テストパッドを挟んで互いに隣接する半導体チップのそれぞれのスイッチ回路を複数接続し、
上記半導体チップ毎に上記スイッチ制御用パッドを複数備え、該複数のスイッチ制御用パッドをそれぞれ異なる上記スイッチ回路と接続することを特徴とする請求項1に記載の半導体ウェハ。 - 上記テストパッドに、上記テストパッドを挟んで互いに隣接する半導体チップのそれぞれのスイッチ回路を複数接続し、
上記半導体チップ毎に、複数の上記スイッチ制御用パッドと、該複数のスイッチ制御用パッドにそれぞれ与えられる上記信号の組み合わせにより、上記半導体チップの複数のスイッチ回路のうち、オンさせるスイッチ回路を選択するセレクタ回路とを備えることを特徴とする請求項1に記載の半導体ウェハ。 - 上記セレクタ回路および該セレクタ回路の電源供給用パッドを、上記スクライブ領域に設けることを特徴とする請求項3に記載の半導体ウェハ。
- 上記請求項1〜4のいずれか一項に記載の半導体ウェハのウェハテスト方法であって、
上記スイッチ制御用パッドにプローブ針を接触させて、上記半導体チップのうち、検査対象の半導体チップのスイッチ回路のみオンとし、
上記テストパッドにプローブ針を接触させて、上記検査対象の半導体チップの電気的特性を測定することを特徴とするウェハテスト方法。 - 上記請求項1〜4のいずれか一項に記載の半導体ウェハから切断された上記半導体チップ。
- 上記請求項6に記載の半導体チップを用いた半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006051121A JP4472650B2 (ja) | 2006-02-27 | 2006-02-27 | 半導体ウェハ、半導体チップ、半導体装置、ならびにウェハテスト方法 |
US11/702,180 US20070200585A1 (en) | 2006-02-27 | 2007-02-05 | Semiconductor wafer, semiconductor chip, semiconductor device, and wafer testing method |
CN200710005928A CN100576539C (zh) | 2006-02-27 | 2007-02-15 | 半导体晶片、半导体芯片、半导体器件及晶片测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006051121A JP4472650B2 (ja) | 2006-02-27 | 2006-02-27 | 半導体ウェハ、半導体チップ、半導体装置、ならびにウェハテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007234670A true JP2007234670A (ja) | 2007-09-13 |
JP4472650B2 JP4472650B2 (ja) | 2010-06-02 |
Family
ID=38443383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006051121A Expired - Fee Related JP4472650B2 (ja) | 2006-02-27 | 2006-02-27 | 半導体ウェハ、半導体チップ、半導体装置、ならびにウェハテスト方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070200585A1 (ja) |
JP (1) | JP4472650B2 (ja) |
CN (1) | CN100576539C (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102177582B (zh) * | 2008-08-07 | 2014-07-09 | 意法半导体股份有限公司 | 用于在测试集成在半导体晶片上的多个电子器件期间并行供应电力的电路 |
JP5175803B2 (ja) * | 2009-07-01 | 2013-04-03 | 新光電気工業株式会社 | 半導体装置の製造方法 |
EP2290686A3 (en) * | 2009-08-28 | 2011-04-20 | STMicroelectronics S.r.l. | Method to perform electrical testing and assembly of electronic devices |
CN105321910A (zh) * | 2014-07-11 | 2016-02-10 | 华邦电子股份有限公司 | 晶片及其测试方法 |
TWI655753B (zh) * | 2015-03-11 | 2019-04-01 | 日商新力股份有限公司 | Solid-state imaging device and manufacturing method, semiconductor wafer, and electronic device |
TWI571642B (zh) * | 2015-09-10 | 2017-02-21 | 新特系統股份有限公司 | 使用單一探針測試晶片的多個連接墊的測試裝置及方法 |
JP6706520B2 (ja) * | 2016-03-24 | 2020-06-10 | シナプティクス・ジャパン合同会社 | 半導体集積回路チップ及び半導体集積回路ウェーハ |
JP6655461B2 (ja) * | 2016-04-28 | 2020-02-26 | ラピスセミコンダクタ株式会社 | 半導体装置、半導体チップ及び半導体チップのテスト方法 |
KR20180113113A (ko) * | 2017-04-05 | 2018-10-15 | 에스케이하이닉스 주식회사 | 테스트 패드를 구비한 반도체 집적 회로 장치 |
CN107658211A (zh) * | 2017-09-15 | 2018-02-02 | 厦门三安光电有限公司 | 一种半导体晶片的制作方法 |
CN108122802A (zh) * | 2017-12-13 | 2018-06-05 | 上海华虹宏力半导体制造有限公司 | 一种工艺测试键测试电路及其实现方法 |
CN108649001B (zh) * | 2018-05-09 | 2020-10-27 | 北京智芯微电子科技有限公司 | 连接晶圆内常规芯片与测试专用芯片的隧道式金属线结构 |
CN113782517B (zh) * | 2021-08-31 | 2024-04-16 | 长江存储科技有限责任公司 | 一种半导体测试结构和方法 |
CN113953689A (zh) * | 2021-12-16 | 2022-01-21 | 湖北三维半导体集成创新中心有限责任公司 | 一种晶圆的切割方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3424489B2 (ja) * | 1997-03-24 | 2003-07-07 | 日産自動車株式会社 | 半導体過電流検知回路とその検査方法 |
JP3506377B2 (ja) * | 2001-04-09 | 2004-03-15 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
US7026646B2 (en) * | 2002-06-20 | 2006-04-11 | Micron Technology, Inc. | Isolation circuit |
US6967348B2 (en) * | 2002-06-20 | 2005-11-22 | Micron Technology, Inc. | Signal sharing circuit with microelectric die isolation features |
-
2006
- 2006-02-27 JP JP2006051121A patent/JP4472650B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-05 US US11/702,180 patent/US20070200585A1/en not_active Abandoned
- 2007-02-15 CN CN200710005928A patent/CN100576539C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4472650B2 (ja) | 2010-06-02 |
CN100576539C (zh) | 2009-12-30 |
CN101030579A (zh) | 2007-09-05 |
US20070200585A1 (en) | 2007-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4472650B2 (ja) | 半導体ウェハ、半導体チップ、半導体装置、ならびにウェハテスト方法 | |
KR19990060760A (ko) | 반도체 장치의 레이 아웃 구조 | |
TWI571642B (zh) | 使用單一探針測試晶片的多個連接墊的測試裝置及方法 | |
JP3506377B2 (ja) | 半導体装置およびその製造方法 | |
JP2006120812A (ja) | 積層半導体装置 | |
US7616417B2 (en) | Semiconductor device including protection circuit and switch circuit and its testing method | |
JP2004028885A (ja) | 半導体装置、半導体パッケージ及び半導体装置の試験方法 | |
JP2006261504A (ja) | 半導体装置及びその試験方法 | |
JPH05267415A (ja) | 半導体装置 | |
JP2016032043A (ja) | 半導体装置、半導体ウエハ、および半導体装置の評価方法 | |
US7969169B2 (en) | Semiconductor integrated circuit wafer, semiconductor integrated circuit chip, and method of testing semiconductor integrated circuit wafer | |
JP2005283432A (ja) | 半導体ウエハおよびその半導体ウエハを用いた半導体装置の製造方法 | |
WO2014045993A1 (ja) | 半導体装置、半導体ウェハ、および半導体ウェハの試験方法 | |
JPH0661298A (ja) | 半導体集積回路装置 | |
JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
JPH10332786A (ja) | 半導体装置 | |
JPH10178073A (ja) | 検査方法および半導体装置の製造方法 | |
JP2005032983A (ja) | 半導体装置およびその製造方法 | |
JPH10199943A (ja) | 半導体集積回路装置の検査方法及びプローブカード | |
JP2001203325A (ja) | 半導体集積回路装置とデジタル集積回路の設計方法 | |
JPH11345847A (ja) | 半導体ウエハ及び半導体装置の製造方法 | |
KR20100084726A (ko) | 트리밍 장치 및 트리밍 장치가 형성된 웨이퍼 | |
JP2005228932A (ja) | 半導体装置 | |
JP2014099630A (ja) | 半導体集積回路ウエハ、半導体集積回路チップ及び半導体集積回路ウエハのテスト方法 | |
JP2005077339A (ja) | 複合半導体装置およびそのテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100303 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4472650 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |