CN104882419A - 芯片封装 - Google Patents

芯片封装 Download PDF

Info

Publication number
CN104882419A
CN104882419A CN201510233927.4A CN201510233927A CN104882419A CN 104882419 A CN104882419 A CN 104882419A CN 201510233927 A CN201510233927 A CN 201510233927A CN 104882419 A CN104882419 A CN 104882419A
Authority
CN
China
Prior art keywords
wafer
pressure welding
welding area
soldered ball
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510233927.4A
Other languages
English (en)
Other versions
CN104882419B (zh
Inventor
王钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Vimicro Corp
Original Assignee
Wuxi Vimicro Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Vimicro Corp filed Critical Wuxi Vimicro Corp
Priority to CN201510233927.4A priority Critical patent/CN104882419B/zh
Publication of CN104882419A publication Critical patent/CN104882419A/zh
Application granted granted Critical
Publication of CN104882419B publication Critical patent/CN104882419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

本发明提供一种芯片封装，其包括：第一晶片，其晶片的正面具有第一压焊区和第二压焊区；第二晶片，其晶片的正面具有第三压焊区、第四压焊区和第五压焊区；多个第一焊球；多个第二焊球，其外径大于第一焊球的外径。其中，第一晶片上的第一压焊区通过第一焊球与第二晶片上的第五压焊区电性相接，第一晶片上的第二压焊区通过第一焊球与第二晶片上的第三压焊区电性相接，第四压焊区上电性连接有第二焊球。这样，可以减小第一晶片和第二晶片封装在一起的尺寸。

Description

芯片封装
【技术领域】
本发明涉及芯片封装领域，特别涉及一种电池保护电路的新型芯片封装。
【背景技术】
现有技术中电池保护控制芯片一般和功率MOSFET(Metal OxideSemiconductor Field Effect Transistor,简称MOSFET)由两种不同工艺制成，电池保护芯片一般采用平面工艺，有利于集成多种器件，其中的MOSFET器件的源极和漏极引出端都处于硅晶圆的上边(正面)，而功率MOSFET一般由垂直工艺制成，其源极和漏极引出端分别处于硅晶圆的上边(正面)和下边(反面)，沟道电流会上下贯穿整个晶圆。
为了节省成本，一些厂家已经开始将两种不同工艺制造的芯片封装在同一个封装里，这种技术被称为SIP(System In Package)，这样以前需对电池保护控制芯片和功率MOSFET分别封装，SIP技术节省了一个封装的成本，同时有利于小型化。一个封装体占用的PCB(印刷电路板:Printed Circuit Board)的面积比两个封装体占用的面积更小。目前一般为DFN封装或sot23-6封装。这两种封装都是需要金线和铜线作为封装连线的形成连接，其厚度较大且占用PCB面积较大。电池厂家希望在有限的电池体积中放置更多的电芯材料来增加电池容量，所以他们对电池保护电路占用PCB面积和厚度有极大的减小尺寸的诉求。一般Sot23-6封装尺寸的长度为3.0毫米，宽度为2.8毫米，高度为1.2毫米。DFN封装尺寸的长度为3.4毫米，宽度为2.5毫米，高度为0.7毫米。
因此，有必要提出一种新的芯片封装，以进一步的减小封装尺寸。
【发明内容】
本发明的目的在于提供一种新型的芯片封装，其可以具有较小的封装尺寸。
为了解决上述问题，本发明提供一种芯片封装，其包括：第一晶片，其晶片的正面具有第一压焊区和第二压焊区；第二晶片，其晶片的正面具有第三压焊区、第四压焊区和第五压焊区；多个第一焊球；多个第二焊球，其外径大于第一焊球的外径。其中，第一晶片上的第一压焊区通过第一焊球与第二晶片上的第五压焊区电性相接，第一晶片上的第二压焊区通过第一焊球与第二晶片上的第三压焊区电性相接，第四压焊区上电性连接有第二焊球。
进一步的，所述第二焊球的直径大于等于第一焊球的直径与所述第一晶片的厚度的和。
进一步的，在第四压焊区处设置有衬垫结构。
进一步的，第一晶片和第二晶片的厚度均为100至200微米。
进一步的，第二晶片的背面具有金属层。
进一步的，第一晶片为电池保护控制晶片，其包括有第一控制输出端CO1、第二控制输出端DO1、电源端VDD、接地端VSS和检测端VM，其中第一晶片的第一压焊区包括第一控制输出端CO1的压焊区和第二控制输出端DO1的压焊区，第一晶片的第二压焊区包括电源端VDD的压焊区、接地端VSS的压焊区和检测端VM的压焊区，第二晶片为开关晶片，其包括有第一控制输入端CO2、第二控制输入端DO2、第一连接端A和第二连接端B，第二晶片的第五压焊区包括第一控制输入端CO2的压焊区和第二控制输入端DO2的压焊区，第一晶片的第一控制输出端CO1与第二晶片的第一控制输入端CO2通过第一焊球相连，第一晶片的第二控制输出端DO1与第二晶片的第二控制输入端DO2通过第一焊球相连。
进一步的，第二晶片的第三压焊区包括连接第一晶片的电源端VDD的压焊区、连接第一晶片的接地端VSS的压焊区以及连接第一晶片的检测端VM的压焊区，第二晶片的第四压焊区包括正外接电源端P+的压焊区、负外接电源端P-的压焊区和外接接地端的压焊区，与第一晶片的检测端VM相连的第三压焊区、第二晶片中的第二连接端B通过第二晶片上的通路与负外接电源端P-的压焊区相连，与第一晶片的接地端VSS相连的第三压焊区、第二晶片中的第一连接端A通过第二晶片上的通路与外接接地端的压焊区相连，与第一晶片的电源端VDD相连的第三压焊区通过第二晶片上的通路与正外接电源端P+的压焊区相连。
进一步的，负外接电源端P-的压焊区和外接接地端的压焊区均为多个。
进一步的，开关晶片包括第一NMOS晶体管和第二NMOS晶体管，第一NMOS晶体管的栅极为第一控制输入端CO2，第二NMOS晶体管的栅极为第二控制输入端DO2，第一NMOS晶体管的漏极与第二NMOS晶体管的漏极相连，第二NMOS晶体管的源极为第一连接端A，第一NMOS晶体管的源极为第二连接端B。
进一步的，所述电池保护控制晶片包括过充电检测电路、充电过流检测电路、过放电检测电路、放电过流检测电路和控制电路，所述控制电路根据充电检测电路、充电过流检测电路、过放电检测电路和放电过流检测电路提供的检测信号生成充电控制信号并通过第一控制输出端输出，生成放电控制信号并通过第二控制输出端输出。
与现有技术相比，本发明将第一晶片和第二晶片相向堆叠放置在一起，两者之间通过小尺寸的第一焊球相连，第二晶片通过尺寸较大的第二焊球与外界相连，这样减小第一晶片和第二晶片封装在一起的尺寸。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明中的电池保护电路在一个实施例中的功能框图电路示意图；
图2a为本发明中的芯片封装在一个实施例中的侧面结构示意图；
图2b为本发明中的芯片封装在一个实施例中的俯视结构示意图；
图3为本发明中的开关晶片的结构示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
图1为本发明中的电池保护电路在一个实施例中的功能框图电路示意图。参考图1所示，所述电池保护电路包括电池保护控制芯片(或称晶片)110和功率开关芯片(或称晶片)120。所述电池保护电路与电池BAT电性连接并对所述电池BAT的充电和放电进行保护。
所述电池保护控制芯片110和功率开关芯片120可以采用封装在一个封装内，下文将详细描述他们如何被封装在一个封装内。
电池保护控制芯片110包括第一控制输出端CO1、第二控制输出端DO1、电源端VDD、接地端VSS和检测端VM。功率开关芯片120包括有第一控制输入端CO2、第二控制输入端DO2、第一连接端A和第二连接端B。
其中，第一控制输出端CO1与第一控制输入端CO2相连，第二控制输出端DO1与第二控制输入端DO2相连。电源端VDD与电池BAT的正极以及正外接电源端P+相连，接地端VSS与电池BAT的负极以及第一连接端A相连。检测端VM与第二连接端B以及负外接电源端P-相连。正外接电源端P+和负外接电源端P-之间可以连接电池充电器130，也可以连接负载电阻R0。当负载电阻Ro连接于正外接电源端P+和负外接电源端P-之间时，所述电池BAT处于放电状态，当电池充电器130正接于正外接电源端P+和负外接电源端P-之间时，所述电池BAT处于充电状态。
所述电池保护控制芯片110包括过充电检测电路112、充电过流检测电路114、过放电检测电路116、放电过流检测电路118和控制电路119。所述过充电检测电路112、充电过流检测电路114、过放电检测电路116和放电过流检测电路118可以被统称为阈值检测电路。所述控制电路119根据充电检测电路112、充电过流检测电路114、过放电检测电路116和放电过流检测电路118提供的检测信号生成充电控制信号并通过第一控制输出端CO1输出，生成放电控制信号并通过第二控制输出端DO1输出。
所述功率开关芯片120包括依次串联的第一NMOS(N-channelMetal-Oxide-Semiconductor，N型金属氧化物半导体)晶体管MC和第二NMOS晶体管MD。所述第一NMOS晶体管的漏极和所述第二NMOS晶体管的漏极相连以形成互接端K，从而形成串联连接；所述第一NMOS晶体管MC的源极和衬体相连，作为所述功率开关芯片120的第二连接端B，所述第二NMOS晶体管MD的源极和衬体相连，作为所述功率开关芯片120的第一连接端A；所述第一NMOS晶体管的栅极作为所述功率开关芯片120的第一控制输入端CO2，所述第二NMOS晶体管的栅极作为所述功率开关芯片120的第二控制输入端DO2。
请参考图3所示，其为图1中功率开关芯片120的结构示意图。左边为第二NMOS晶体管MD，右边为第一NMOS晶体管MC，第一NMOS晶体管和第二NMOS晶体管的其中一端共用，从而形成串联连接。如图3所示，这种NMOS晶体管为垂直结构。导通时，其电流垂直于晶片表面的方向流动，电流可以从第一连接端A端流到互接端K端，然后流到第二连接端B端。P-和N-中的-号表示掺杂浓度较低，N+和P+(+号表示掺杂浓度较高)用于形成与金属接触电阻较小的欧姆接触。P+形成NMOS晶体管的衬体接触，由于衬体P+与邻近的N+电极始终连接在一起(即连接电位相同)，为了减小面积，一般采用抵触式(Butting)设计，即P+和N+紧靠在一起。斜线填充区域为NMOS晶体管的栅极。当栅极电压超过阈值电压时，使与P+邻近的N+电极与另一电极N-区域之间的P-区域反型，即吸引很多电子位于靠近栅极侧，这样将P+邻近的N+电极与N-电极连通了，这样NMOS晶体管就导通了。
如图1所示，过充电检测电路112检测电芯电压(VDD和VSS之间的电压)是否大于过压充电检测阈值(例如4.3V)，如果是，则通过控制第一控制输出端CO1为低电平，以将第一NMOS晶体管关断，从而切断充电通路。
过放电检测电路116用于检测电芯电压(VDD和VSS之间的电压)是否小于过压放电检测阈值(例如2.5V)，如果是，则通过控制第二控制输出端DO1为低电平，以将第二NMOS晶体管关断，从而切断放电通路。
放电过流检测电路118通过检测端(VM)检测放电是否过流，比如，如果VM电压高于+150mV时，则通过控制第二控制输出端DO1为低电平，以将第二NMOS晶体管关断，从而切断放电通路。
充电过流检测电路114通过检测端(VM)检测充电是否过流，比如，如果VM电压低于-150mV时，通过控制第一控制输出端CO1为低电平，以将第一NMOS晶体管关断，从而切断充电通路。
另外，所述电池保护控制芯片110中还包括有短路检测电路，其同样通过检测端(VM)来检测是否短路，比如，如果VM电压高于1V时，则通过控制第二控制输出端DO1为低电平，以将第二NMOS晶体管关断，从而切断放电通路。
在传统的电池保护控制芯片中，需要在芯片外部加上连接在VDD端上的电阻R1和电容C1，同时需要连接在VM端上的电阻R2。电阻R1和电容C1的功能有两点：一是防止当系统中出现瞬间高压时，避免将电池保护电路击坏，一般电池保护控制电路设计的VDD/VSS之间的最大耐受电压为12V，一个例子是当在P+/P-之间发生短路时，保护电路会切断放电通路(通过关断第二NMOS管)，此时寄生电感会产生反激电压，高达15V左右，施加于VDD/VSS之间。二是对VDD电压进行滤波，防止由于VDD电压噪声而触发保护电路误动作。电阻R2的作用是防止充电器接反时，对流入电池保护控制电路的电流进行限流，避免电池保护控制电路损坏。通过合适的设计技术可以实现集成电阻R1、C1和R2，本发明中图1中的电池保护控制芯片就内置了R1、C1和R2，无需额外的电阻R1、R2和电容C1。
图2a为本发明中的芯片封装的侧面结构示意图，图2b为本发明中的芯片封装的俯视结构示意图。
如图2a和2b所示，所述芯片封装包括有第一晶片210、第二晶片220、多个第一焊球230和多个第二焊球240。第二焊球240的外径大于第一焊球230的外径。在一个实施例中，所述第二焊球的直径大于等于第一焊球的直径与所述第一晶片210的厚度的和。这样可以使得整个芯片封装的厚度很小。
其中第一晶片210的正面具有第一压焊区和第二压焊区，第二晶片220的正面具有第三压焊区、第四压焊区(对应第二焊球240的区域)和第五压焊区。
第一晶片210和第二晶片220的正面相对的安装，也就是说，第一晶片210和第二晶片220堆叠在一起，这样可以降低芯片封装的长度和宽度。其中，第一晶片210上的第一压焊区通过第一焊球230与第二晶片220上的第五压焊区电性相接，第一晶片210上的第二压焊区通过第一焊球与第二晶片上的第三压焊区电性相接，第四压焊区上电性连接有第二焊球240。
在一个实施例中，在第四压焊区处设置有衬垫结构250，以更好的使得第二焊球240与第四压焊区相连，形成较低的连接阻抗。
第一晶片210可以为图1中的电池保护控制晶片110。第一晶片210的第一压焊区包括第一控制输出端CO1的压焊区(图2b中的CO虚线区)和第二控制输出端DO1的压焊区(图2b中的DO虚线区)，第一晶片210的第二压焊区包括电源端VDD的压焊区(图2b中的VDD虚线区)、接地端VSS的压焊区(图2b中的VSS虚线区)和检测端VM的压焊区(VSS虚线区)。
第二晶片220可以为图1中的开关晶片120。第二晶片220的第五压焊区包括第一控制输入端CO2的压焊区和第二控制输入端DO2的压焊区。第一晶片210的第一控制输出端CO1与第二晶片220的第一控制输入端CO2通过第一焊球相连，第一晶片210的第二控制输出端DO1与第二晶片220的第二控制输入端DO2通过第一焊球相连。该连接距离很短，连接而形成的电阻也非常小。第二晶片220的第三压焊区包括通过第一焊球230连接第一晶片210的电源端VDD的压焊区、通过第一焊球230连接第一晶片210的接地端VSS的压焊区以及通过第一焊球230连接第一晶片210的检测端VM的压焊区。
需要知道的是，第二晶片220上的第五压焊区的位置与第一晶片210的第一压焊区相对，第二晶片220上的第三压焊区的位置与第一晶片210的第二压焊区相对。
如图2所示，所述第二焊球240包括与正外接电源端P+相连的第二焊球241、与负外接电源端P-相连的第二焊球242，与外接接地端相连的第三焊球243。第二晶片210的第四压焊区包括正外接电源端P+的压焊区(图2b中的第二焊球241对应的区域)、负外接电源端P-的压焊区(图2b中的第二焊球242对应的区域)和外接接地端的压焊区(图2b中的第二焊球243对应的区域)。
在图2b中，与正外接电源端P+相连的第二焊球241只有1个，与负外接电源端P-相连的第二焊球242有四个(图2b中的右边一竖排)，以便减小导通电阻，与外接接地端相连的第三焊球243有四个(图2b中的左边一竖排)，以便减小导通电阻。
如图2a和2b所示的，与第一晶片的检测端VM相连的第三压焊区以及第二晶片中的第二连接端B通过第二晶片220上的通路与负外接电源端P-的压焊区相连。与第一晶片210的接地端VSS相连的第三压焊区以及第二晶片220中的第一连接端A通过第二晶片220上的通路与外接接地端的压焊区相连。与第一晶片210的电源端VDD相连的第三压焊区通过第二晶片220上的通路与正外接电源端P+的压焊区相连。
通过第二焊球240可以将第一晶片210和第二晶片220与电池Bat和外部的充电器或负载电阻实现电性连接。
在一个实施例中，可以对第二晶片220在加工完成后做额外的预处理，以便减小第一NMOS晶体管的漏极与第二NMOS晶体管的漏极连接的阻抗。一种方法是在第二晶片完成传统制造工序后，在第二晶片的下部额外淀积超厚金属层221(如图2a所示)。在一些实施例中，该金属可以为铝，或者铜或包含铝或铜的合金材料。该淀积金属步骤应在第二晶片由晶圆切割成晶片之前。在另一实施例中，在制造第二晶片的晶圆完成常规工艺步骤后，通过旋涂工艺在晶圆下表面旋涂导电银浆，例如含银量等于或大于80％的环氧材料。在优选实施例中，本发明中的辅助金属层221的厚度大于或等于5um。增加金属层221的厚度有助于实现更小的导通电阻。
为了实现较小厚度的优选方案，在制造第二晶片的晶圆时，还应增加晶圆减薄步骤，在淀积金属层或旋涂金属层221之前，应对晶圆进行减薄，例如可以减薄至100～200微米的厚度。在制造第一晶片的晶圆时，也应增加晶圆减薄步骤，在进行本发明的植球步骤前，应将第一晶圆减薄至100～200微米的厚度。
本发明的新型芯片封装，将实现比现有技术更小的尺寸，例如长度1.8毫米，宽度0.8毫米，高度0.5毫米。
在本发明中，“连接”、相连、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (10)

1.一种芯片封装，其特征在于，其包括：
第一晶片，其晶片的正面具有第一压焊区和第二压焊区；
第二晶片，其晶片的正面具有第三压焊区、第四压焊区和第五压焊区；
多个第一焊球；
多个第二焊球，其外径大于第一焊球的外径；
其中，第一晶片上的第一压焊区通过第一焊球与第二晶片上的第五压焊区电性相接，第一晶片上的第二压焊区通过第一焊球与第二晶片上的第三压焊区电性相接，
第四压焊区上电性连接有第二焊球。
2.根据权利要求1所述的芯片封装，其特征在于，所述第二焊球的直径大于等于第一焊球的直径与所述第一晶片的厚度的和。
3.根据权利要求1所述的芯片封装，其特征在于，在第四压焊区处设置有衬垫结构。
4.根据权利要求1所述的芯片封装，其特征在于，
第一晶片和第二晶片的厚度均为100至200微米。
5.根据权利要求1所述的芯片封装，其特征在于，
第二晶片的背面具有金属层。
6.根据权利要求1-5任一所述的芯片封装，其特征在于，
第一晶片为电池保护控制晶片，其包括有第一控制输出端CO1、第二控制输出端DO1、电源端VDD、接地端VSS和检测端VM，其中
第一晶片的第一压焊区包括第一控制输出端CO1的压焊区和第二控制输出端DO1的压焊区，第一晶片的第二压焊区包括电源端VDD的压焊区、接地端VSS的压焊区和检测端VM的压焊区，
第二晶片为开关晶片，其包括有第一控制输入端CO2、第二控制输入端DO2、第一连接端A和第二连接端B，第二晶片的第五压焊区包括第一控制输入端CO2的压焊区和第二控制输入端DO2的压焊区，第一晶片的第一控制输出端CO1与第二晶片的第一控制输入端CO2通过第一焊球相连，第一晶片的第二控制输出端DO1与第二晶片的第二控制输入端DO2通过第一焊球相连。
7.根据权利要求6所述的芯片封装，其特征在于，
第二晶片的第三压焊区包括连接第一晶片的电源端VDD的压焊区、连接第一晶片的接地端VSS的压焊区以及连接第一晶片的检测端VM的压焊区，
第二晶片的第四压焊区包括正外接电源端P+的压焊区、负外接电源端P-的压焊区和外接接地端的压焊区，
与第一晶片的检测端VM相连的第三压焊区、第二晶片中的第二连接端B通过第二晶片上的通路与负外接电源端P-的压焊区相连，
与第一晶片的接地端VSS相连的第三压焊区、第二晶片中的第一连接端A通过第二晶片上的通路与外接接地端的压焊区相连，
与第一晶片的电源端VDD相连的第三压焊区通过第二晶片上的通路与正外接电源端P+的压焊区相连。
8.根据权利要求7所述的芯片封装，其特征在于，负外接电源端P-的压焊区和外接接地端的压焊区均为多个。
9.根据权利要求6所述的芯片封装，其特征在于，
开关晶片包括第一NMOS晶体管和第二NMOS晶体管，
第一NMOS晶体管的栅极为第一控制输入端CO2，第二NMOS晶体管的栅极为第二控制输入端DO2，
第一NMOS晶体管的漏极与第二NMOS晶体管的漏极相连，
第二NMOS晶体管的源极为第一连接端A，第一NMOS晶体管的源极为第二连接端B。
10.根据权利要求6所述的芯片封装，其特征在于，所述电池保护控制晶片包括过充电检测电路、充电过流检测电路、过放电检测电路、放电过流检测电路和控制电路，所述控制电路根据充电检测电路、充电过流检测电路、过放电检测电路和放电过流检测电路提供的检测信号生成充电控制信号并通过第一控制输出端输出，生成放电控制信号并通过第二控制输出端输出。
CN201510233927.4A 2015-05-08 2015-05-08 芯片封装 Active CN104882419B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510233927.4A CN104882419B (zh) 2015-05-08 2015-05-08 芯片封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510233927.4A CN104882419B (zh) 2015-05-08 2015-05-08 芯片封装

Publications (2)

Publication Number Publication Date
CN104882419A true CN104882419A (zh) 2015-09-02
CN104882419B CN104882419B (zh) 2017-11-24

Family

ID=53949856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510233927.4A Active CN104882419B (zh) 2015-05-08 2015-05-08 芯片封装

Country Status (1)

Country Link
CN (1) CN104882419B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571352A (zh) * 2015-10-08 2017-04-19 万国半导体股份有限公司 电池保护包及其制备工艺
WO2019127264A1 (zh) * 2017-12-28 2019-07-04 华天科技（西安）有限公司 一种三维芯片堆叠芯片尺寸封装结构及制造方法
US10679917B2 (en) 2016-04-08 2020-06-09 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Chip package structure, terminal device, and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121682A (en) * 1998-12-26 2000-09-19 Hyundai Electronics Industries Co., Ltd. Multi-chip package
US20120086123A1 (en) * 2010-10-06 2012-04-12 Samsung Electronics Co., Ltd. Semiconductor assembly and semiconductor package including a solder channel
CN102714190A (zh) * 2010-01-18 2012-10-03 马维尔国际贸易有限公司 具有半导体衬底的封装组件
CN204632746U (zh) * 2015-05-08 2015-09-09 无锡中星微电子有限公司 芯片封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121682A (en) * 1998-12-26 2000-09-19 Hyundai Electronics Industries Co., Ltd. Multi-chip package
CN102714190A (zh) * 2010-01-18 2012-10-03 马维尔国际贸易有限公司 具有半导体衬底的封装组件
US20120086123A1 (en) * 2010-10-06 2012-04-12 Samsung Electronics Co., Ltd. Semiconductor assembly and semiconductor package including a solder channel
CN204632746U (zh) * 2015-05-08 2015-09-09 无锡中星微电子有限公司 芯片封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571352A (zh) * 2015-10-08 2017-04-19 万国半导体股份有限公司 电池保护包及其制备工艺
CN106571352B (zh) * 2015-10-08 2019-02-26 万国半导体股份有限公司 电池保护包及其制备工艺
US10679917B2 (en) 2016-04-08 2020-06-09 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Chip package structure, terminal device, and method
WO2019127264A1 (zh) * 2017-12-28 2019-07-04 华天科技（西安）有限公司 一种三维芯片堆叠芯片尺寸封装结构及制造方法

Also Published As

Publication number Publication date
CN104882419B (zh) 2017-11-24

Similar Documents

Publication Publication Date Title
US10193193B2 (en) Structure of battery protection circuit module package coupled with holder, and battery pack having same
CN106560968A (zh) 二次电池保护集成电路、二次电池保护装置及电池组
CN103795049A (zh) 使用i/o焊盘的esd保护方案
CN103474967A (zh) 一种高集成度电池保护电路
CN102881725B (zh) 一种mos管及其制造方法以及该mos管在电池保护电路中的应用
US20030227304A1 (en) Semiconductor integrated circuit device
CN108028234A (zh) 半导体芯片、半导体器件以及电子器件
CN105977938A (zh) 芯片esd保护电路
CN104882419A (zh) 芯片封装
CN107733026B (zh) 一种负压保护电路、usb充电电路及终端设备
CN103367333A (zh) 半导体器件及半导体模块
KR101434224B1 (ko) 배터리 보호회로 및 배터리 보호회로 모듈 패키지
CN104037734B (zh) 智能终端充电保护装置及智能终端
CN204632746U (zh) 芯片封装结构
CN108400131A (zh) 内串联结构二极管管堆
CN202930390U (zh) 一种mos管以及应用该mos管的电池保护电路
CN103199090B (zh) 静电保护电路及其电池保护电路
CN102569289A (zh) 消除天线效应的结构及消除天线效应的方法
CN212136443U (zh) 双向贴片瞬态电压抑制二极管
CN210926016U (zh) 一种高压静电防护器件和电路
KR20140124735A (ko) 배터리 보호회로 모듈 패키지 및 그 제조방법
CN204578075U (zh) 能够进行精确电流采样的电池保护电路
CN203277382U (zh) 静电保护电路及其电池保护电路
CN104157664B (zh) 一种图像传感器抑噪全芯片esd保护结构
CN102364687A (zh) Soi/cmos集成电路电源与地之间的esd保护结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 214028 Jiangsu Province, Wuxi City District Qingyuan Road No. 18 Taihu International Science Park sensor network university science and Technology Park 530 building A1001

Applicant after: WUXI ZHONGGAN MICROELECTRONIC CO., LTD.

Address before: A 530 Taihu international science and Technology Park building 214028 Qingyuan Road in Jiangsu province Wuxi City District 10 layer

Applicant before: Wuxi Vimicro Co., Ltd.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant