CN105977938A - 芯片esd保护电路 - Google Patents

芯片esd保护电路 Download PDF

Info

Publication number
CN105977938A
CN105977938A CN201610437164.XA CN201610437164A CN105977938A CN 105977938 A CN105977938 A CN 105977938A CN 201610437164 A CN201610437164 A CN 201610437164A CN 105977938 A CN105977938 A CN 105977938A
Authority
CN
China
Prior art keywords
ground wire
pad
power
ground
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610437164.XA
Other languages
English (en)
Other versions
CN105977938B (zh
Inventor
王妍
刘涛
陈光炳
王育新
付东兵
杨煜军
陈良
蒲阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201610437164.XA priority Critical patent/CN105977938B/zh
Priority to US16/310,451 priority patent/US10971929B2/en
Priority to PCT/CN2016/086643 priority patent/WO2017215015A1/zh
Publication of CN105977938A publication Critical patent/CN105977938A/zh
Application granted granted Critical
Publication of CN105977938B publication Critical patent/CN105977938B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/02—Carrying-off electrostatic charges by means of earthing connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种芯片ESD保护电路，包括集成电路层和导电层，其中集成电路层中第一电源域和第二电源域上分别设置有与第一电源域的第一地线连接的第一地焊盘，且第一地焊盘键合在导电层上；第二电源域上设置有第二电源钳位单元，第二电源钳位单元的第一端与第二电源域的第二电源线连接，第二端与第一地线或第二电源域的第二地线连接；第二电源域上还设置有双向ESD保护电路，双向ESD保护电路设置在第一地线连接与第二地线之间。通过本发明可以提高芯片的ESD保护能力，降低芯片版图面积。

Description

芯片ESD保护电路
技术领域
本发明属于集成电路领域，具体涉及一种芯片ESD(ElectrostaticDischarge，静电放电)保护电路。
背景技术
ESD是影响集成电路可靠性的一个重要因素。在芯片制造、封装、测试、运输、使用全过程中，都不可避免的产生静电电荷的积累及相应的放电现象。芯片受到ESD损坏，可导致芯片功能失效、漏电增大、能力降低。
随着集成电路工艺的发展，越来越多的电路模块被集成到一个芯片上。比如，混合信号集成电路同时包含了模拟电路和数字电路，它们的电源电压可能相同，也可能不同。为了降低噪声，通常针对电源电压不同的电路采用不同的电源域，而在不同电源域的界面电路上可能会产生异常的ESD损伤。
目前，在对芯片进行ESD保护时通常采用在集成电路板上设置ESD总线的方式。随着芯片中电源域数量的增加、芯片尺寸的增大，需要对ESD总线的尺寸进行改进。芯片尺寸越大，ESD总线长度越大，如果保持ESD总线宽度不变，那么ESD总线长度的增加导致走线寄生电阻的增大，从而增加ESD泄流通路的寄生电阻，导致ESD保护能力下降。如果保持ESD总线的寄生电阻不变，那么要求ESD总线的宽度等比例增加，这就要求芯片版图面积进一步增加，与此同时芯片的寄生电容也会增大，这会导致集成电路速度降低。
发明内容
本发明提供一种芯片ESD保护电路，以解决现有多电源域集成电路的芯片ESD保护方式保护能力较低以及为实现ESD保护而出现的芯片版图面积较大、集成电路速度降低的问题。
根据本发明实施例的第一方面，提供一种芯片ESD保护电路，包括集成电路层和导电层，其中所述集成电路层中第一电源域和第二电源域上分别设置有与所述第一电源域的第一地线连接的第一地焊盘，且所述第一地焊盘键合在所述导电层上；
所述第二电源域上设置有第二电源钳位单元，所述第二电源钳位单元的第一端与所述第二电源域的第二电源线连接，第二端与所述第一地线或所述第二电源域的第二地线连接；所述第二电源域上还设置有双向ESD保护电路，所述双向ESD保护电路设置在所述第一地线连接与所述第二地线之间。
在一种可选的实现方式中，所述第一电源域上设置有第一电源钳位单元，所述第一电源钳位单元的第一端连接所述第一电源域的第一电源线，第二端连接所述第一地线。
在另一种可选的实现方式中，所述第二电源线与第二电源焊盘连接；所述第一电源线与第一电源焊盘连接。
在另一种可选的实现方式中，所述第二电源域上还设置有第二输入/输出ESD保护电路，所述第二输入/输出ESD保护电路的第一端连接所述第二电源域的第二输入/输出焊盘，第二端连接所述第一电源线或所述第二电源线，第三端连接所述第一地线或所述第二地线。
在另一种可选的实现方式中，所述第一电源域上还设置有第一输入/输出ESD保护电路，所述第一输入/输出ESD保护电路的第一端连接所述第一电源域的第一输入/输出焊盘，第二端连接所述第一电源线或所述第二电源线，第三端连接所述第一地线。
在另一种可选的实现方式中，所述第二电源域中的第一地焊盘位于所述第二电源域中各个第二输入/输出焊盘中间位置处。
在另一种可选的实现方式中，所述导电层为热沉，或者管壳衬底上涂敷的导电层。
在另一种可选的实现方式中，所述第二输入/输出焊盘通过所述第二电源域的内部电路连接所述第二电源线和所述第二地线。
在另一种可选的实现方式中，所述第一输入/输出焊盘通过所述第一电源域的内部电路连接所述第一电源线和所述第一地线。
本发明的有益效果是：
1、本发明通过设置导电层以及与导电层键合，并在第一电源域和第二电源域分别设置的与第一电源域中第一地线连接的第一地焊盘，可以在两个电源域之间提供一条低阻抗静电泄流路径。由于电源域之间的静电泄放可以不通过片内ESD总线形成泄放路径，而是通过导电层形成一条低阻抗泄流通路，而导电层的阻抗非常小，几乎不会随着芯片面积增大而增大，因此本发明可以提高ESD保护能力，同时降低版图面积，并且不会引起额外寄生电容的增加，适用于多电源域高速、大尺寸集成电路中的ESD设计应用；
2、本发明通过使电源域的输入/输出焊盘通过输入/输出ESD保护电路分别连接对应的电源线和地线，可以对输入/输出焊盘提供静电保护，从而可以避免静电流对芯片正常工作的影响，提高芯片工作的稳定性；
3、本发明通过使第二电源域的第一地焊盘位于其各个输入/输出焊盘中间位置处，由此在静电流泄放过程中，从各个输入/输出焊盘输入的静电流可以沿着较短电源线或地线传输至第一地焊盘，从而可以降低电源域之间的静电流泄放路径中的阻抗，提高芯片的ESD保护能力。
附图说明
图1是本发明芯片ESD保护电路的一个实施例结构图；
图2是本发明芯片ESD保护电路的另一个实施例结构图。
具体实施方式
为了使本技术领域的人员更好地理解本发明实施例中的技术方案，并使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明实施例中技术方案作进一步详细的说明。
在本发明的描述中，除非另有规定和限定，需要说明的是，术语“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
本发明实施例中，芯片ESD保护电路可以包括集成电路层和导电层，其中所述集成电路层中第一电源域和第二电源域上分别设置有与所述第一电源域的第一地线连接的第一地焊盘，且所述第一地焊盘键合在所述导电层上；所述第二电源域上设置有第二电源钳位单元，所述第二电源钳位单元的第一端与所述第二电源域的第二电源线连接，第二端与所述第一地线或所述第二电源域的第二地线连接；所述第二电源域上还设置有双向ESD保护电路，所述双向ESD保护电路设置在所述第一地线与所述第二地线之间。所述第一电源域上设置有第一电源钳位单元，所述第一电源钳位单元的第一端连接所述第一电源域的第一电源线，第二端连接所述第一地线。所述第二电源线与第二电源焊盘连接，所述第一电源线与第一电源焊盘连接。由此，可以实现第一电源域与第二电源域中任意两个端口产生的静电流的泄放。其中，第一电源域和第二电源域中的第一地焊盘都可以通过键合丝键合在导电层上。
另外，所述第二电源域上还设置有第二输入/输出ESD保护电路，所述第二输入/输出ESD保护电路的第一端连接所述第二电源域的第二输入/输出焊盘，第二端连接所述第一电源线或所述第二电源线，第三端连接所述第一地线或所述第二地线。所述第一电源域上还设置有第一输入/输出ESD保护电路，所述第一输入/输出ESD保护电路的第一端连接所述第一电源域的第一输入/输出焊盘，第二端连接所述第一电源线或所述第二电源线，第三端连接所述第一地线。所述第二电源域中的第一地焊盘位于所述第二电源域中各个第二输入/输出焊盘中间位置处。所述导电层为热沉，或者管壳衬底上涂敷的导电层。所述第二输入/输出焊盘通过所述第二电源域的内部电路连接所述第二电源线和所述第二地线。所述第一输入/输出焊盘通过所述第一电源域的内部电路连接所述第一电源线和所述第一地线。
参见图1，为本发明芯片ESD保护电路的一个实施例结构图。该芯片ESD保护电路，包括集成电路层和导电层1，其中所述集成电路层中第一电源域51上可以设置有与所述第一电源域51的第一地线31连接的第一地焊盘21，第二电源域52上可以设置有第一地焊盘23，且所述第一地焊盘21和23都可以通过键合丝9键合在所述导电层1上，由此第一地焊盘23通过导电层1间接连接第一地线31。所述第二电源域52上可以设置有第二电源钳位单元62，所述第二电源钳位单元62的第一端与所述第二电源域52的第二电源线33连接，第二端与所述第二电源域52的第二地线34连接；所述第二电源域52上还设置有双向ESD保护电路8，双向ESD保护电路8的第一端与间接连接第一地线31的第一地焊盘23连接，第二端与第二地线34连接。
该第二电源域52上还可以设置有第二地焊盘22、第二电源焊盘302、第二输入/输出焊盘200，其中该第二地焊盘22与第二电源域52中的第二地线34连接，第二电源焊盘302与第二电源线33连接，第二输入/输出焊盘200与对应的第二输入/输出ESD保护电路72的第一端连接，第二输入/输出ESD保护电路72的第二端可以连接第二电源线33，第三端可以连接第二地线34，且第二输入/输出焊盘200通过第二电源域52的内部电路连接第二电源线33和第二地线34(图中未示出)。
另外，该第一电源域51上还可以设置有第一电源钳位单元61、第一电源焊盘300和第一输入/输出焊盘301，其中第一电源钳位单元61的第一端连接第一电源域51的第一电源线32，第二端连接第一地线31，第一电源焊盘300连接第一电源线32，该第一输入/输出焊盘301与对应的第一输入/输出ESD保护电路71的第一端连接，第一输入/输出ESD保护电路71的第二端连接第一电源线32，第三端可以连接第一地线31，且第一输入/输出焊盘301通过第一电源域51的内部电路连接第一电源线32和第一地线31。
本实施例中，第二电源域52中任意一个焊盘(包括第一地焊盘23、第二电源焊盘302、第二地焊盘22和第二输入/输出焊盘200)与第一电源域51中的任意一个焊盘(包括第一地焊盘21、第一电源焊盘300和第一输入/输出焊盘301)之间都可能产生静电泄放。
当第一地焊盘23与第一电源域51中的第一地焊盘21之间发生正向放电和反向放电时，静电流泄放路径相同，可以从第一地焊盘23通过导电层1传输至第一地焊盘21，从而在第一地焊盘21上实现泄放。当第一地焊盘23与第一电源域51中的第一电源焊盘300之间发生正向放电和负向放电时，静电流泄放路径相同，可以首先从第一地焊盘23通过导电层1传输至第一地焊盘21，再传输给第一地线31，然后在第一电源钳位单元61的作用下从第一地线31传输至第一电源线32，再传输给第一电源焊盘300，从而在第一电源焊盘300上实现泄放。
当第一地焊盘23与第一电源域51中的第一输入/输出焊盘301之间发生正向放电时，静电流可以首先从第一地焊盘23通过导电层1传输至第一地焊盘21，再传输给第一地线31，然后通过第一输入/输出ESD保护电路71传输给第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放；当第一地焊盘23与第一电源域51中的第一输入/输出焊盘301之间发生负向放电时，静电流可以首先从第一地焊盘23通过导电层1传输至第一地焊盘21，再传输给第一地线31，然后在第一电源钳位单元61的作用下从第一地线31传输至第一电源线32，再通过第一输入/输出ESD保护电路71传输给第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放。
当第二地焊盘22与第一电源域51中的第一地焊盘21之间发生正向放电和反向放电时，静电流泄放路径相同，可以首先从第二地焊盘22传输至第二地线34，双向ESD保护电路8检测到第二地线34上的静电流后双向导通，以使静电流传输至第一地焊盘23，此后静电流从第一地焊盘23通过导电层1传输至第一地焊盘21，从而在第一地焊盘21上实现泄放。当第二地焊盘22与第一电源域51中的第一电源焊盘300之间发生正向放电和负向放电时，静电流泄放路径相同，可以首先从第二地焊盘22传输至第二地线34，双向ESD保护电路8检测到第二地线34上的静电流后双向导通，以使静电流传输至第一地焊盘23，此后静电流从第一地焊盘23通过导电层1传输至第一地焊盘21，再传输给第一地线31，在第一电源钳位单元61的作用下静电流从第一地线31传输至第一电源线32，再传输给第一电源焊盘300，从而在第一电源焊盘300上实现泄放。
当第二地焊盘22与第一电源域51中的第一输入/输出焊盘301之间发生正向放电时，静电流可以首先从第二地焊盘22传输至第二地线34，双向ESD保护电路8检测到第二地线34上的静电流后双向导通，以使静电流传输至第一地焊盘23，此后静电流从第一地焊盘23通过导电层1传输至第一地焊盘21，再传输给第一地线31，并通过第一输入/输出ESD保护电路71传输给第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放。当第二地焊盘22与第一电源域51中的第一输入/输出焊盘301之间发生负向放电时，静电流可以首先从第二地焊盘22传输至第二地线34，双向ESD保护电路8检测到第二地线34上的静电流后双向导通，以使静电流传输至第一地焊盘23，此后静电流从第一地焊盘23通过导电层1传输至第一地焊盘21，再传输给第一地线31，在第一电源钳位单元61的作用下静电流从第一地线31传输至第一电源线32，再通过第一输入/输出ESD保护电路71传输给第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放。
当第二电源焊盘302与第一电源域51中的第一地焊盘21之间发生正向和负向放电时，静电流泄放路径相同，可以首先从第二电源焊盘302传输至第二电源线33，在第二电源钳位单元62的作用下静电流从第二电源线33传输至第二地线34，双向ESD保护电路8在检测到第二地线34上的静电流后双向导通，以使静电流传输第一地焊盘23，此后静电流通过导电层1传输至第一地焊盘21，从而在第一地焊盘21上实现泄放。当第二电源焊盘302与第一电源域51中的第一电源焊盘300之间发生正向和负向放电时，静电流泄放路径相同，可以首先从第二电源焊盘302传输至第二电源线33，在第二电源钳位单元62的作用下静电流从第二电源线33传输至第二地线34，双向ESD保护电路8在检测到第二地线34上的静电流后双向导通，以使静电流传输第一地焊盘23，此后静电流通过导电层1传输至第一地焊盘21，再从第一地焊盘21传输至第一地线31，在第一电源钳位单元61的作用下静电流从第一地线31传输至第一电源线32，并传输至第一电源焊盘300，从而在第一电源焊盘300上实现泄放。
当第二电源焊盘302与第一电源域51中的第一输入/输出焊盘301发生正向放电时，静电流可以首先从第二电源焊盘302传输至第二电源线33，在第二电源钳位单元62的作用下静电流从第二电源线33传输至第二地线34，双向ESD保护电路8在检测到第二地线34上的静电流后双向导通，以使静电流传输第一地焊盘23，此后静电流通过导电层1传输至第一地焊盘21，再从第一地焊盘21传输至第一地线31，并从第一地线31通过第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放。当第二电源焊盘302与第一电源域51中的第一输入/输出焊盘301发生负向放电时，静电流可以首先从第二电源焊盘302传输至第二电源线33，在第二电源钳位单元62的作用下静电流从第二电源线33传输至第二地线34，双向ESD保护电路8在检测到第二地线34上的静电流后双向导通，以使静电流传输第一地焊盘23，此后静电流通过导电层1传输至第一地焊盘21，再从第一地焊盘21传输至第一地线31，此时在第一电源钳位单元61的作用下静电流从第一地线31传输至第一电源线32，此后静电流通过第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放。
当第二输入/输出焊盘200与第一电源域51中的第一地焊盘21之间发生正向放电时，静电流可以从第二输入/输出焊盘200通过第二输入/输出ESD保护电路72传输至第二电源线33，在第二电源钳位单元62的作用下静电流从第二电源线33传输至第二地线34，双向ESD保护电路8检测到第二地线34上的静电流后双向导通，以将静电流传输至第一地焊盘23，此后静电流通过导电层1传输至第一地焊盘21，从而在第一地焊盘21上实现泄放。当第二输入/输出焊盘200与第一电源域51中的第一地焊盘21之间发生负向放电时，静电流可以从第二输入/输出焊盘200通过第二输入/输出ESD保护电路72传输至第二地线34，双向ESD保护电路8检测到第二地线34上的静电流后双向导通，以将静电流传输至第一地焊盘23，此后静电流通过导电层1传输至第一地焊盘21，从而在第一地焊盘21上实现泄放。
当第二输入/输出焊盘200与第一电源域51中的第一电源焊盘300之间发生正向放电时，静电流可以从第二输入/输出焊盘200通过第二输入/输出ESD保护电路72传输至第二电源线33，在第二电源钳位单元62的作用下静电流从第二电源线33传输至第二地线34，双向ESD保护电路8检测到第二地线34上的静电流后双向导通，以将静电流传输至第一地焊盘23，此后静电流通过导电层1传输至第一地焊盘21，再传输给第一地线31，在第一电源钳位单元61的作用下静电流从第一地线31传输至第一电源线32，再传输至第一电源焊盘300，从而在第一电源焊盘300上实现泄放。当第二输入/输出焊盘200与第一电源域51中的第一电源焊盘300之间发生负向放电时，静电流可以从第二输入/输出焊盘200通过第二输入/输出ESD保护电路72传输至第二地线34，双向ESD保护电路8检测到第二地线34上的静电流后双向导通，以将静电流传输至第一地焊盘23，此后静电流通过导电层1传输至第一地焊盘21，再传输给第一地线31，在第一电源钳位单元61的作用下静电流从第一地线31传输至第二电源线32，再传输至第一电源焊盘300，从而在第一电源焊盘300上实现泄放。
当第二输入/输出焊盘200与第一电源域51中的第一输入/输出焊盘301之间发生正向放电时，静电流可以从第二输入/输出焊盘200通过第二输入/输出ESD保护电路72传输至第二电源线33，在第二电源钳位单元62的作用下静电流从第二电源线33传输至第二地线34，双向ESD保护电路检测到第二地线34上的静电流后双向导通，以使静电流传输给第一地焊盘23，此后静电流首先通过导电层1传输至第一地焊盘21，再传输至第一地线31，然后通过第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放。
当第二输入/输出焊盘200与第一电源域51中的第一输入/输出焊盘301之间发生负向放电时，静电流可以从第二输入/输出焊盘200通过第二输入/输出ESD保护电路72传输至第二地线34，双向ESD保护电路检测到第二地线34上的静电流后双向导通，以使静电流传输给第一地焊盘23，此后静电流首先通过导电层1传输至第一地焊盘21，再传输至第一地线31，然后在第一电源钳位单元61的作用下从第一地线31传输至第一电源线32，再通过第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放。
需要说明的是：在上述实施例中只提及了第二输入/输出ESD保护电路72的第二端连接第二电源线33，第三端连接第二地线34，第一输入/输出ESD保护电路71的第二端连接第一电源线32，第三端连接第一地线31。实际上，在上述实施例中第二输入/输出ESD保护电路72和第一输入/输出ESD保护电路71还可以存在以下连接方式：
(1)第二输入/输出ESD保护电路72的第二端连接第二电源线33，第三端连接第二地线34，第一输入/输出ESD保护电路71的第二端连接第二电源线33，第三端连接第一地线31。其中，第二输入/输出焊盘200分别与第一电源域51中的第一地焊盘21、第一电源焊盘300、第一输入/输出焊盘301之间的正向放电过程与图1所示实施例中对应的放电过程相同。第二输入/输出焊盘200分别与第一电源域51中第一地焊盘21、第一电源焊盘300之间的负向放电过程与图1所示实施例中对应的放电过程相同。
(2)第二输入/输出ESD保护电路72的第二端连接第二电源线33，第三端连接第一地线31，第一输入/输出ESD保护电路71的第二端连接第一电源线32，第三端连接第一地线31。其中，第二输入/输出焊盘200分别与第一电源域51中的第一地焊盘21、第一电源焊盘300、第一输入/输出焊盘301之间的正向放电过程与图1所示实施例中对应的过程相同。当第二输入/输出焊盘200与第一电源域51中的第一地焊盘21进行负向放电时，静电流可以首先从第二输入/输出焊盘200通过第二输入/输出ESD保护电路72传输至第一地线31，从而传输至第一地焊盘21实现泄放；当第二输入/输出焊盘200与第一电源域51中的第一电源焊盘300进行负向放电时，静电流可以首先从第二输入/输出焊盘200通过第二输入/输出ESD保护电路72传输至第一地线31，然后在第一电源钳位单元61的作用下从第一地线31传输至第一电源线32，从而传输至第一电源焊盘300实现泄放；当第二输入/输出焊盘200与第一电源域51中的第一输入/输出焊盘301之间进行负向放电时，静电流可以首先从第二输入/输出焊盘200通过第二输入/输出ESD保护电路72传输至第一地线31，然后在第一电源钳位单元61的作用下从第一地线31传输至第一电源线32，从而通过第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301实现泄放。
(3)第二输入/输出ESD保护电路72的第二端连接第二电源线33，第三端连接第一地线31，第一输入/输出ESD保护电路71的第二端连接第二电源线33，第三端连接第一地线31。其中，第二输入/输出焊盘200分别与第一电源域51中的第一地焊盘21、第一电源焊盘300、第一输入/输出焊盘301之间的正向放电过程与图1所示实施例中对应的过程相同。第二输入/输出焊盘200分别与第一电源域51中第一地焊盘21、第一电源焊盘300之间的负向放电过程与第(2)种方式中对应的放电过程相同。
(4)第二输入/输出ESD保护电路72的第二端连接第一电源线32，第三端连接第二地线34，第一输入/输出ESD保护电路71的第二端连接第一电源线32，第三端连接第一地线31。其中，当第二输入/输出焊盘200与第一电源域51中第一电源焊盘300之间进行正向放电时，静电流可以首先从第二输入/输出焊盘200通过第二输入/输出ESD保护电路72传输至第一电源线32，然后传输至第一电源焊盘300实现泄放。第二输入/输出焊盘200与第一电源域51中第一地焊盘21、第一电源焊盘300和第一输入/输出焊盘301之间进行负向放电的过程与图1所示实施例中对应的放电过程相同。
(5)第二输入/输出ESD保护电路72的第二端连接第一电源线32，第三端连接第二地线34，第一输入/输出ESD保护电路71的第二端连接第二电源线33，第三端连接第一地线31。其中，第二输入/输出焊盘200与第一电源域51中第一电源焊盘300之间进行正向放电的过程与第(4)种方式中对应的放电过程相同。第二输入/输出焊盘200分别与第一电源域51中第一地焊盘21、第一电源焊盘300之间进行负向放电的过程与图1所示实施例中对应的放电过程相同。
(6)第二输入/输出ESD保护电路72的第二端连接第一电源线32，第三端连接第一地线31，第一输入/输出ESD保护电路71的第二端连接第一电源线32，第三端连接第一地线31。其中，第二输入/输出焊盘200与第一电源域51中第一电源焊盘300之间进行正向放电的过程与第(4)种方式中对应的放电过程相同。第二输入/输出焊盘200分别与第一电源域51中第一地焊盘21、第一电源焊盘300、第一输入/输出焊盘301之间的负向放电过程与第(2)种方式中对应的放电过程相同。
(7)第二输入/输出ESD保护电路72的第二端连接第一电源线32，第三端连接第一地线31，第一输入/输出ESD保护电路71的第二端连接第二电源线33，第三端连接第一地线31。其中，第二输入/输出焊盘200与第一电源域51中第一电源焊盘300之间进行正向放电的过程与第(4)种方式中对应的放电过程相同。第二输入/输出焊盘200分别与第一电源域51中第一地焊盘21、第一电源焊盘300之间的负向放电过程与第(2)种方式中对应的放电过程相同。
由上述实施例可见，本发明通过设置导电层以及与导电层键合，并在第一电源域和第二电源域分别设置的与第一电源域中第一地线连接的第一地焊盘，可以为两个电源域之间提供了一条低阻抗静电泄流路径，由于电源域之间的静电泄放可以不通过片内ESD总线形成泄放路径，而是通过导电层形成一条低阻抗泄流通路，而导电层的阻抗非常小，几乎不会随着芯片面积增大而增大，因此本发明可以提高ESD保护能力，同时降低版图面积，并且不会引起额外寄生电容的增加，适用于多电源域高速、大尺寸集成电路中的ESD设计应用。
参见图2，为本发明芯片ESD保护电路的另一个实施例结构图。图2与图1所示芯片ESD保护电路的区别在于，第二电源钳位单元62的第二端连接第一地线31；且第一地焊盘23直接连接第一地线31，双向ESD保护电路8的第一端连接第一地线31，第二端通过第二地焊盘22连接第二地线。
本实施例中，第二电源域52中任意一个焊盘(包括第一地焊盘23、第二电源焊盘302、第二地焊盘22和第二输入/输出焊盘200)与第一电源域51中的任意一个焊盘(包括第一地焊盘21、第一电源焊盘300和第一输入/输出焊盘301)之间都可能产生静泄放。
当第一地焊盘23与第一电源域51中的第一地焊盘21之间发生正向放电和反向放电时，静电流泄放路径相同，可以从第一地焊盘23通过导电层1传输至第一地焊盘21，从而在第一地焊盘21上实现泄放；或者静电流可以从第一地焊盘23传输至第一地线31，再沿着第一地线31传输至第一地焊盘21，从而在第一地焊盘21上实现泄放。当芯片面积较大，第一地线较长时，由于相比于第一地线，导电层的阻抗更小，因此当相比于第二种泄放路径的阻抗，第一种泄放路径的阻抗更小时，静电流会优选自动选择第一种泄放路径进行泄放。
当第一地焊盘23与第一电源域51中的第一电源焊盘300之间发生正向放电和负向放电时，静电流泄放路径相同，可以首先从第一地焊盘23通过导电层1传输至第一地焊盘21，再传输给第一地线31，然后在第一电源钳位单元61的作用下从第一地线31传输至第一电源线32，再传输给第一电源焊盘300，从而在第一电源焊盘300上实现泄放；或者静电流可以首先从第一地焊盘23传输至第一地线31，然后沿着第一地线31传输至第一电源钳位单元61的第二端，在第一电源钳位单元61的作用下静电流从第一地线31传输至第一电源线32，再传输给第一电源焊盘300，从而在第一电源焊盘300上实现泄放。同样地，当相比于第二种泄放路径的阻抗，第一种泄放路径的阻抗更小时，静电流会优选自动选择第一种泄放路径进行泄放。
当第一地焊盘23与第一电源域51中的第一输入/输出焊盘301之间发生正向放电时，静电流可以首先从第一地焊盘23通过导电层1传输至第一地焊盘21，再传输给第一地线31，然后通过第一输入/输出ESD保护电路71传输给第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放；或者静电流可以首先从第一地焊盘23传输至第一地线31，然后沿着第一地线31传输至第一输入/输出ESD保护电路71，通过第一输入/输出ESD保护电路71传输给第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放。同样地，由于相比于第一地线，导电层的阻抗更小，因此当相比于第二种泄放路径的阻抗，第一种泄放路径的阻抗更小时，静电流会优选自动选择第一种泄放路径进行泄放。
当第一地焊盘23与第一电源域51中的第一输入/输出焊盘301之间发生负向放电时，静电流可以首先从第一地焊盘23通过导电层1传输至第一地焊盘21，再传输给第一地线31，然后在第一电源钳位单元61的作用下从第一地线31传输至第一电源线32，再通过第一输入/输出ESD保护电路71传输给第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放；或者静电流可以首先从第一地焊盘23传输至第一地线31，然后沿着第一地线31传输至第一电源钳位单元61，在第一电源钳位单元61的作用下静电流从第一地线31传输至第一电源线32，再通过第一输入/输出ESD保护电路71传输给第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放。同样地，当相比于第二种泄放路径的阻抗，第一种泄放路径的阻抗更小时，静电流会优选自动选择第一种泄放路径进行泄放。
当第二地焊盘22与第一电源域51中的第一地焊盘21之间发生正向放电和反向放电时，静电流泄放路径相同，双向ESD保护电路8检测到第二地焊盘22上的静电流后双向导通，以将静电流传输至第一地线31。静电流在被传输至第一地线31后，可以首先传输至第一地焊盘23，然后通过导电层1传输至第一地焊盘21，从而在第一地焊盘21上实现泄放；或者也可以沿着第一地线31直接传输至第一地焊盘21，从而在第一地焊盘21上实现泄放。同样地，当相比于第二种泄放路径的阻抗，第一种泄放路径的阻抗更小时，静电流会优选自动选择第一种泄放路径进行泄放。
当第二地焊盘22与第一电源域51中的第一电源焊盘300之间发生正向放电和负向放电时，静电流泄放路径相同，双向ESD保护电路8检测到第二地焊盘22上的静电流后双向导通，以将静电流传输至第一地线31。静电流在被传输至第一地线31后，可以首先传输至第一地焊盘23，再通过导电层1传输至第一地焊盘21，并从第一地焊盘21传输至第一地线31，然后在第一电源钳位单元300的作用下从第一地线31传输至第一电源线32，再传输至第一电源焊盘300，从而在第一电源焊盘300上实现泄放；或者可以沿着第一地线31传输至第一电源钳位单元300，在第一电源钳位单元300的作用下静电流从第一地线31传输至第一电源线32，再传输至第一电源焊盘300，从而在第一电源焊盘300上实现泄放。同样地，当相比于第二种泄放路径的阻抗，第一种泄放路径的阻抗更小时，静电流会优选自动选择第一种泄放路径进行泄放。
当第二地焊盘22与第一电源域51中的第一输入/输出焊盘301之间发生正向放电时，双向ESD保护电路8检测到第二地焊盘22上的静电流后双向导通，以将静电流传输至第一地线31。静电流在被传输至第一地线31后，可以首先传输至第一地焊盘23，再通过导电层1传输至第一地焊盘21，然后传输至第一地线31，再通过第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放；或者可以沿着第一地线31传输至第一输入/输出ESD保护电路71，并通过第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放。同样地，当相比于第二种泄放路径的阻抗，第一种泄放路径的阻抗更小时，静电流会优选自动选择第一种泄放路径进行泄放。
当第一地焊盘23与第一电源域51中的第一输入/输出焊盘301之间发生负向放电时，双向ESD保护电路8检测到第二地焊盘22上的静电流后双向导通，以将静电流传输至第一地线31。静电流在被传输至第一地线31后，可以首先传输至第一地焊盘23，再通过导电层1传输至第一地焊盘21，然后传输至第一地线31，在第一电源钳位单元61的作用下静电流从第一地线31传输至第一电源线32，再通过第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放；或者可以沿着第一地线31传输至第一电源钳位单元61，在第一电源钳位单元61的作用下静电流从第一地线31传输至第一电源线32，再通过第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放。同样地，当相比于第二种泄放路径的阻抗，第一种泄放路径的阻抗更小时，静电流会优选自动选择第一种泄放路径进行泄放。
当第二电源焊盘302与第一电源域51中的第一地焊盘21之间发生正向和负向放电时，静电流泄放路径相同，可以首先从第二电源焊盘302传输至第二电源线33，然后在第二电源钳位单元62的作用下静电流从第二电源线33传输至第一地线31。静电流在被传输至第一地线31后，可以首先传输至第一地焊盘23，再通过导电层1传输至第一地焊盘21，从而在第一地焊盘21上实现泄放；或者可以沿着第一地线31传输至第一地焊盘21，从而在第一地焊盘21上实现泄放。同样地，当相比于第二种泄放路径的阻抗，第一种泄放路径的阻抗更小时，静电流会优选自动选择第一种泄放路径进行泄放。
当第二电源焊盘302与第一电源域51中的第一电源焊盘300之间发生正向和负向放电时，静电流泄放路径相同，可以首先从第二电源焊盘302传输至第二电源线33，在第二电源钳位单元62的作用下静电流从第二电源线33传输至第一地线31。静电流在被传输至第一地线31后，可以首先传输至第一地焊盘23，再通过导电层1传输至第一地焊盘21，然后传输至第一地线31，在第一电源钳位单元61的作用下静电流从第一地线31传输至第一电源线32，再传输至第一电源焊盘300，从而在第一电源焊盘300上实现泄放；或者可以沿着第一地线31传输至第一电源钳位单元61，在第一电源钳位单元61的作用下静电流从第一地线31传输至第一电源线32，再传输至第一电源焊盘300，从而在第一电源焊盘300上实现泄放。同样地，当相比于第二种泄放路径的阻抗，第一种泄放路径的阻抗更小时，静电流会优选自动选择第一种泄放路径进行泄放。
当第二电源焊盘302与第一电源域51中的第一输入/输出焊盘301发生正向放电时，静电流可以首先从第二电源焊盘302传输至第二电源线33，在第二电源钳位单元62的作用下静电流从第二电源线33传输至第一地线31。静电流在被传输至第一地线31后，可以首先传输至第一地焊盘23，再通过导电层1传输至第一地焊盘21，然后传输至第一地线31，并通过第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放；或者可以沿着第一地线31传输至第一输入/输出ESD保护电路71，并通过第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放。同样地，当相比于第二种泄放路径的阻抗，第一种泄放路径的阻抗更小时，静电流会优选自动选择第一种泄放路径进行泄放。
当第二电源焊盘302与第一电源域51中的第一输入/输出焊盘301发生负向放电时，静电流可以首先从第二电源焊盘302传输至第二电源线33，在第二电源钳位单元62的作用下静电流从第二电源线33传输至第一地线31。静电流在被传输至第一地线31后，可以首先传输至第一地焊盘23，再通过导电层1传输至第一地焊盘21，然后传输至第一地线31，在第一电源钳位单元61的作用下静电流从第一地线31传输至第一电源线32，再通过第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放；或者可以沿着第一地线31传输至第一电源钳位单元61，在第一电源钳位单元61的作用下静电流从第一地线31传输至第一电源线32，并通过第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放。同样地，当相比于第二种泄放路径的阻抗，第一种泄放路径的阻抗更小时，静电流会优选自动选择第一种泄放路径进行泄放。
当第二输入/输出焊盘200与第一电源域51中的第一地焊盘21之间发生正向放电时，静电流可以从第二输入/输出焊盘200通过第二输入/输出ESD保护电路72传输至第二电源线33，在第二电源钳位单元62的作用下静电流从第二电源线33传输至第一地线31。静电流在被传输至第一地线31后，可以首先传输至第一地焊盘23，再通过导电层1传输至第一地焊盘21，从而在第一地焊盘21上实现泄放；或者可以沿着第一地线31传输至第一地焊盘21，从而在第一地焊盘21上实现泄放。同样地，当相比于第二种泄放路径的阻抗，第一种泄放路径的阻抗更小时，静电流会优选自动选择第一种泄放路径进行泄放。当第二输入/输出焊盘200与第一电源域51中的第一地焊盘21之间发生负向放电时，静电流可以从第二输入/输出焊盘200通过第二输入/输出ESD保护电路72传输至第二地线，从而传输给与第二地线连接的第二地焊盘22，双向ESD保护电路8检测到第二地焊盘22上的静电流时双向导通，以将静电流传输至第一地线31。静电流在被传输至第一地线31后，可以首先传输至第一地焊盘23，然后通过导电层1传输至第一地焊盘21，从而在第一地焊盘21上实现泄放；或者可以沿着第一地线31传输至第一地焊盘21，从而在第一地焊盘21上实现泄放。同样地，当相比于第二种泄放路径的阻抗，第一种泄放路径的阻抗更小时，静电流会优选自动选择第一种泄放路径进行泄放。
当第二输入/输出焊盘200与第一电源域51中的第一电源焊盘300之间发生正向放电时，静电流可以从第二输入/输出焊盘200通过第二输入/输出ESD保护电路72传输至第二电源线33，在第二电源钳位单元62的作用下静电流从第二电源线33传输至第一地线31。静电流在被传输至第一地线31后，可以首先传输至第一地焊盘23，再通过导电层1传输至第一地焊盘21，然后传输至第一地线31，在第一电源钳位单元61的作用下静电流从第一地线31传输至第一电源线32，并从第一电源线32传输至第一电源焊盘300，从而在第一电源焊盘300上实现泄放；或者可以首先沿着第一地线31传输至第一电源钳位单元61，然后在第一电源钳位单元61的作用下从第一地线31传输至第一电源线32，并从第一电源线32传输至第一电源焊盘300，从而在第一电源焊盘300上实现泄放。同样地，当相比于第二种泄放路径的阻抗，第一种泄放路径的阻抗更小时，静电流会优选自动选择第一种泄放路径进行泄放。
当第二输入/输出焊盘200与第一电源域51中的第一电源焊盘300之间发生负向放电时，静电流可以从第二输入/输出焊盘200通过第二输入/输出ESD保护电路72传输至第二地线，并从第二地线传输至第二地焊盘22，双向ESD保护电路8检测到第二地焊盘22上的静电流后双向导通，以将静电流传输至第一地线31。静电流在被传输至第一地线31后，可以首先传输至第一地焊盘23，再通过导电层1传输至第一地焊盘21，然后传输至第一地线31，在第一电源钳位单元61的作用下静电流从第一地线31传输至第一电源线32，并从第一电源线32传输至第一电源焊盘300，从而在第一电源焊盘300上实现泄放；或者可以首先沿着第一地线31传输至第一电源钳位单元61，然后在第一电源钳位单元61的作用下从第一地线31传输至第一电源线32，并从第一电源线32传输至第一电源焊盘300，从而在第一电源焊盘300上实现泄放。同样地，当相比于第二种泄放路径的阻抗，第一种泄放路径的阻抗更小时，静电流会优选自动选择第一种泄放路径进行泄放。
当第二输入/输出焊盘200与第一电源域51中的第一输入/输出焊盘301之间发生正向放电时，静电流可以从第二输入/输出焊盘200通过第二输入/输出ESD保护电路72传输至第二电源线33，在第二电源钳位单元62的作用下静电流从第二电源线33传输至第一地线31。静电流被传输至第一地线31后，可以首先传输至第一地焊盘23，再通过导电层1传输至第一地焊盘21，然后传输至第一地线31，再通过第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放；或者可以首先沿着第一地线31传输至第一输入/输出ESD保护电路71，然后通过第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放。同样地，当相比于第二种泄放路径阻抗，第一种泄放路径的阻抗更小时，静电流会优选自动选择第一种泄放路径进行泄放。
当第二输入/输出焊盘200与第一电源域51中的第一输入/输出焊盘301之间发生负向放电时，静电流可以从第二输入/输出焊盘200通过第二输入/输出ESD保护电路72传输至第二地线，再从第二地线传输至第二地焊盘22，双向ESD保护电路8在检测到第二地焊盘22上的静电流后双向导通，以将静电流传输至第一地线31。静电流被传输至第一地线31后，可以首先传输至第一地焊盘23，再通过导电层1传输至第一地焊盘21，然后传输至第一地线31，在第一电源钳位单元61的作用下静电流从第一地线31传输至第一电源线32，并通过第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放；或者可以首先沿着第一地线31传输至第一电源钳位单元61，在第一电源钳位单元61的作用下静电流从第一地线31传输至第一电源线32，并通过第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301，从而在第一输入/输出焊盘301上实现泄放。同样地，当相比于第二种泄放路径的阻抗，第一种泄放路径的阻抗更小时，静电流会优选自动选择第一种泄放路径进行泄放。
由上述两个实施例可以看出，当第二电源域52的第一地焊盘23、第二地焊盘22和第二电源焊盘302中一个与第一电源域51的第一地焊盘21或第一电源焊盘300进行正向放电和负向放电时，静电泄放路径相同。当第二电源域52的第一地焊盘23、第二地焊盘22和第二电源焊盘302中一个与第一电源域51中的第一输入/输出焊盘301进行正向放电时，静电流从该第一输入/输出焊盘301对应的第一输入/输出ESD保护电路71的第三端输入，通过该第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301进行泄放；当第二电源域52的第一地焊盘23、第二地焊盘22和第二电源焊盘302中一个与第一电源域51中的第一输入/输出焊盘301进行负向放电时，静电流从该第一输入/输出焊盘301对应的第一输入/输出ESD保护电路71的第二端输入，通过该第一输入/输出ESD保护电路71传输至第一输入/输出焊盘301进行泄放。
当第二电源域52的第二输入/输出焊盘200与第一电源域51中的第一地焊盘21或第一电源焊盘300进行正向放电时，静电流从第二输入/输出焊盘200传输至第二输入/输出ESD保护电路72的第二端；当第二电源域52的第二输入/输出焊盘200与第一电源域51中的第一地焊盘21或第一电源焊盘300进行负向放电时，静电流从第二输入/输出焊盘200传输至第二输入/输出ESD保护电路72的第三端。当第二电源域52的第二输入/输出焊盘200与第一电源域51中的第一输入/输出焊盘301进行正向放电时，静电流从静电流从第二输入/输出焊盘200传输至第二输入/输出ESD保护电路72的第二端，且从该第一输入/输出焊盘301对应的第一输入/输出ESD保护电路71的第三端输入；当第二电源域52的第二输入/输出焊盘200与第一电源域51中的第一输入/输出焊盘301进行负向放电时，静电流从静电流从第二输入/输出焊盘200传输至第二输入/输出ESD保护电路72的第三端，且从该第一输入/输出焊盘301对应的第一输入/输出ESD保护电路71的第二端输入。
需要注意的是：本发明还适用于包括大于两个电源域的情况，其中一个电源域可以作为至少一个其他电源域的第一电源域，也可以作为至少一个其他电源域的第二电源域。由于电源钳位单元、输入/输出保护电路和双向ESD保护电路在ESD芯片设计中属于常用的电路元件，因而在此不再予以赘述。另外，针对图2所示实施例中第二输入/输出ESD保护电路72和第一输入/输出ESD保护电路71可能存在的其他连接方式可参照图1所示实施例，在此不再予以赘述。
由上述实施例可见，本发明通过设置导电层以及与导电层键合，并在第一电源域和第二电源域分别设置的与第一电源域中第一地线连接的第一地焊盘，可以为两个电源域之间提供了一条低阻抗静电泄流路径，由于电源域之间的静电泄放可以不是通过片内ESD总线形成泄放路径，而是通过导电层形成一条低阻抗泄流通路，而导电层的阻抗非常小，几乎不会随着芯片面积增大而增大，因此本发明可以提高ESD保护能力，同时降低版图面积，并且不会引起额外寄生电容的增加，适用于多电源域高速、大尺寸集成电路中的ESD设计应用。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (9)

1.一种芯片ESD保护电路，其特征在于，包括集成电路层和导电层，其中所述集成电路层中第一电源域和第二电源域上分别设置有与所述第一电源域的第一地线连接的第一地焊盘，且所述第一地焊盘键合在所述导电层上；
所述第二电源域上设置有第二电源钳位单元，所述第二电源钳位单元的第一端与所述第二电源域的第二电源线连接，第二端与所述第一地线或所述第二电源域的第二地线连接；所述第二电源域上还设置有双向ESD保护电路，所述双向ESD保护电路设置在所述第一地线连接与所述第二地线之间。
2.根据权利要求1所述的电路，其特征在于，所述第一电源域上设置有第一电源钳位单元，所述第一电源钳位单元的第一端连接所述第一电源域的第一电源线，第二端连接所述第一地线。
3.根据权利要求1或2所述的电路，其特征在于，所述第二电源线与第二电源焊盘连接；所述第一电源线与第一电源焊盘连接。
4.根据权利要求1所述的电路，其特征在于，所述第二电源域上还设置有第二输入/输出ESD保护电路，所述第二输入/输出ESD保护电路的第一端连接所述第二电源域的第二输入/输出焊盘，第二端连接所述第一电源线或所述第二电源线，第三端连接所述第一地线或所述第二地线。
5.根据权利要求1或2所述的电路，其特征在于，所述第一电源域上还设置有第一输入/输出ESD保护电路，所述第一输入/输出ESD保护电路的第一端连接所述第一电源域的第一输入/输出焊盘，第二端连接所述第一电源线或所述第二电源线，第三端连接所述第一地线。
6.根据权利要求1所述的电路，其特征在于，所述第二电源域中的第一地焊盘位于所述第二电源域中各个第二输入/输出焊盘中间位置处。
7.根据权利要求1所述的电路，其特征在于，所述导电层为热沉，或者管壳衬底上涂敷的导电层。
8.根据权利要求4所述的电路，其特征在于，所述第二输入/输出焊盘通过所述第二电源域的内部电路连接所述第二电源线和所述第二地线。
9.根据权利要求5所述的电路，其特征在于，所述第一输入/输出焊盘通过所述第一电源域的内部电路连接所述第一电源线和所述第一地线。
CN201610437164.XA 2016-06-17 2016-06-17 芯片esd保护电路 Active CN105977938B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610437164.XA CN105977938B (zh) 2016-06-17 2016-06-17 芯片esd保护电路
US16/310,451 US10971929B2 (en) 2016-06-17 2016-06-22 Chip ESD protection circuit
PCT/CN2016/086643 WO2017215015A1 (zh) 2016-06-17 2016-06-22 芯片esd保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610437164.XA CN105977938B (zh) 2016-06-17 2016-06-17 芯片esd保护电路

Publications (2)

Publication Number Publication Date
CN105977938A true CN105977938A (zh) 2016-09-28
CN105977938B CN105977938B (zh) 2018-09-25

Family

ID=57021782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610437164.XA Active CN105977938B (zh) 2016-06-17 2016-06-17 芯片esd保护电路

Country Status (3)

Country Link
US (1) US10971929B2 (zh)
CN (1) CN105977938B (zh)
WO (1) WO2017215015A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107147098A (zh) * 2017-07-12 2017-09-08 深圳市航顺芯片技术研发有限公司 一种用于高压焊点密度集成电路的esd保护结构
CN109427765A (zh) * 2017-08-28 2019-03-05 龙芯中科技术有限公司 芯片和电子设备
CN110993600A (zh) * 2019-12-16 2020-04-10 广东聚华印刷显示技术有限公司 Esd防护结构、制备方法及显示装置
WO2022236764A1 (zh) * 2021-05-13 2022-11-17 迪克创新科技有限公司 电子装置
WO2023279809A1 (zh) * 2021-07-09 2023-01-12 长鑫存储技术有限公司 芯片的静电保护网络
CN117060362A (zh) * 2023-09-27 2023-11-14 上海锐星微电子科技有限公司 一种多电源域的静电放电保护电路和esd保护芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101258597A (zh) * 2005-07-08 2008-09-03 Nxp股份有限公司 具有静电放电保护的集成电路
CN101359825A (zh) * 2007-03-08 2009-02-04 沙诺夫公司 用于改进的静电放电保护的方法和设备
CN201364900Y (zh) * 2008-12-18 2009-12-16 比亚迪股份有限公司 一种多电源域集成电路的静电放电保护装置
CN102148218A (zh) * 2010-02-10 2011-08-10 上海宏力半导体制造有限公司 Esd保护电路
CN102214654A (zh) * 2010-04-01 2011-10-12 联发科技股份有限公司 具有静电放电保护功能的芯片
CN102959865A (zh) * 2010-06-30 2013-03-06 超威半导体公司 静电放电电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801416B2 (en) * 2001-08-23 2004-10-05 Institute Of Microelectronics ESD protection system for high frequency applications
KR100518593B1 (ko) 2003-09-04 2005-10-04 삼성전자주식회사 다수개의 전원들을 사용하는 시스템-인-패키지(ｓｉｐ)에내장되는 정전기 방지 회로
US20070158817A1 (en) 2004-03-12 2007-07-12 Rohm Co., Ltd. Semiconductor device
KR100725361B1 (ko) * 2005-02-24 2007-06-07 삼성전자주식회사 이에스디 보호 소자 및 파워 클램프를 구비하는 멀티 파워블록형 집적 회로 장치
US9245852B2 (en) * 2011-09-08 2016-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection for 2.5D/3D integrated circuit systems
CN104347621A (zh) 2014-08-27 2015-02-11 北京中电华大电子设计有限责任公司 一种多电源系、多封装形式的芯片静电放电保护方法
JP2017055033A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置、半導体チップ及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101258597A (zh) * 2005-07-08 2008-09-03 Nxp股份有限公司 具有静电放电保护的集成电路
CN101359825A (zh) * 2007-03-08 2009-02-04 沙诺夫公司 用于改进的静电放电保护的方法和设备
CN201364900Y (zh) * 2008-12-18 2009-12-16 比亚迪股份有限公司 一种多电源域集成电路的静电放电保护装置
CN102148218A (zh) * 2010-02-10 2011-08-10 上海宏力半导体制造有限公司 Esd保护电路
CN102214654A (zh) * 2010-04-01 2011-10-12 联发科技股份有限公司 具有静电放电保护功能的芯片
CN102959865A (zh) * 2010-06-30 2013-03-06 超威半导体公司 静电放电电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107147098A (zh) * 2017-07-12 2017-09-08 深圳市航顺芯片技术研发有限公司 一种用于高压焊点密度集成电路的esd保护结构
CN109427765A (zh) * 2017-08-28 2019-03-05 龙芯中科技术有限公司 芯片和电子设备
CN109427765B (zh) * 2017-08-28 2021-01-26 龙芯中科技术股份有限公司 芯片和电子设备
CN110993600A (zh) * 2019-12-16 2020-04-10 广东聚华印刷显示技术有限公司 Esd防护结构、制备方法及显示装置
CN110993600B (zh) * 2019-12-16 2024-03-15 广东聚华印刷显示技术有限公司 Esd防护结构、esd防护结构制作方法及显示装置
WO2022236764A1 (zh) * 2021-05-13 2022-11-17 迪克创新科技有限公司 电子装置
WO2023279809A1 (zh) * 2021-07-09 2023-01-12 长鑫存储技术有限公司 芯片的静电保护网络
CN117060362A (zh) * 2023-09-27 2023-11-14 上海锐星微电子科技有限公司 一种多电源域的静电放电保护电路和esd保护芯片

Also Published As

Publication number Publication date
US10971929B2 (en) 2021-04-06
WO2017215015A1 (zh) 2017-12-21
CN105977938B (zh) 2018-09-25
US20190190257A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
CN105977938A (zh) 芯片esd保护电路
CN106233461B (zh) 半导体装置及其制造方法
US9245852B2 (en) ESD protection for 2.5D/3D integrated circuit systems
CN101562140B (zh) 一种提高集成电路芯片抗静电能力的封装方法
CN104871307B (zh) 半导体装置
CN102738782B (zh) 半导体集成电路的esd保护电路
US9048655B2 (en) ESD protection scheme using I/O pads
CN106663660A (zh) 半导体装置
KR20130121760A (ko) 반도체 장치
CN103959457B (zh) 去耦电路和半导体集成电路
CN103117263A (zh) 一种集成电路封装
CN100561734C (zh) 半导体ic内设模块
US20110241206A1 (en) Semiconductor device
CN202084537U (zh) 具有静电放电防护功能的集成电路
CN103681654A (zh) 半导体装置
CN103337486B (zh) 半导体封装构造及其制造方法
CN202394973U (zh) Soi/cmos集成电路电源与地之间的esd保护结构
CN204243038U (zh) 功率半导体模块和带有功率半导体模块的电驱动装置
US20110242712A1 (en) Chip with esd protection function
CN100521186C (zh) 半导体器件
CN113066779B (zh) 一种封装芯片的双电源供电模块及封装芯片
CN210200711U (zh) 芯片、输入输出结构和垫层
US7542254B2 (en) Method for producing a protective assembly for protecting an electronic component from electrostatic discharge, and correspondingly configured electronic component
CN204632746U (zh) 芯片封装结构
CN102163577A (zh) 半导体器件和半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant