CN102569289A

CN102569289A - 消除天线效应的结构及消除天线效应的方法

Info

Publication number: CN102569289A
Application number: CN2010106102123A
Authority: CN
Inventors: 张莉菲
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-12-23
Filing date: 2010-12-23
Publication date: 2012-07-11

Abstract

本发明公开了一种消除天线效应的结构，包括保险丝、第一反偏二极管、第二反偏二极管及脉冲电源，所述保险丝的一端与MOS晶体管的栅极相连，另一端与所述第一反偏二极管的负极及第二反偏二极管的正极相连，所述第一反偏二极管的正极及第二反偏二极管的负极接地，当MOS晶体管制备完成后，所述脉冲电源加在保险丝的两端，所述保险丝熔断；从而可消除MOS晶体管在制备过程中积累的游离电荷，且不会影响MOS晶体管的工作；同时，本发明还公开了一种消除天线效应的方法，该方法采用上述结构泄放MOS晶体管在制备过程中积累的游离电荷，且当MOS晶体管制备完成后，断开所述保险丝，从而既避免了天线效应，又不会影响MOS晶体管的工作。

Description

消除天线效应的结构及消除天线效应的方法

技术领域

本发明涉及半导体集成电路制备技术领域，尤其涉及一种消除天线效应的结构及消除天线效应的方法。

背景技术

在超大规模集成电路的制备过程中，通常需大量使用高密度等离子体增强化学气相沉积(HDPECVD，High Density Plasma Enhanced Deposition)以及等离子体刻蚀(plasma etching)技术。而在高密度等离子体增强化学气相沉积或等离子体刻蚀过程中，会产生游离电荷，当刻蚀导体(金属或多晶硅)的时候，裸露的导体表面就会收集游离电荷。如果积累了电荷的导体直接连接到器件的栅极上，就会在多晶硅栅下的薄氧化层形成栅极漏电流(gate leakge)，当积累的电荷超过一定数量时，这种栅极漏电流会损伤栅氧化层，从而使器件甚至整个芯片的可靠性和寿命严重的降低。通常将这种情况称为等离子损伤(PID，Plasma Induced Damage)，又称为天线效应(PAE，Process Antenna Effect)。

一般情况下，芯片发生天线效应的机率由“天线比率”(antenna ratio)来衡量。“天线比率”的定义是：构成所谓“天线”的导体(一般是金属)的面积与所相连的栅氧化层面积的比率。随着半导体集成电路制备工艺技术的发展，栅氧化层的尺寸越来越小，金属的层数越来越多，因而发生天线效应的可能性就越大。

为了保证半导体器件的性能，需采取措施解决天线效应。

现有的解决天线效应的方法是：添加天线器件，即给构成所谓“天线”的导体加上反偏二极管，通过给直接连接到栅的存在天线效应的金属层接上反偏二极管，形成一个电荷泄放回路，累积电荷就对栅氧构不成威胁，从而消除了天线效应。具体地，对于PMOS晶体管，通常采用P⁺/N阱形成反偏二极管，对于NMOS晶体管，通常采用N⁺/P阱形成反偏二极管。

然而，现有的解决天线效应的方法存在以下缺点和不足之处：

1)由于一个晶体管只对应一个反偏二极管，因而只能消除一种类型的电荷(正电荷或负电荷)，而游离电荷通常是两种类型的电荷并存，因此，不能完全消除游离电荷；

2)当MOS晶体管为了实现某种要求，而需反向偏置时，所述反偏二极管将会导通，从而影响MOS晶体管的正常工作。

因此，有必要对现有的解决天线效应的结构及消除天线效应的方法进行改进。

发明内容

本发明的目的在于提供一种消除天线效应的结构及消除天线效应的方法，以更好地消除MOS晶体管存在的天线效应。

为解决上述问题，本发明提出一种消除天线效应的结构，用于消除半导体集成电路中的MOS晶体管在制备过程中积累的游离电荷，其中，所述半导体集成电路制备在半导体衬底上，所述半导体集成电路包括多层金属互连线，所述MOS晶体管的栅极与所述多层金属互连线相连，该消除天线效应的结构包括：

保险丝，包括第一端及第二端，所述第一端与所述栅极相连；

第一反偏二极管，包括正极及负极，其负极与所述保险丝的第二端相连，其正极接地；

第二反偏二极管，包括正极及负极，其正极与所述保险丝的第二端相连，其负极接地；以及

脉冲电源，当所述MOS晶体管制备完成后，所述脉冲电源加在所述保险丝的两端，所述保险丝熔断。

可选的，所述保险丝呈中间细两端粗的长条结构。

可选的，所述保险丝为多晶硅或金属线。

可选的，所述半导体衬底上制备有P阱及N阱，所述MOS晶体管制备在所述P阱或N阱中。

可选的，所述第一反偏二极管为N⁺/P阱二极管。

可选的，所述第二反偏二极管为P⁺/N阱二极管。

同时，为解决上述问题，本发明还提出一种消除天线效应的方法，利用上述的消除天线效应的结构消除MOS晶体管在制备过程中积累的游离电荷，该方法包括如下步骤：

当所述MOS晶体管处于制备过程中，所述保险丝连接所述栅极与所述第一反偏二极管及第二反偏二极管，积累在所述MOS晶体管上的游离电荷通过所述第一反偏二极管及第二反偏二极管进行泄放；

当所述MOS晶体管制备完成后，所述脉冲电源加在所述保险丝的两端，所述保险丝熔断，所述第一反偏二极管及所述第二反偏二极管与所述栅极断开。

可选的，所述保险丝呈中间细两端粗的长条结构。

可选的，所述保险丝为多晶硅或金属线。

可选的，所述第一反偏二极管为N⁺/P阱二极管。

可选的，所述第二反偏二极管为P⁺/N阱二极管。

本发明由于采用上述的技术方案，使之与现有技术相比，具有以下的优点和积极效果：

1)本发明提供的消除天线效应的结构包括两种类型的反偏二极管，因此，可同时消除在集成电路制备过程中积累在MOS晶体管上的两种类型的游离电荷，从而可以更彻底地消除天线效应；

2)本发明提供的消除天线效应的结构包括保险丝，在集成电路的制备过程中，所述保险丝连接所述栅极与所述第一反偏二极管及第二反偏二极管，从而使得积累在所述MOS晶体管上的游离电荷通过所述第一反偏二极管及第二反偏二极管进行泄放；而当集成电路制备完成后，所述脉冲电源加在所述保险丝的两端，所述保险丝熔断，所述第一反偏二极管及所述第二反偏二极管与所述栅极断开；从而不会对MOS晶体管的工作造成影响。

附图说明

图1为本发明实施例提供的消除天线效应的结构的示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的消除天线效应的结构及消除天线效应的方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供一种消除天线效应的结构，该结构包括保险丝、第一反偏二极管、第二反偏二极管以及脉冲电源，所述保险丝的一端与MOS晶体管的栅极相连，其另一端与所述第一反偏二极管的负极以及第二反偏二极管的正极相连，所述第一反偏二极管的正极以及所述第二反偏二极管的负极接地，并且当所述MOS晶体管制备完成后，所述脉冲电源加在所述保险丝的两端，所述保险丝熔断；从而可消除所述MOS晶体管在制备过程中积累的游离电荷，并且不会影响MOS晶体管的工作；同时，本发明还提供一种消除天线效应的方法，该方法采用上述消除天线效应的结构泄放所述MOS晶体管在制备过程中积累的游离电荷，并且当所述MOS晶体管制备完成后，断开所述保险丝，从而避免了天线效应，并且不会影响MOS晶体管的工作。

请参考图1，图1为本发明实施例提供的消除天线效应的结构的示意图，如图1所示，本发明实施例提供的消除天线效应的结构，用于消除半导体集成电路中的MOS晶体管100在制备过程中积累的游离电荷，其中，所述半导体集成电路制备在半导体衬底上，所述半导体集成电路包括多层金属互连线110，所述MOS晶体管100的栅极G与所述多层金属互连线110相连，该消除天线效应的结构包括：

保险丝120，包括第一端及第二端，所述第一端与所述栅极G相连；

第一反偏二极管121，包括正极及负极，其负极与所述保险丝120的第二端相连，其正极接地Vs；

第二反偏二极管122，包括正极及负极，其正极与所述保险丝120的第二端相连，其负极接地Vs；以及

脉冲电源，当所述MOS晶体管100制备完成后，所述脉冲电源加在所述保险丝120的两端，所述保险丝120熔断。

由于本发明实施例提供的消除天线效应的结构包括两种类型的反偏二极管，因此，可同时消除在集成电路制备过程中积累在MOS晶体管上的两种类型的游离电荷，从而可以更彻底地消除天线效应，并且本发明提供的消除天线效应的结构包括保险丝，当所述集成电路制备完成后，所述保险丝熔断，使得所述第一反偏二极管及所述第二反偏二极管与所述栅极断开，从而不会对MOS晶体管的工作造成影响。

进一步地，所述保险丝120呈中间细两端粗的长条结构，从而当脉冲电源加在所述保险丝120的两端时，所述保险丝120从中部熔断。

进一步地，所述保险丝120为多晶硅或金属线，从而与集成电路的制备工艺兼容。

进一步地，所述半导体衬底上制备有P阱及N阱，所述MOS晶体管100制备在所述P阱或N阱中。

进一步地，所述第一反偏二极管121为N⁺/P阱二极管。

进一步地，所述第二反偏二极管122为P⁺/N阱二极管。

同时，本发明还提出一种消除天线效应的方法，利用上述的消除天线效应的结构消除MOS晶体管在制备过程中积累的游离电荷，该方法包括如下步骤：

当所述MOS晶体管处于工作状态时，所述脉冲电源加在所述保险丝的两端，所述保险丝熔断，所述第一反偏二极管及所述第二反偏二极管与所述栅极断开。

进一步地，所述保险丝呈中间细两端粗的长条结构。

进一步地，所述保险丝为多晶硅或金属线。

进一步地，所述半导体衬底上制备有P阱及N阱，所述MOS晶体管制备在所述P阱或N阱中。

进一步地，所述第一反偏二极管为N⁺/P阱二极管。

进一步地，所述第二反偏二极管为P⁺/N阱二极管。

综上所述，本发明提供了一种消除天线效应的结构，该结构包括保险丝、第一反偏二极管、第二反偏二极管以及脉冲电源，所述保险丝的一端与MOS晶体管的栅极相连，其另一端与所述第一反偏二极管的负极以及第二反偏二极管的正极相连，所述第一反偏二极管的正极以及所述第二反偏二极管的负极接地，并且当所述MOS晶体管制备完成后，所述脉冲电源加在所述保险丝的两端，所述保险丝熔断；从而可消除所述MOS晶体管在制备过程中积累的游离电荷，并且不会影响MOS晶体管的工作；同时，本发明还提供了一种消除天线效应的方法，该方法采用上述消除天线效应的结构泄放所述MOS晶体管在制备过程中积累的游离电荷，并且当所述MOS晶体管制备完成后，断开所述保险丝，从而避免了天线效应，并且不会影响MOS晶体管的工作。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种消除天线效应的结构，用于消除半导体集成电路中的MOS晶体管在制备过程中积累的游离电荷，其中，所述半导体集成电路制备在半导体衬底上，所述半导体集成电路包括多层金属互连线，所述MOS晶体管的栅极与所述多层金属互连线相连，其特征在于，包括：

2.如权利要求1所述的消除天线效应的结构，其特征在于，所述保险丝呈中间细两端粗的长条结构。

3.如权利要求2所述的消除天线效应的结构，其特征在于，所述保险丝为多晶硅或金属线。

4.如权利要求1所述的消除天线效应的结构，其特征在于，所述半导体衬底上制备有P阱及N阱，所述MOS晶体管制备在所述P阱或N阱中。

5.如权利要求4所述的消除天线效应的结构，其特征在于，所述第一反偏二极管为N⁺/P阱二极管。

6.如权利要求4所述的消除天线效应的结构，其特征在于，所述第二反偏二极管为P⁺/N阱二极管。

7.一种消除天线效应的方法，利用权利要求1所述的消除天线效应的结构消除在制备过程中积累的游离电荷，其特征在于，包括如下步骤：

8.如权利要求7所述的消除天线效应的方法，其特征在于，所述保险丝呈中间细两端粗的长条结构。

9.如权利要求8所述的消除天线效应的方法，其特征在于，所述保险丝为多晶硅或金属线。

10.如权利要求7所述的消除天线效应的方法，其特征在于，所述半导体衬底上制备有P阱及N阱，所述MOS晶体管制备在所述P阱或N阱中。

11.如权利要求10所述的消除天线效应的方法，其特征在于，所述第一反偏二极管为N⁺/P阱二极管。

12.如权利要求10所述的消除天线效应的方法，其特征在于，所述第二反偏二极管为P⁺/N阱二极管。