CN219497800U - 一种tvs器件 - Google Patents

Abstract

本实用新型公开提供了一种TVS器件，包括衬底，所述衬底上形成有沟槽隔离结构，所述沟槽隔离结构围成一有源区，所述有源区具有第一导电类型；第一环形掺杂区，位于所述有源区内；第二环形掺杂区，位于所述第一环形掺杂区的环形内，其中所述第一环形掺杂区与所述第二环形掺杂区均具有第一导电类型；第一二极管，形成于所述第一环形掺杂区与所述第二环形掺杂区的中间；第二二极管，形成于所述第二环形掺杂区的环形内，与所述第一二极管形成串联结构，本公开可以减小TVS电容、减小TVS器件面积，并且易与其他集成电路芯片集成。

Description

一种TVS器件

技术领域

本实用新型涉及一种TVS器件，特别涉及一种可集成的低电容TVS器件。

背景技术

随着半导体技术的发展，现代电子器件的尺寸越来越小，工作电压也越来越低。而瞬态电压常出现在现代电子系统中，对现代电子系统带来极大的伤害，甚至可能会导致电子器件被永久性地损伤，致其无法工作。为了防止这些瞬态电压干扰的影响，瞬态电压抑制器(transient voltage suppressor,TVS)通常被采用以解决这一问题。但目前的TVS器件通常电容较大，影响电子系统的高速性能，且尺寸较大，不易于与其他芯片集成。

发明内容

本公开提供了一种TVS器件用于解决现有TVS器件电容较大，不易于集成的问题。

根据本公开的一个方面，一种TVS器件，包括：

衬底，所述衬底上形成有沟槽隔离结构，所述沟槽隔离结构围成一有源区，所述有源区具有第一导电类型；

第一环形掺杂区，位于所述有源区内；

第二环形掺杂区，位于所述第一环形掺杂区的环形内，其中所述第一环形掺杂区与所述第二环形掺杂区均具有第一导电类型；

第一二极管，形成于所述第一环形掺杂区与所述第二环形掺杂区的中间；

第二二极管，形成于所述第二环形掺杂区的环形内，与所述第一二极管形成串联结构。

在本公开的一种示例性实施例中，所述第一环形掺杂区与所述第二环形掺杂区在非衬底表面位置处连通。

在本公开的一种示例性实施例中，所述第一二极管包括第三环形掺杂区，所述第三环形掺杂区具有第二导电类型。

在本公开的一种示例性实施例中，所述第一二极管还包括第四环形掺杂区，所述第四环形掺杂区具有第一导电类型，其在衬底表面的投影与所述第三环形掺杂区的投影重叠，且所述第四环形掺杂区的投影包括所述第三环形掺杂区的投影。

在本公开的一种示例性实施例中，所述第二二极管包括第五掺杂区，所述第五掺杂区具有第二导电类型，且位于所述第二环形掺杂区的环形内。

在本公开的一种示例性实施例中，还包括第一引出电极，与所述第三环形掺杂区电连接。

在本公开的一种示例性实施例中，还包括第二引出电极，与所述第五掺杂区电连接。

在本公开的一种示例性实施例中，所述第一导电类型为P型，所述第二导电类型为N型。

在本公开的一种示例性实施例中，所述第一导电类型为N型，所述第二导电类型为P型。

在本公开的一种示例性实施例中，所述衬底为SOI衬底，所述沟槽隔离结构与所述SOI衬底的绝缘层连接。

根据本公开的一个方面，提供了一种TVS器件，包括衬底，所述衬底上形成有沟槽隔离结构，所述沟槽隔离结构围成一有源区，所述有源区具有第一导电类型；第一环形掺杂区，位于所述有源区内；第二环形掺杂区，位于所述第一环形掺杂区的环形内，其中所述第一环形掺杂区与所述第二环形掺杂区均具有第一导电类型；第一二极管，形成于所述第一环形掺杂区与所述第二环形掺杂区的中间；第二二极管，形成于所述第二环形掺杂区的环形内，与所述第一二极管形成串联结构。相比现有技术，一方面，通过第一环形掺杂区和第二环形掺杂区的设计，将整个TVS器件设置在第一环形掺杂区的环形内，并可以从同一面引出电极，减小了TVS器件的面积，并且易于与其他集成电路芯片集成；另一方面，通过设置第一环形掺杂区和所述第二环形掺杂区中间的第一二极管与具备低电容的第二晶体管串联，从而减小了TVS器件的电容，使得在保证抗瞬态电压能力不减弱的情况下，减小TVS器件对电子系统性能的影响。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中，并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。在附图中：

图1示出了根据本公开的示例性实施例的TVS器件剖面图；

图2示出了根据本公开的示例性实施例的TVS器件俯视图。

具体实施方式

下面结合附图所示的各实施方式对本实用新型进行详细说明，但应当说明的是，这些实施方式并非对本实用新型的限制，本领域普通技术人员根据这些实施方式所作的功能、方法、或者结构上的等效变换或替代，均属于本实用新型的保护范围之内。

在本实用新型的描述中，需要理解的是，术语"中心"、"纵向"、"横向"、"长度"、"宽度"、"厚度"、"上"、"下"、"前"、"后"、"左"、"右"、"竖直"、"水平"、"顶"、"底"、"内"、"外"、"顺时针"、"逆时针"等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

实施例1

现在将参考附图更全面地描述示例性实施例。然而，示例性实施例能够以多种形式实施，且不应理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例性实施例的构思全面地传达给本领域地技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其他的组元、装置等。在其他情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

本实用新型的一实施例提供一种TVS器件，参照图1和图2，所述TVS器件包括：衬底100，所述衬底100上形成有沟槽隔离结构4，所述沟槽隔离结构4围成一有源区，所述有源区具有第一导电类型；第一环形掺杂区5，位于所述有源区内；第二环形掺杂区6，位于所述第一环形掺杂区5的环形内，其中所述第一环形掺杂区5与所述第二环形掺杂区6均具有第一导电类型；第一二极管，形成于所述第一环形掺杂区5与所述第二环形掺杂区6的中间；第二二极管，形成于所述第二环形掺杂区6的环形内，与所述第一二极管形成串联结构。

所述衬底100可以是硅、锗、三五族半导体或绝缘体上硅(SOI)等，在本实施例中，所述衬底100为绝缘体上硅(SOI)衬底，设置所述隔离结构4与所述绝缘体上硅(SOI)衬底的绝缘层连接，可以减小漏电，提高TVS器件的性能。

在本实施例中，所述第一导电类型为P型，所述第二导电类型为N型，在其他实施例中，也可以是第一导电类型为N型，所述第二导电类型为P型。

所述有源区被所述沟槽隔离结构4围绕，所述有源区的掺杂类型、浓度可以是衬底本身的掺杂类型、浓度，也可以是对衬底进行掺杂工艺后所形成的掺杂类型、浓度。

所述第一二极管为TVS二极管，用于抗瞬态电压。

所述第一环形掺杂区5和所述第二环形掺杂区6具有P+掺杂，掺杂浓度相比具有P掺杂的有源区的浓度更高，且在非衬底表面位置处连通，以构成一低电阻的导电路径，能够提高所述第一二极管(即TVS二极管)的泄放瞬态功率的性能。

所述第一二极管形成在所述第一环形掺杂区5和第二环形掺杂区6的中间，其可以是一个环形的二极管，也可以是多个并联的二极管。在本实施例中，所述第一二极管为环形二极管，所述第一二极管包括第三环形掺杂区7，所述第三环形掺杂区7具备第二导电类型，在本实施例中，所述第三环形掺杂区7为N型，具有N+掺杂浓度，与P型有源区构成一环形二极管。

所述第一二极管还包括第四环形掺杂区8，所述第四环形掺杂区8具有第一导电类型，其在衬底表面的投影与所述第三环形掺杂区7的投影重叠，且所述第四环形掺杂区8的投影包括所述第三环形掺杂区7的投影。在本实施例中，所述第四环形掺杂区8为P型，具有P+掺杂浓度。所述第四环形掺杂区8的设置旨在为了进一步提高所述第一二极管在抗瞬态电压时的性能。

所述第二晶体管形成在所述第二环形掺杂区6的环形内，其可以是一个二极管，也可以是多个二极管的并联。在本实施例中，所述第二二极管为一个二极管，该第二二极管包括第五掺杂区9，所述第五掺杂区9具有第二导电类型，在本实施例中，所述第五掺杂区9为N型，具有N+掺杂浓度。

在本实施例中，所述TVS器件还包括第一引出电极10(在图2中未示出)，与所述第三环形掺杂区7电连接，其可以是环形导电结构，也可以是多个导电结构间隔分布在所述第三环形掺杂区7的上方。

在本实施例中，所述TVS器件还包括第二引出电极11(在图2中未示出)，与所述第五掺杂区9电连接。

所述第一引出电极10和所述第二引出电极11可以是钨、铝、铜、金、铂、钌、多晶硅、金属硅化物等材料或其组合。

本领域技术人员在考虑本公开的实施例后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域的公知常识或惯用技术手段。本公开的实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (10)

1.一种TVS器件，其特征在于，包括：

衬底，所述衬底上形成有沟槽隔离结构，所述沟槽隔离结构围成一有源区，所述有源区具有第一导电类型；

第一环形掺杂区，位于所述有源区内；

第二环形掺杂区，位于所述第一环形掺杂区的环形内，其中所述第一环形掺杂区与所述第二环形掺杂区均具有第一导电类型；

第一二极管，形成于所述第一环形掺杂区与所述第二环形掺杂区的中间；

第二二极管，形成于所述第二环形掺杂区的环形内，与所述第一二极管形成串联结构。

2.如权利要求1所述的TVS器件，其特征在于，所述第一环形掺杂区与所述第二环形掺杂区在非衬底表面位置处连通。

3.如权利要求2所述的TVS器件，其特征在于，所述第一二极管包括第三环形掺杂区，所述第三环形掺杂区具有第二导电类型。

4.如权利要求3所述的TVS器件，其特征在于，所述第一二极管还包括第四环形掺杂区，所述第四环形掺杂区具有第一导电类型，其在衬底表面的投影与所述第三环形掺杂区的投影重叠，且所述第四环形掺杂区的投影包括所述第三环形掺杂区的投影。

5.如权利要求4所述的TVS器件，其特征在于，所述第二二极管包括第五掺杂区，所述第五掺杂区具有第二导电类型，且位于所述第二环形掺杂区的环形内。

6.如权利要求5所述的TVS器件，其特征在于，还包括第一引出电极，与所述第三环形掺杂区电连接。

7.如权利要求6所述的TVS器件，其特征在于，还包括第二引出电极，与所述第五掺杂区电连接。

8.如权利要求7所述的TVS器件，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。

9.如权利要求8所述的TVS器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。

10.如权利要求9所述的TVS器件，其特征在于，所述衬底为SOI衬底，所述沟槽隔离结构与所述SOI衬底的绝缘层连接。