CN106972014B - 一种防电源反接防双向浪涌器件及其制造方法 - Google Patents
一种防电源反接防双向浪涌器件及其制造方法 Download PDFInfo
- Publication number
- CN106972014B CN106972014B CN201710175997.8A CN201710175997A CN106972014B CN 106972014 B CN106972014 B CN 106972014B CN 201710175997 A CN201710175997 A CN 201710175997A CN 106972014 B CN106972014 B CN 106972014B
- Authority
- CN
- China
- Prior art keywords
- way
- transient suppression
- suppression diode
- diode
- tvs transient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title description 5
- 230000001052 transient effect Effects 0.000 claims abstract description 84
- 230000001629 suppression Effects 0.000 claims abstract description 68
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims description 43
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims 1
- 230000001939 inductive effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 18
- 238000001259 photo etching Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910019213 POCl3 Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl chloride Substances ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Emergency Protection Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明属于半导体技术领域，尤其涉及一种具有防电源反接防双向浪涌器件，主要由防电源反接单元和瞬态抑制单元构成的三端子保护器件，所述防电源反接单元包括至少一个二极管D；所述瞬态抑制单元包括至少一个双向TVS瞬态抑制二极管和至少一个单向TVS瞬态抑制二极管器件。本发明的防电源反接防双向浪涌器件，当用电终端因为启停或者感性负载开关等动作产生浪涌电压时，单向TVS瞬态抑制二极管及双向TVS瞬态抑制二极管能对浪涌过电压进行钳位，从而防止用电终端负载对电源产生冲击，保证电源供电的纯净。可以只用一个芯片同时实现防电源反接及双向浪涌防护功能，同时能减小电源模块PCB板的面积，从而大大降低成本。
Description
技术领域
本发明属于半导体技术领域，尤其涉及一种具有防电源反接防双向浪涌器件及其制造方法。
背景技术
在复杂电磁环境下工作的电子电路经常会遭遇瞬变电压浪涌的冲击，电压浪涌会导致电子电路系统的误动作甚至损坏。为了防止瞬变的浪涌电压对整个电路系统的冲击，提高电子系统的可靠性，浪涌保护成为了现代电子电路必须考虑的问题。TVS型浪涌保护电路具有精确导通、无限重复、电压范围宽(几伏到几百伏)和快速响应(ns级)、准确钳位的优越性能，因而广泛应用在电源、通信线路以及各类电子电路的防护。
由直流电源供电的用电终端在维修更换时极有可能把终端的正负极与电源的正负极接反，造成短路导致终端及电源损坏，同时电源电压会受其他负载或外界环境的影响而引入电压瞬态脉冲，引起电源所供电终端的误动作及损坏。因此为了提高产品的可靠性，在电源供电设计上一般会考虑电源的浪涌防护以及反接防护。目前直流电源电压浪涌防护主要是采用单向功率TVS管进行防护，其典型电路如图1所示，单向TVS将正向浪涌钳位到安全水平防止电源电压浪涌损坏后端负载线路；防电源反接保护电路如图2所示，当电源极性正确时，图中NMOS中源漏之间的寄生二极管先导通，此时，MOS的S极对地电压约为0.7V，G极电压由于稳压管的作用被稳到5V以上的电位，使得VGS大于NMOS的开启电压，于是NMOS导通，将寄生二极管短路，因此电流只经过NMOS，而不经过寄生二极管。当电源接反时，VGS＝0，MOS截止，寄生二极管反偏，电源开路，终端电路得以保护。
发明内容
本发明的技术目的是提出了一种新的具有防止电源反接和双向浪涌防护功能的器件。
实现本发明目的的技术方案是：
一种防电源反接防双向浪涌器件，主要由防电源反接单元和瞬态抑制单元构成的三端子保护器件，所述防电源反接单元包括至少一个二极管D；所述瞬态抑制单元包括至少一个双向TVS瞬态抑制二极管和至少一个单向TVS瞬态抑制二极管。
具体地，所述二极管D为一个，双向TVS瞬态抑制二极管为一个，单向TVS瞬态抑制二极管为一个。
进一步地，所述二极管D的阳极与双向TVS瞬态抑制二极管的一端相连，构成第一主端子T1；二极管D的阴极与双向TVS瞬态抑制二极管的另一端相连并与单向TVS瞬态抑制二极管的阴极端相连构成第三主端子T3；单向TVS瞬态抑制二极管的阳极端为第二主端子T2。
进一步地，所述二极管D包括：n型半导体衬底，形成于n型半导体衬底中的p型接触区，形成于n型半导体衬底中的n型接触区；所述二极管D还包括形成于p型接触区及n型接触区中的金属电极，两个金属电极分别构成第一主端子T1、第三主端子T3的一部分。
具体地，所述p型接触区为p型掺杂的半导体区域或肖特基势垒区域。
进一步地，所述双向TVS瞬态抑制二极管包括：n型半导体衬底，形成于n型半导体衬底中的p阱，形成于p阱中的n阱以及形成于n阱中的两块p型半导体区域；所述双向TVS瞬态抑制二极管还包括形成于两个p型接触区中的两个金属电极，两个电极分别构成第一主端子T1、第三主端子T3的一部分。
进一步地，所述单向TVS瞬态抑制二极管包括：n型半导体衬底；形成于n型半导体衬底另一面中的n阱，形成于n阱中p型半导体区域以及形成于p型半导体区域中的金属电极，该电极构成第二主端子T2。
作为优选，所述二极管D、双向TVS瞬态抑制二极管和单向瞬态抑制二极管的基底为n型衬底或p型衬底。
具体地，所述二极管D、双向TVS瞬态抑制二极管和单向TVS瞬态抑制二极管的基底为硅、锗硅、砷化镓、碳化硅或氮化镓。
本发明还包括一种防电源反接防双向浪涌器件的制造方法，其特征在于，主要包括以下步骤：基底氧化，p阱形成，n阱形成，形成p+接触，形成n+接触，接触孔刻蚀，金属淀积、刻蚀，合金，钝化，退火，即形成产品。
本发明的有益效果是：
(1)本发明的防电源反接防双向浪涌器件，可以只用一个芯片同时实现防电源反接及双向浪涌防护功能，同时能减小电源模块PCB板的面积，从而大大降低成本。
(2)本发明的防电源反接防双向浪涌器件，当第一主端子T1到第二主端子T2出现正向浪涌电压时单向TVS瞬态抑制二极管发生动作将浪涌电压钳位到安全的电压水平防止后续电压敏感电路被过电压损坏，当第一主端子T1到第二主端子T2出现负方向的浪涌电压时双向TVS瞬态抑制二极管发生动作，将浪涌过电压钳位到安全水平。当第一主端子T1与第二主端子T2之间电源极性接反时二极管D处于截止状态，不能形成电流回路，因而起到电源反接保护的作用。
(3)本发明的防电源反接防双向浪涌器件，当用电终端因为启停或者感性负载开关等动作产生浪涌电压时，单向TVS瞬态抑制二极管及双向TVS瞬态抑制二极管能对浪涌过电压进行钳位，从而防止用电终端负载对电源产生冲击，保证电源供电的纯净。
附图说明
图1是常见的电源浪涌保护电路结构示意图；
图2是常见的防止电源反接电路结构示意图；
图3是本发明的防电源反接防双向浪涌器件的等效电路示意图；
图4是本发明的实施例2的防电源反接防双向浪涌器件的剖面示意图；
图5是本发明的一面接触孔光刻掩模板示意图；
图6是本发明的另一面接触孔光刻掩模板示意图；
图7是本发明的一面金属区光刻掩模板示意图；
图8是本发明的另一面金属区光刻掩模板示意图；
图9是本发明的实施例3的防电源反接防双向浪涌器件的剖面示意图；
其中，101-肖特基势垒区域。
具体实施方式
以下通过具体的实例来进一步说明本发明。
实施例1
一种防电源反接防双向浪涌器件的制造方法，主要包括以下步骤：基底氧化，p阱形成，n阱形成，形成p+接触，形成n+接触，接触孔刻蚀，金属淀积、刻蚀，合金，钝化，退火，即形成产品。
具体的为，基底氧化，p阱光刻，p阱掺杂，n阱光刻，n阱掺杂，p+区光刻，形成p+接触，n+区光刻，形成n+接触，接触孔光刻，金属淀积、刻蚀，合金，钝化，退火，即形成产品。
具体工艺步骤为：
第一步：选择缺陷较少的n型掺杂<111>晶向硅单晶片，片厚约200μm，电阻率0.2-2Ω·cm，打标清洗、烘干待用。
第二步：硅片表面生长氧化层，进行一面p阱区光刻，掩模板图形如图5所示，经过半导体行业公知的光刻工艺刻蚀出区域1，之后进行p阱区离子注入掺杂，典型工艺为：硼注入，注入能量100-150keV，剂量5e13-5e14cm-2。离子注入后进行p阱区再分布推结，典型工艺为温度1230℃-1250℃，时间600-900min。
第三步：二次光刻，掩模板图形如图5、图6所示，经过半导体行业公知的光刻工艺刻蚀出区域2；之后进行n阱区离子注入掺杂，典型工艺为：磷注入，注入能量80-120keV，剂量1e14-3e14cm-2。离子注入后进行n阱区再分布推结，典型工艺为温度1210℃-1230℃，时间360-600min。
第四步：三次光刻，掩模板图形如图5、图6所示，经过半导体行业公知的光刻工艺刻蚀出区域3，然后进行p型接触区掺杂，可以进行离子注入，典型工艺为：硼注入，能量60-80keV，剂量5e15-1e16cm-2，也可以进行扩散掺杂，典型工艺为；片状氮化硼源扩散，温度960℃-1000℃，时间30min-120min；之后进行p型接触区再分布扩散，典型工艺为：1150℃-1200℃，时间30min-60min。
第五步：四次光刻，掩模板图形如图5所示，经过半导体行业公知的光刻工艺刻蚀出区域5，然后进行n型接触区掺杂，可以进行离子注入，典型工艺为：磷注入，能量40-60keV，剂量5e15-1e16cm-2，也可以进行扩散掺杂，典型工艺为；POCl3扩散，温度960℃-1000℃，时间30min-120min；之后进行n型接触区再分布扩散，典型工艺为：1150℃-1200℃，时间30min-60min。
第六步：五次光刻，掩模板图形如图5、图6所示，经过半导体行业公知的光刻工艺刻蚀出金属接触区域4，然后进行焊接金属层淀积，在硅片双面进行铝PVD淀积，厚度正面5-6um，背面2-3um。
第七步：六次光刻，掩模板图形如图7、8所示，经过半导体行业公知的光刻工艺进行金属层光刻，刻蚀出区域6，然后进行金属层真空合金，最后在硅片背面进行Ti-Ni-Ag复合三层金属的PVD沉积。
第八步：硅片初测、切割、装架、烧结、封装测试。
实施例2
如图3所示，一种防电源反接防双向浪涌器件，主要由防电源反接单元和瞬态抑制单元构成的三端子保护器件，所述电源反接单元包括至少一个二极管D；所述瞬态抑制单元包括至少一个双向TVS瞬态抑制二极管C和至少一个单向TVS瞬态抑制二极管A。本发明的防电源反接防双向浪涌器件，可以只用一个芯片同时实现防电源反接及双向浪涌防护功能，同时能减小电源模块PCB板的面积，从而大大降低成本。
本实施例中，作为优选，所述二极管D为一个，双向TVS瞬态抑制二极管C为一个，单向TVS瞬态抑制二极管A为一个。
进一步地，所述二极管D的阳极与双向TVS瞬态抑制二极管C的一端相连，构成保护芯片的第一主端子T1；二极管D的阴极与双向TVS瞬态抑制二极管C的另一端相连并与单向TVS瞬态抑制二极管A的阴极端相连构成保护芯片的第三主端子T3；单向TVS瞬态抑制二极管A的阳极端为保护芯片的第二主端子T2。
进一步地，如图4所示，所述二极管D包括：n型半导体衬底，形成于n型半导体衬底中的p型接触区，形成于n型半导体衬底中的n型接触区；所述二极管D还包括形成于p型接触区及n型接触区中的金属电极，两个金属电极分别构成第一主端子T1、第三主端子T3的一部分。
具体地，所述p型接触区为p型掺杂的半导体区域。
进一步地，所述双向TVS瞬态抑制二极管C包括：n型半导体衬底，形成于n型半导体衬底中的p阱，形成于p阱中的n阱以及形成于n阱中的两块p型半导体区域；所述双向TVS瞬态抑制二极管C还包括形成于两个p型接触区中的两个金属电极，两个电极分别构成第一主端子T1、第三主端子T3的一部分。
进一步地，所述单向TVS瞬态抑制二极管A包括：n型半导体衬底；形成于n型半导体衬底另一面中的n阱，形成于n阱中p型半导体区域以及形成于p型半导体区域中的金属电极，该电极构成第二主端子T2。
具体地，所述二极管D、双向TVS瞬态抑制二极管C和单向TVS管A的基底为n型衬底，作为变形，所述二极管D、双向TVS瞬态抑制二极管C和单向TVS管A的基底也可以为p型衬底。
具体地，所述二极管D、双向TVS瞬态抑制二极管C和单向TVS瞬态抑制二极管A的基底为硅，作为变形，所述二极管D、双向TVS瞬态抑制二极管C和单向TVS瞬态抑制二极管A的基底也可以为锗硅、砷化镓、碳化硅或氮化镓。
本发明的防电源反接防双向浪涌器件工作原理为，当第一主端子T1到第二主端子T2出现正向浪涌电压时单向TVS瞬态抑制二极管A发生动作将浪涌电压钳位到安全的电压水平防止后续电压敏感电路被过电压损坏，当第一主端子T1到第二主端子T2出现负方向的浪涌电压时双向TVS瞬态抑制二极管C发生动作，将浪涌过电压钳位到安全水平。当第一主端子T1与第二主端子T2之间电源极性接反时二极管D处于截止状态，不能形成电流回路，因而起到电源反接保护的作用。
本发明的防电源反接防双向浪涌器件，当用电终端因为启停或者感性负载开关等动作产生浪涌电压时，单向TVS瞬态抑制二极管A及双向TVS瞬态抑制二极管C能对浪涌过电压进行钳位，从而防止用电终端负载对电源产生冲击，保证电源供电的纯净。
实施例3：
如图3所示，一种防电源反接防双向浪涌器件，主要由防电源反接单元和瞬态抑制单元构成的三端子保护器件，所述电源反接单元包括至少一个二极管D；所述瞬态抑制单元包括至少一个双向TVS瞬态抑制二极管C和至少一个单向TVS瞬态抑制二极管A。本发明的防电源反接防双向浪涌器件，可以只用一个芯片同时实现防电源反接及双向浪涌防护功能，同时能减小电源模块PCB板的面积，从而大大降低成本。
本实施例中，作为优选，所述二极管D为一个，双向TVS瞬态抑制二极管C为一个，单向TVS瞬态抑制二极管A为一个。
进一步地，所述二极管D的阳极与双向TVS瞬态抑制二极管C的一端相连，构成保护芯片的第一主端子T1；二极管D的阴极与双向TVS瞬态抑制二极管C的另一端相连并与单向TVS瞬态抑制二极管A的阴极端相连构成保护芯片的第三主端子T3；单向TVS瞬态抑制二极管A的阳极端为保护芯片的第二主端子T2。
进一步地，如图9所示，所述二极管D包括：n型半导体衬底，形成于n型半导体衬底中的p型接触区，形成于n型半导体衬底中的n型接触区；所述二极管D还包括形成于p型接触区及n型接触区中的金属电极，两个金属电极分别构成第一主端子T1、第三主端子T3的一部分。
具体地，所述二极管D的p型接触区为肖特基势垒区域101。
进一步地，所述双向TVS瞬态抑制二极管C包括：n型半导体衬底，形成于n型半导体衬底中的p阱，形成于p阱中的n阱以及形成于n阱中的两块p型半导体区域；所述双向TVS瞬态抑制二极管C还包括形成于两个p型接触区中的两个金属电极，两个电极分别构成第一主端子T1、第三主端子T3的一部分。
进一步地，所述单向TVS瞬态抑制二极管A包括：n型半导体衬底；形成于n型半导体衬底另一面中的n阱，形成于n阱中p型半导体区域以及形成于p型半导体区域中的金属电极，该电极构成第二主端子T2。
具体地，所述二极管D、双向TVS瞬态抑制二极管C和单向TVS管A的基底为n型衬底。
本发明的防电源反接防双向浪涌器件工作原理为，当第一主端子T1到第二主端子T2出现正向浪涌电压时单向TVS瞬态抑制二极管A发生动作将浪涌电压钳位到安全的电压水平防止后续电压敏感电路被过电压损坏，当第一主端子T1到第二主端子T2出现负方向的浪涌电压时双向TVS瞬态抑制二极管C发生动作，将浪涌过电压钳位到安全水平。当第一主端子T1与第二主端子T2之间电源极性接反时二极管D处于截止状态，不能形成电流回路，因而起到电源反接保护的作用。
本发明的防电源反接防双向浪涌器件，当用电终端因为启停或者感性负载开关等动作产生浪涌电压时，单向TVS瞬态抑制二极管A及双向TVS瞬态抑制二极管C能对浪涌过电压进行钳位，从而防止用电终端负载对电源产生冲击，保证电源供电的纯净。
以上所述的实施例对本发明的技术方案和有益效果进行了详细说明，应理解的是以上所述仅为本发明的具体实施例，并不用于限制本发明，凡在本发明的原则范围内所做的任何修改和改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种防电源反接防双向浪涌器件，其特征在于，主要由防电源反接单元和瞬态抑制单元构成的三端子保护器件，所述防电源反接单元包括至少一个二极管D；所述瞬态抑制单元包括至少一个双向TVS瞬态抑制二极管和至少一个单向TVS瞬态抑制二极管。
2.根据权利要求1所述的一种防电源反接防双向浪涌器件，其特征在于，所述二极管D为一个，双向TVS瞬态抑制二极管为一个，单向TVS瞬态抑制二极管为一个。
3.根据权利要求1或2所述的一种防电源反接防双向浪涌器件，其特征在于，所述二极管D的阳极与双向TVS瞬态抑制二极管的一端相连，构成第一主端子T1；二极管D的阴极与双向TVS瞬态抑制二极管的另一端相连并与单向TVS瞬态抑制二极管的阴极端相连构成第三主端子T3；单向TVS瞬态抑制二极管的阳极端为第二主端子T2。
4.根据权利要求1或2所述的一种防电源反接防双向浪涌器件，其特征在于，所述二极管D包括：n型半导体衬底，形成于n型半导体衬底中的p型接触区，形成于n型半导体衬底中的n型接触区；所述二极管D还包括形成于p型接触区及n型接触区中的金属电极，两个金属电极分别构成第一主端子T1、第三主端子T3的一部分。
5.根据权利要求4所述的一种防电源反接防双向浪涌器件，其特征在于，所述p型接触区为p型掺杂的半导体区域或肖特基势垒区域。
6.根据权利要求4所述的一种防电源反接防双向浪涌器件，其特征在于，所述双向TVS瞬态抑制二极管包括：n型半导体衬底，形成于n型半导体衬底中的p阱，形成于p阱中的n阱以及形成于n阱中的两块p型半导体区域；所述双向TVS瞬态抑制二极管还包括形成于两块p型半导体区域中的两个金属电极，两个电极分别构成第一主端子T1、第三主端子T3的一部分。
7.根据权利要求4所述的一种防电源反接防双向浪涌器件，其特征在于，所述单向TVS瞬态抑制二极管包括：n型半导体衬底；形成于n型半导体衬底另一面中的n阱，形成于n阱中p型半导体区域以及形成于p型半导体区域中的金属电极，该电极构成第二主端子T2。
8.根据权利要求4所述的一种防电源反接防双向浪涌器件，其特征在于，所述双向TVS瞬态抑制二极管和单向TVS瞬态抑制二极管的基底为n型衬底或p型衬底。
9.根据权利要求1或2所述的一种防电源反接防双向浪涌器件，其特征在于，所述二极管D、双向TVS瞬态抑制二极管和单向TVS瞬态抑制二极管的基底为硅、锗硅、砷化镓、碳化硅或氮化镓。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2016110593939 | 2016-11-21 | ||
| CN201611059393 | 2016-11-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106972014A CN106972014A (zh) | 2017-07-21 |
| CN106972014B true CN106972014B (zh) | 2019-07-19 |
Family
ID=59330049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710175997.8A Active CN106972014B (zh) | 2016-11-21 | 2017-03-21 | 一种防电源反接防双向浪涌器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106972014B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107681884B (zh) * | 2017-10-23 | 2021-03-23 | 北京新能源汽车股份有限公司 | 一种汽车空调压缩机及汽车 |
| CN110571776B (zh) * | 2019-07-10 | 2021-09-14 | 上海艾为电子技术股份有限公司 | 一种浪涌保护电路 |
| CN117154658B (zh) * | 2023-09-07 | 2024-02-06 | 上海类比半导体技术有限公司 | 保护电路、保护芯片、待测芯片及应用系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103441125A (zh) * | 2013-07-08 | 2013-12-11 | 电子科技大学 | 一种基于双向晶闸管的浪涌保护电路及其制造方法 |
| WO2015121716A1 (en) * | 2014-02-14 | 2015-08-20 | Osram Gmbh | Lighting system comprising a protection circuit, and corresponding method for protecting light sources from electrostatic discharges |
| CN105186478A (zh) * | 2015-08-20 | 2015-12-23 | 北京燕东微电子有限公司 | 瞬态电压抑制器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150221630A1 (en) * | 2014-01-31 | 2015-08-06 | Bourns, Inc. | Integration of an auxiliary device with a clamping device in a transient voltage suppressor |
-
2017
- 2017-03-21 CN CN201710175997.8A patent/CN106972014B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103441125A (zh) * | 2013-07-08 | 2013-12-11 | 电子科技大学 | 一种基于双向晶闸管的浪涌保护电路及其制造方法 |
| WO2015121716A1 (en) * | 2014-02-14 | 2015-08-20 | Osram Gmbh | Lighting system comprising a protection circuit, and corresponding method for protecting light sources from electrostatic discharges |
| CN105186478A (zh) * | 2015-08-20 | 2015-12-23 | 北京燕东微电子有限公司 | 瞬态电压抑制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106972014A (zh) | 2017-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11600615B2 (en) | Protection devices with trigger devices and methods of formation thereof | |
| US9633991B2 (en) | Mutual ballasting multi-finger bidirectional ESD device | |
| CN103384063B (zh) | 一种浪涌保护电路及其制造方法 | |
| CN105977209B (zh) | 半导体装置及其制造方法 | |
| CN106972014B (zh) | 一种防电源反接防双向浪涌器件及其制造方法 | |
| CN102544114B (zh) | 一种积累型槽栅二极管 | |
| US20170309610A1 (en) | Rectification device, method for manufacturing the same and esd protection device | |
| CN107301994B (zh) | 瞬态电压抑制器及其制作方法 | |
| JP2014096590A (ja) | 保護デバイスおよび関連する作製方法 | |
| CN105789331B (zh) | 半导体整流器件及其制作方法 | |
| US12009361B2 (en) | Protection devices with trigger devices and methods of formation thereof | |
| CN103441125A (zh) | 一种基于双向晶闸管的浪涌保护电路及其制造方法 | |
| CN102593154B (zh) | 一种具有p型埋层结构的槽栅二极管 | |
| CN211125650U (zh) | 一种利用纵向三极管触发表面可控硅结构的tvs器件 | |
| CN105702674B (zh) | 一种静电放电防护装置 | |
| TWI525783B (zh) | 電子電路用的保護元件 | |
| CN104465666B (zh) | Soi工艺的静电保护结构及其构成的静电保护电路 | |
| CN215815877U (zh) | 高维持高失效双向可控硅静电防护器件 | |
| CN106449604B (zh) | 一种用于esd防护的具有高维持电压的scr | |
| CN102569289A (zh) | 消除天线效应的结构及消除天线效应的方法 | |
| CN115274652A (zh) | 一种增强型高鲁棒性可控硅静电防护器件及其制作方法 | |
| CN101699625A (zh) | 一种高触发电流的scr esd防护器件 | |
| CN107579065A (zh) | 一种高维持电压可控硅静电防护器件 | |
| CN107424990B (zh) | 半导体器件及其单元、电路结构及其单元、电路系统 | |
| CN205140988U (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 230000 Hefei 503 high tech park, Anhui Applicant after: Wick Microelectronics Co., Ltd. Address before: 230000 Hefei 503 high tech park, Anhui Applicant before: Anhui core Microelectronics Co., Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |