CN102148242B - 一种具有双导通路径的可控硅器件 - Google Patents
一种具有双导通路径的可控硅器件 Download PDFInfo
- Publication number
- CN102148242B CN102148242B CN 201010616002 CN201010616002A CN102148242B CN 102148242 B CN102148242 B CN 102148242B CN 201010616002 CN201010616002 CN 201010616002 CN 201010616002 A CN201010616002 A CN 201010616002A CN 102148242 B CN102148242 B CN 102148242B
- Authority
- CN
- China
- Prior art keywords
- trap
- injection region
- silicon controlled
- well
- controlled device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 34
- 239000010703 silicon Substances 0.000 title claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 33
- 238000002347 injection Methods 0.000 claims abstract description 86
- 239000007924 injection Substances 0.000 claims abstract description 86
- 238000002955 isolation Methods 0.000 claims description 12
- 230000007547 defect Effects 0.000 abstract 1
- 238000000926 separation method Methods 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种具有双导通路径的可控硅器件，包括P阱和N阱，在N阱与P阱之间跨设有一个N+注入区和一个Pbody区域。利用在N阱与P阱间跨接的N+注入区，实现可控硅触发电压的降低；通过N阱与P阱交界处的Pbody区域，实现可控硅表面电流路径与体内电流路径的分离。相比普通SCR结构电流更多的集中于器件表面，导通均匀性差的缺点，本发明的具有双导通路径的可控硅器件，结构简单、导通均匀性好、ESD效率高、鲁棒性好，适用于高压、功率电路的静电放电保护。
Description
技术领域
本发明属于集成电路的静电防护领域，具体涉及一种具有双导通路径的可控硅器件。
背景技术
自然界的静电放电(ESD)现象对集成电路的可靠性构成严重的威胁。在工业界，集成电路产品的失效30％都是由于遭受静电放电现象所引起的，而且越来越小的工艺尺寸，更薄的栅氧厚度都使得集成电路受到静电放电破坏的几率大大增加。因此，改善集成电路静电放电防护的可靠性对提高产品的成品率具有不可忽视的作用。
静电放电现象的模式通常分为四种：HBM(人体放电模式)，MM(机器放电模式)，CDM(组件充电放电模式)以及电场感应模式(FIM)。而最常见也是工业界产品必须通过的两种静电放电模式是HBM和MM。当发生静电放电时，电荷通常从芯片的一只引脚流入而从另一只引脚流出，此时静电电荷产生的电流通常高达几个安培，在电荷输入引脚产生的电压高达几伏甚至几十伏。如果较大的ESD电流流入内部芯片则会造成内部芯片的损坏，同时，在输入引脚产生的高压也会造成内部器件发生栅氧击穿现象，从而导致电路失效。因此，为了防止内部芯片遭受ESD损伤，对芯片的每个引脚都要进行有效的ESD防护，对ESD电流进行泄放。
在集成电路的正常工作状态下，静电放电防护器件是处于关闭的状态，不会影响输入输出引脚上的电位。而在外部静电灌入集成电路而产生瞬间的高电压的时候，这个器件会开启导通，迅速的排放掉静电电流。
在ESD防护的发展过程中，二极管、GGNMOS(栅接地的NMOS)、SCR(可控硅)等器件通常被作为ESD防护单元。
常用的可控硅如图1所示，分P阱与N阱，N阱中有两个注入区，分别是N+注入区和P+注入区。同样的，在未做N阱的P阱上也有两个注入区，分别是N+注入区与P+注入区。其中N阱的N+注入区设置在远离N阱与P阱交界一端，N阱的P+注入区设置在靠近N阱与P阱交界的一端；P阱的P+注入区设置在远离N阱与P阱交界的一端，P阱的N+注入区设置在靠近N阱与P阱交界的一端。所有的注入区之间使用浅壕沟隔离(Shallow Trench Isolation，STI)。N阱的N+注入区和P+注入区接电学阳极，P阱的N+注入区和P+注入区接电学阴极。
图2是和该SCR结构相对应的电路原理图。当阳极出现ESD信号时，较大的电压能导致N阱与P阱的PN结雪崩击穿，产生的雪崩电流流过P阱的寄生电阻Rp产生压降，当这个压降大于寄生NPN三极管的开启电压，NPN寄生三极管开启，同时由于正反馈使PNP寄生三极管也开启，整个可控硅器件被导通，开始泄放ESD电流，同时将可控硅两端电压钳制在较低电位。因为可控硅N阱与P阱的浓度都非常低，发生在之间雪崩击穿电压往往非常高，高于内部所要保护芯片的栅氧击穿电压。因此，该可控硅触发电压较高，对于5V及以下的工作电压不能有效保护。同时按照电子总是选择最短路径的原则，ESD器件中电子电流会选择最短的导通路径，器件在泄放ESD电流时器件表面的电流密度总是最大的，这样就存在ESD器件表面与器件内部导通不均匀的问题。
发明内容
本发明提供了一种具有双导通路径的可控硅器件，能够有效地改善基于可控硅的集成电路ESD防护器件的导通均匀性。
一种具有双导通路径的可控硅器件，包括相邻的N阱和P阱，其中，由N阱指向P阱的方向，在所述N阱和P阱中沿横向依次设有第一N+注入区、第一浅壕沟隔离、第一P+注入区、第二浅壕沟隔离、第三N+注入区、第四浅壕沟隔离、第二N+注入区、第三浅壕沟隔离和第二P+注入区；所述第三N+注入区设在所述N阱和P阱交界处，所述第三N+注入区的两端分别跨设于所述N阱和P阱上；所述第一N+注入区和第一P+注入区均接入电学阳极，所述第二N+注入区和第二P+注入区均接入电学阴极；所述第三N+注入区则不接任何电极；
在所述第三N+注入区的下方沿纵向还设有一个Pbody区域，所述Pbody区域的两端分别跨设于所述N阱和P阱上。
所述Pbody(P型体区)区域的掺杂浓度介于P+注入区与P阱之间，所述P+注入区包括第一P+注入区和第二P+注入区。
本发明中，在所述N阱与P阱之间跨设有第三N+注入区和一个Pbody区域；所述N阱上所述第一P+注入区靠近所述N阱和P阱的交界处，所述P阱上所述第二N+注入区靠近所述N阱和P阱的交界处。
本发明的具有双导通路径的可控硅器件，利用在N阱和P阱的交界处设置高浓度第三N+注入区，增加N阱和P阱之间击穿时的电场强度，以减小击穿电压，从而实现可控硅触发电压的降低；利用在位于N阱和P阱的交界处的第三N+注入区的下方沿纵向增加一个Pbody区域，由于Pbody区域的隔离将器件分为表面与体内两部分，实现可控硅表面电流路径与体内电流路径的分离，从而实现器件表面与体内双导通路径，达到提高器件ESD导通均匀性的目的。本发明结构简单，电流均匀，器件强壮性好，稳定可靠。
相比普通SCR结构电流更多的集中于器件表面，导通均匀性差的缺点，本发明的具有双导通路径的可控硅器件ESD效率高，鲁棒性好，适用于高压、功率电路的静电放电保护。
附图说明
图1为现有技术的可控硅SCR静电放电防护器件的剖面图；
图2为图1的等效电路原理图；
图3为本发明的具有双导通路径的可控硅器件的剖面图；
图4为图3的俯视图。
具体实施方式
下面结合实施例和附图来详细说明本发明，但本发明并不仅限于此。
如图3和图4所示，一种具有双导通路径的可控硅器件，包括相邻的N阱32和P阱31，其中，由N阱32指向P阱31的方向，在N阱32和P阱31中沿横向依次设有第一N+注入区33、第一浅壕沟隔离38a、第一P+注入区34、第二浅壕沟隔离38b、第三N+注入区37、第四浅壕沟隔离38d、第二N+注入区35、第三浅壕沟隔离38c和第二P+注入区36；第三N+注入区37设在N阱32和P阱31交界处，第三N+注入区37的两端分别跨设于N阱32和P阱31上；第一N+注入区33和第一P+注入区34均接入电学阳极，第二N+注入区35和第二P+注入区36均接入电学阴极；第三N+注入区37则不接任何电极；在第三N+注入区37的下方沿纵向还设有一个Pbody区域39，Pbody区域39的两端分别跨设于N阱32和P阱31上。
Pbody区域39的掺杂浓度介于P+注入区与P阱31之间，所述P+注入区包括第一P+注入区34和第二P+注入区36。
上述可控硅器件中，在N阱32与P阱31之间跨设第三N+注入区37与一个Pbody区域39，N阱32上第一P+注入区34靠近N阱32和P阱31的交界处；P阱31上第二N+注入区35靠近N阱32和P阱31的交界处。
上述可控硅器件中，P阱、N阱、N+、P+注入区、Pbody区域结构，可采用现有的BiCMOS集成电路制造工艺实现。
第一N+注入区33和第一P+注入区34用金属线相连接作为电学阳极。第二N+注入区35和第二P+注入区36用金属线相连接作为电学阴极。当阳极出现ESD信号时，较大的电压能导致N阱与P阱的PN结雪崩击穿，产生的雪崩电流流过P阱的寄生电阻Rp产生压降，当这个压降大于寄生NPN三极管的开启电压，NPN寄生三极管开启，同时由于正反馈使PNP寄生三极管也开启，整个可控硅器件被导通，开始泄放ESD电流，同时将可控硅两端电压钳制在较低电位。
上述可控硅器件中，在N阱32和P阱31的交界处增加了第三N+注入区37，第三N+注入区37的两端跨设在N阱32和P阱31上，分别与第二浅壕沟隔离38b和第四浅壕沟隔离38d相连，因此上述可控硅器件可在较低电压下开启。由于N阱32和P阱31的掺杂浓度都非常低，发生在N阱32和P阱31之间的雪崩击穿电压非常高，高于内部所要保护芯片的栅氧击穿电压，而在N阱32和P阱31的交界处增加第三N+注入区37后，高掺杂浓度第三N+注入区37的加入，增加了N阱32和P阱31之间击穿时的电场强度，减小了击穿电压，从而实现触发电压的降低。上述可控硅器件中，在N阱32和P阱31的交界处还增加了一个Pbody区域39，位于第三N+注入区37的下方，将器件的表面与体内区域分隔开来，在Pbody区域39的下方形成另外一条导通路径。这样整个可控硅器件就具有了表面与体内两条导通路径，器件导通均匀性大大改善。
Claims (1)
1.一种具有双导通路径的可控硅器件，包括相邻的N阱（32）和P阱（31），其特征在于：
由N阱（32）指向P阱（31）的方向，在所述N阱（32）和P阱（31）中沿横向依次设有第一N+注入区（33）、第一浅壕沟隔离（38a）、第一P+注入区（34）、第二浅壕沟隔离（38b）、第三N+注入区（37）、第四浅壕沟隔离（38d）、第二N+注入区（35）、第三浅壕沟隔离（38c）和第二P+注入区（36）；所述第三N+注入区（37）设在所述N阱（32）和P阱（31）交界处，所述第三N+注入区（37）的两端分别跨设于所述N阱（32）和P阱（31）上；所述第一N+注入区（33）和第一P+注入区（34）均接入电学阳极，所述第二N+注入区（35）和第二P+注入区（36）均接入电学阴极；所述第三N+注入区（37）则不接任何电极；
在所述第三N+注入区（37）的下方沿纵向还设有一个Pbody区域（39），所述Pbody区域（39）的两端分别跨设于所述N阱（32）和P阱（31）上；
所述Pbody区域（39）的掺杂浓度介于P+注入区与P阱（31）之间，所述P+注入区包括第一P+注入区（34）和第二P+注入区（36）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010616002 CN102148242B (zh) | 2010-12-30 | 2010-12-30 | 一种具有双导通路径的可控硅器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010616002 CN102148242B (zh) | 2010-12-30 | 2010-12-30 | 一种具有双导通路径的可控硅器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102148242A CN102148242A (zh) | 2011-08-10 |
| CN102148242B true CN102148242B (zh) | 2012-11-21 |
Family
ID=44422384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010616002 Expired - Fee Related CN102148242B (zh) | 2010-12-30 | 2010-12-30 | 一种具有双导通路径的可控硅器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102148242B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104810386B (zh) * | 2015-04-16 | 2017-11-28 | 江苏艾伦摩尔微电子科技有限公司 | 一种基于二维设计的高面积效率二极管触发可控硅 |
| CN106920792A (zh) * | 2015-12-28 | 2017-07-04 | 大唐恩智浦半导体有限公司 | 静电防护电路及其二极管触发保持可控硅整流器 |
| CN107731810A (zh) * | 2017-09-06 | 2018-02-23 | 电子科技大学 | 一种用于esd防护的低触发电压mlscr器件 |
| CN107452735B (zh) * | 2017-09-07 | 2024-05-07 | 湖南静芯微电子技术有限公司 | 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件 |
| CN110047921A (zh) * | 2018-01-15 | 2019-07-23 | 中芯国际集成电路制造(上海)有限公司 | 双向可控硅结构 |
| CN108807373B (zh) * | 2018-06-25 | 2021-04-13 | 湖南大学 | 静电保护器件 |
| CN108878416A (zh) * | 2018-06-28 | 2018-11-23 | 武汉新芯集成电路制造有限公司 | 静电放电保护电路 |
| CN109962098A (zh) * | 2019-02-25 | 2019-07-02 | 中国科学院微电子研究所 | 双向可控硅静电放电保护结构及soi结构 |
| CN111725204B (zh) * | 2019-07-18 | 2023-05-26 | 中国科学院上海微系统与信息技术研究所 | 一种具有双向scr结构的esd保护器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6498357B2 (en) * | 2001-02-09 | 2002-12-24 | United Microelectronics Corp. | Lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process |
| TWI223432B (en) * | 2003-12-18 | 2004-11-01 | Univ Nat Chiao Tung | Double-triggered silicon controller rectifier and relevant circuitry |
| CN100470803C (zh) * | 2007-03-05 | 2009-03-18 | 浙江大学 | 一种增大静电电流有效流通面积的esd防护电路 |
| CN101752372B (zh) * | 2010-01-19 | 2011-06-29 | 浙江大学 | Npn双极型晶体管辅助触发的互补型scr结构 |
-
2010
- 2010-12-30 CN CN 201010616002 patent/CN102148242B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN102148242A (zh) | 2011-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102148242B (zh) | 一种具有双导通路径的可控硅器件 | |
| CN102142440B (zh) | 一种可控硅器件 | |
| US8304838B1 (en) | Electrostatic discharge protection device structure | |
| CN102263102B (zh) | 一种用于静电防护的反向二极管触发可控硅 | |
| CN107403797B (zh) | 高压esd保护器件、电路及装置 | |
| CN104716132B (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| CN102844863B (zh) | 用作静电放电保护措施的晶体管组件 | |
| CN102034814B (zh) | 一种静电放电防护器件 | |
| CN102270658B (zh) | 一种低触发电压低寄生电容的可控硅结构 | |
| CN102169881B (zh) | 一种应用于高压工艺集成电路中电源钳位结构 | |
| CN104269402A (zh) | 一种堆叠scr-ldmos的高压esd保护电路 | |
| CN104269401B (zh) | 一种基于scr结构的新型esd保护器件 | |
| CN101789428A (zh) | 一种内嵌pmos辅助触发可控硅结构 | |
| CN109994466A (zh) | 一种低触发高维持可控硅静电防护器件 | |
| CN101814498B (zh) | 一种内嵌nmos辅助触发可控硅结构 | |
| CN102544068B (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| CN102222669A (zh) | 一种用于静电防护的可控硅 | |
| CN102244076A (zh) | 一种用于射频集成电路的静电放电防护器件 | |
| CN116598308A (zh) | 具有快速恢复保护的静电放电保护环 | |
| CN106876388B (zh) | 一种用于射频端口静电放电防护的可控硅电路 | |
| CN102938403B (zh) | 一种用于esd保护的低压触发scr器件 | |
| CN107579065A (zh) | 一种高维持电压可控硅静电防护器件 | |
| CN102544066B (zh) | 一种基于npn型三极管辅助触发的双向可控硅器件 | |
| CN208637423U (zh) | 一种具有高维持电压的ldmos结构的esd保护器件 | |
| CN103247616B (zh) | 静电放电保护装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121121 Termination date: 20141230 |
|
| EXPY | Termination of patent right or utility model |