CN109994466A - 一种低触发高维持可控硅静电防护器件 - Google Patents
一种低触发高维持可控硅静电防护器件 Download PDFInfo
- Publication number
- CN109994466A CN109994466A CN201910246694.XA CN201910246694A CN109994466A CN 109994466 A CN109994466 A CN 109994466A CN 201910246694 A CN201910246694 A CN 201910246694A CN 109994466 A CN109994466 A CN 109994466A
- Authority
- CN
- China
- Prior art keywords
- injection region
- isolation area
- oxygen isolation
- trap
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012423 maintenance Methods 0.000 title claims abstract description 17
- 238000002347 injection Methods 0.000 claims abstract description 91
- 239000007924 injection Substances 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 230000005516 deep trap Effects 0.000 claims abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 40
- 229910052760 oxygen Inorganic materials 0.000 claims description 40
- 239000001301 oxygen Substances 0.000 claims description 40
- 238000002955 isolation Methods 0.000 claims description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 230000003071 parasitic effect Effects 0.000 claims description 3
- 230000024241 parasitism Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0646—PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种低触发高维持可控硅静电防护器件，包括P型衬底；P型衬底上设有N型深阱；N型深阱中从左至右设有P阱和N阱；P阱中从左至右设有第一P+注入区、第一N+注入区；P阱和N阱之间设有第二N+注入区；N阱中从左至右设有第三N+注入区和第二P+注入区；第二N+注入区与第三N+注入区之间用导线串联一个电阻和N型MOS管，N型MOS管的衬底接地，N型MOS管的栅接ESD侦测电路。本发明通过外接电路，为寄生PNP三极管的基区提供触发电流，使得寄生PNP更易开启，则SCR泄放路径也更易开启；另外，re由侦测电路控制，不会导致器件正常工作时被误触发。
Description
技术领域
本发明涉及静电防护领域，特别涉及一种低触发高维持可控硅静电防护器件。
背景技术
静电现象广泛存在于自然界中，静电的产生在工业生产中是不可避免的。其中，静电放电（ESD）会引起电子设备的故障或误动作，造成电磁干扰。击穿集成电路和精密的电子元件，或者促使元件老化，降低生产成品率。因此研究可靠性高、防护能力强的ESD防护器件是十分必要的。
LVTSCR(Low-Voltage Triggering Silicon Controlled Rectifier)器件，是一种十分有效的ESD防护器件，利用一个NMOS的漏极横跨做在N阱与P阱的接面上，可以使SCR元件的触发电压等效于NMOS器件的击穿电压，约10~15V左右。但是，由于类闩锁的特性导致维持电压很低，很容易产生器件闩锁问题，所以对LVTSCR维持电压的提高是十分必要的。
图1是一种常见LVTSCR，具有较低的触发电压，但其维持电压也比较低。
发明内容
为了解决上述技术问题，本发明提供一种结构简单、工作可靠的低触发高维持可控硅静电防护器件。
本发明解决上述问题的技术方案是：一种低触发高维持可控硅静电防护器件，包括P型衬底；所述P型衬底上设有N型深阱；N型深阱中从左至右设有P阱和N阱；P阱中从左至右设有第一P+注入区、第一N+注入区，第一P+注入区左侧设有第一场氧隔离区；P阱和N阱之间设有第二N+注入区，第二N+注入区左侧设有第二场氧隔离区，第二N+注入区右侧设有第三场氧隔离区；N阱中从左至右设有第三N+注入区和第二P+注入区，第二P+注入区右侧设有第四场氧隔离区；
P阱之上，第一N+注入区、第二N+注入区之间设有多晶硅栅，多晶硅栅与第一P+注入区、第一N+注入区相连作为阴极；第三N+注入区和第二P+注入区用导线相连作为阳极；第二N+注入区与第三N+注入区之间用导线串联一个电阻和N型MOS管，N型MOS管的衬底接地，N型MOS管的栅接ESD侦测电路。
上述低触发高维持可控硅静电防护器件，所述第一场氧隔离区左侧与P型衬底左侧边缘相连接，第一场氧隔离区右侧与第一P+注入区左侧相接，第一P+注入区右侧与第一N+注入区左侧相连，所述第二场氧隔离区右侧与第二N+注入区左侧相接，第二N+注入区右侧与第三场氧隔离区左侧连接，第三场氧隔离区右侧与第三N+注入区左侧连接，第三场氧隔离区右侧与第二P+注入区左侧连接，第二P+注入区右侧与第四场氧隔离区左侧连接，第四场氧隔离区右侧与P型衬底右侧边缘相接。
上述低触发高维持可控硅静电防护器件，当ESD脉冲来临，N型MOS管开启，给寄生PNP三极管的基区提供触发电流。
本发明的有益效果在于：本发明通过把阳极的P+放在N+外侧，增长了静电泄放路径，使得阳极的镇流电阻阻值提高，镇流电阻阻值的提高，将直接抬高器件的维持电压，防止闩锁效应的发生；且通过外接电路，为寄生PNP三极管的基区提供触发电流，使得寄生PNP更易开启，则SCR泄放路径也更易开启；另外，re由侦测电路控制，不会导致器件正常工作时被误触发。
附图说明
图1为常见LVTSCR结构的示意图。
图2为图1的电路原理示意图。
图3为本发明的结构示意图。
图4为图3的电路原理示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
如图3所示，一种低触发高维持SCR静电释放器件，包括P型衬底101、N型深阱201、P阱301和N阱302、第一P+注入区401、第一N+注入区402、第二N+注入区403、第三N+注入区404、第二P+注入区405、第一场氧隔离区501、多晶硅栅502、第二场氧隔离区503、第三场氧隔离区504、第四场氧隔离区505、N型MOS管506、10k电阻507，所述P型衬底101上设有N型深阱201，N型深阱201中从左至右设有P阱301和N阱302；P阱301中从左至右设有第一P+注入区401、第一N+注入区402，第一P+注入区401左侧设有第一场氧隔离区501；P阱301和N阱302之间设有第二N+注入区403，第二N+注入区403左侧设有第二场氧隔离区503，第二N+注入区403右侧设有第三场氧隔离区504；N阱302中从左至右设有第三N+注入区404和第二P+注入区405，第二P+注入区 405右侧设有第四场氧隔离区505。P阱301之上，第一N+注入区402、第二N+注入区403之间设有多晶硅栅POLY 502，多晶硅栅POLY 502与第一P+注入区401、第一N+注入区402相连作为阴极；第三N+注入区404和第二P+注入区405用导线相连作为阳极；第二N+注入区402与第三N+注入区403之间用导线串联一个10kV电阻507和N型MOS管506，N型MOS管506的衬底接地，N型MOS管506的栅re接ESD侦测电路。
所述第一场氧隔离区501左侧与P型衬底101的左侧边缘相连接，第一场氧隔离区501右侧与第一P+注入区401左侧相接，第一P+注入区401右侧与第一N+注入区402左侧相连，第二场氧隔离区503右侧与第二N+注入区403左侧相接，第二N+注入区403右侧与第三场氧隔离区504左侧连接，第三场氧隔离区右侧403与第三N+注入区404左侧连接，第三N+注入区404右侧与第二P+注入区405左侧连接，第二P+注入区405右侧与第四场氧隔离区505左侧相接，第四场氧隔离区505右侧与P型衬底101右侧边缘相接。所述多晶硅栅POLY 502在第一N+注入区402、第二N+注入区403之间，且右侧部分在第二场氧隔离区503之上。
本发明的阳极第二P+注入区405位于第三N+注入区404右侧，增长了ESD电流泄放路径，能有效提高器件的维持电压。第二P+注入区405、N阱302、第二N+注入区403、P阱301构成寄生PNP三极管，N型MOS管506起到开关作用，当ESD脉冲来临时，N型MOS管506打开，给寄生PNP三极管基区提供一个电流，使得PNP更容易开启，从而使得SCR更易开启，器件触发电压降低。
Claims (3)
1.一种低触发高维持可控硅静电防护器件，其特征在于：包括P型衬底；所述P型衬底上设有N型深阱；N型深阱中从左至右设有P阱和N阱；P阱中从左至右设有第一P+注入区、第一N+注入区，第一P+注入区左侧设有第一场氧隔离区；P阱和N阱之间设有第二N+注入区，第二N+注入区左侧设有第二场氧隔离区，第二N+注入区右侧设有第三场氧隔离区；N阱中从左至右设有第三N+注入区和第二P+注入区，第二P+注入区右侧设有第四场氧隔离区；
P阱之上，第一N+注入区、第二N+注入区之间设有多晶硅栅，多晶硅栅与第一P+注入区、第一N+注入区相连作为阴极；第三N+注入区和第二P+注入区用导线相连作为阳极；第二N+注入区与第三N+注入区之间用导线串联一个电阻和N型MOS管，N型MOS管的衬底接地，N型MOS管的栅接ESD侦测电路。
2.根据权利要求1所述的低触发高维持可控硅静电防护器件，其特征在于：所述第一场氧隔离区左侧与P型衬底左侧边缘相连接，第一场氧隔离区右侧与第一P+注入区左侧相接，第一P+注入区右侧与第一N+注入区左侧相连，所述第二场氧隔离区右侧与第二N+注入区左侧相接，第二N+注入区右侧与第三场氧隔离区左侧连接，第三场氧隔离区右侧与第三N+注入区左侧连接，第三场氧隔离区右侧与第二P+注入区左侧连接，第二P+注入区右侧与第四场氧隔离区左侧连接，第四场氧隔离区右侧与P型衬底右侧边缘相接。
3.根据权利要求1所述的低触发高维持可控硅静电防护器件，其特征在于：当ESD脉冲来临，N型MOS管开启，给寄生PNP三极管的基区提供触发电流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910246694.XA CN109994466B (zh) | 2019-03-29 | 2019-03-29 | 一种低触发高维持可控硅静电防护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910246694.XA CN109994466B (zh) | 2019-03-29 | 2019-03-29 | 一种低触发高维持可控硅静电防护器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109994466A true CN109994466A (zh) | 2019-07-09 |
| CN109994466B CN109994466B (zh) | 2023-10-31 |
Family
ID=67131758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910246694.XA Active CN109994466B (zh) | 2019-03-29 | 2019-03-29 | 一种低触发高维持可控硅静电防护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109994466B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113571513A (zh) * | 2021-09-23 | 2021-10-29 | 四川上特科技有限公司 | 一种用于瞬态抑制器的低触发高鲁棒性scr器件及保护电路 |
| US11201146B2 (en) * | 2019-10-23 | 2021-12-14 | Vanguard International Semiconductor Corporation | Semiconductor device structures |
| CN115312512A (zh) * | 2021-05-06 | 2022-11-08 | 长鑫存储技术有限公司 | 二极管触发的可控硅器件和集成电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020109190A1 (en) * | 2001-02-09 | 2002-08-15 | United Microelectronics Corp. | Method for forming a lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process |
| US20050133869A1 (en) * | 2003-12-18 | 2005-06-23 | Ming-Dou Ker | [double-triggered silicon controlling rectifier and electrostatic discharge protection circuit thereof] |
| CN108807372A (zh) * | 2018-06-07 | 2018-11-13 | 湘潭大学 | 一种低压触发高维持电压可控硅整流器静电释放器件 |
| CN209461459U (zh) * | 2019-03-29 | 2019-10-01 | 湖南静芯微电子技术有限公司 | 一种低触发高维持可控硅静电防护器件 |
-
2019
- 2019-03-29 CN CN201910246694.XA patent/CN109994466B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020109190A1 (en) * | 2001-02-09 | 2002-08-15 | United Microelectronics Corp. | Method for forming a lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process |
| US20050133869A1 (en) * | 2003-12-18 | 2005-06-23 | Ming-Dou Ker | [double-triggered silicon controlling rectifier and electrostatic discharge protection circuit thereof] |
| CN108807372A (zh) * | 2018-06-07 | 2018-11-13 | 湘潭大学 | 一种低压触发高维持电压可控硅整流器静电释放器件 |
| CN209461459U (zh) * | 2019-03-29 | 2019-10-01 | 湖南静芯微电子技术有限公司 | 一种低触发高维持可控硅静电防护器件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11201146B2 (en) * | 2019-10-23 | 2021-12-14 | Vanguard International Semiconductor Corporation | Semiconductor device structures |
| CN115312512A (zh) * | 2021-05-06 | 2022-11-08 | 长鑫存储技术有限公司 | 二极管触发的可控硅器件和集成电路 |
| CN115312512B (zh) * | 2021-05-06 | 2024-05-17 | 长鑫存储技术有限公司 | 二极管触发的可控硅器件和集成电路 |
| CN113571513A (zh) * | 2021-09-23 | 2021-10-29 | 四川上特科技有限公司 | 一种用于瞬态抑制器的低触发高鲁棒性scr器件及保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109994466B (zh) | 2023-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103730462B (zh) | 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件 | |
| CN102986027B (zh) | 高压集成电路设备 | |
| CN102142440B (zh) | 一种可控硅器件 | |
| CN109994466A (zh) | 一种低触发高维持可控硅静电防护器件 | |
| CN102148242B (zh) | 一种具有双导通路径的可控硅器件 | |
| CN102254912B (zh) | 一种内嵌p型mos管辅助触发的可控硅器件 | |
| CN103378087B (zh) | 静电释放保护结构及其制造方法 | |
| CN104409454B (zh) | 一种nldmos防静电保护管 | |
| CN102522404B (zh) | 低触发电压的双向scr esd保护电路 | |
| CN101789428B (zh) | 一种内嵌pmos辅助触发可控硅结构 | |
| CN102034857B (zh) | 一种pmos场效应晶体管辅助触发的双向可控硅 | |
| CN209461459U (zh) | 一种低触发高维持可控硅静电防护器件 | |
| CN103390618A (zh) | 内嵌栅接地nmos触发的可控硅瞬态电压抑制器 | |
| CN101814498B (zh) | 一种内嵌nmos辅助触发可控硅结构 | |
| CN102544068B (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| CN105428353B (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| CN102270658B (zh) | 一种低触发电压低寄生电容的可控硅结构 | |
| CN104241276B (zh) | 一种堆叠stscr‑ldmos的高压esd保护电路 | |
| CN203659861U (zh) | 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件 | |
| CN102244076B (zh) | 一种用于射频集成电路的静电放电防护器件 | |
| CN108766964A (zh) | Ldmos静电保护器件 | |
| CN104637934A (zh) | Esd保护器件 | |
| CN104485329B (zh) | 一种具有高维持电压的igbt结构的esd保护器件 | |
| CN103972233B (zh) | 一种具有抗闩锁能力的可关断scr器件 | |
| CN102569295B (zh) | 一种基于电容辅助触发的双向可控硅器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |