CN102522404B - 低触发电压的双向scr esd保护电路 - Google Patents
低触发电压的双向scr esd保护电路 Download PDFInfo
- Publication number
- CN102522404B CN102522404B CN 201110457538 CN201110457538A CN102522404B CN 102522404 B CN102522404 B CN 102522404B CN 201110457538 CN201110457538 CN 201110457538 CN 201110457538 A CN201110457538 A CN 201110457538A CN 102522404 B CN102522404 B CN 102522404B
- Authority
- CN
- China
- Prior art keywords
- conduction type
- type
- well region
- region
- injection region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001681 protective effect Effects 0.000 title abstract description 5
- 230000002457 bidirectional effect Effects 0.000 title abstract 2
- 230000001960 triggered effect Effects 0.000 title abstract 2
- 238000002347 injection Methods 0.000 claims abstract description 68
- 239000007924 injection Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 20
- 239000001301 oxygen Substances 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000024241 parasitism Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种低触发电压的双向SCRESD保护电路，其包括第一导电类型衬底、第二导电类型埋层、第二导电类型高压阱区、第一导电类型第一阱区、第一导电类型第二阱区、第一导电类型第三阱区、第二导电类型第三注入区及第一导电类型第三注入区；第二导电类型第三注入区与第二导电类型第一注入区间通过第一导电类型衬底上的第一薄氧层及第一多晶硅栅相连，第一导电类型第三注入区与第一导电类型第二注入区间通过第一导电类型衬底上的第二薄氧层及第二多晶硅栅相连；第一多晶硅栅上耦合有电连接的第一电容及第一电阻，第二多晶硅栅上耦合有电连接的第二电容及第二电阻。本发明能适应于击穿电压较低的应用场合，提高对芯片保护能力。
Description
技术领域
本发明涉及一种ESD保护电路，尤其是一种新型低触发电压的双向SCR ESD保护电路，属于ESD保护电路的技术领域。
背景技术
自然界的静电放电（ESD）现象是引起集成电路产品失效的最主要的可靠性问题之一。有关研究调查表面，集成电路失效产品的30%都是由于遭受静电放电现象所引起的。因此，改善几点电路片上静电放电保护的可靠性对提高集成电路产品的成品率乃至带动整个国民经济具有不可忽视的作用。
如图1所示：为现有基于BCD工艺的NPNPN型双向SCR（可控硅） ESD保护结构剖视图，该结构的等效电路图如图2所示。当图2中的I/O端来正的ESD事件时，依靠寄生二极管D1反向击穿触发SCR结构，形成低阻放电通路。当I/O端来负的ESD事件时，依靠寄生二极管D2反向击穿触发SCR结构，形成低阻放电通路。图1中所述的双向SCR ESD保护电路在ESD事件来临时，需要寄生二极管反向击穿来触发SCR结构；一般而言，由于P阱和高压N阱掺杂浓度都较低，P阱和高压N阱之间的寄生二极管反向击穿电压都比较高，在十几伏左右。在一些应用场合，由于击穿电压过低而不能很好保护芯片内部的核心电路。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种低触发电压的双向SCR ESD保护电路，其结构紧凑，能适应于击穿电压较低的应用场合，提高对芯片保护能力，安全可靠。
按照本发明提供的技术方案，所述低触发电压的双向SCR ESD保护电路，包括第一导电类型衬底及位于所述第一导电类型衬底内的第二导电类型埋层；所述第一导电类型衬底内对应第二导电类型埋层上方设有第二导电类型高压阱区，所述第二导电类型高压阱区内设有对称分布的第一导电类型第一阱区及第一导电类型第二阱区，所述第一导电类型第一阱区内设有第一导电类型第一注入区及第二导电类型第一注入区，第一导电类型第二阱区内设有第一导电类型第二注入区及第二导电类型第二注入区，所述第一导电类型第一阱区内的第二导电类型第一注入区邻近第一导电类型第二阱区内的第一导电类型第二注入区；第一导电类型衬底上对应第一导电类型第一阱区与第一导电类型第二阱区的外侧设有氧化隔离层，所述氧化隔离层覆盖相应的第二导电类型高压阱区；
第一导电类型第一阱区与第一导电类型第二阱区间设有第一导电类型第三阱区及第二导电类型第三注入区，所述第二导电类型第三注入区邻近第一导电类型第一阱区，第一导电类型第三阱区邻近第一导电类型第二阱区；第一导电类型第三阱区内设有第一导电类型第三注入区；第二导电类型第三注入区与第二导电类型第一注入区间通过第一导电类型衬底上的第一薄氧层及位于所述第一薄氧层上的第一多晶硅栅相连，第一导电类型第三注入区与第一导电类型第二注入区间通过第一导电类型衬底上的第二薄氧层及位于所述第二薄氧层上的第二多晶硅栅相连；第一多晶硅栅上耦合有电连接的第一电容及第一电阻，第二多晶硅栅上耦合有电连接的第二电容及第二电阻；第二导电类型高压阱区通过第一导电类型衬底表面上的连接层与第一导电类型第三阱区、第一导电类型第三注入区等电位连接。
所述第一薄氧层与第二薄氧层为同一制造层，第一多晶硅栅与第二多晶硅栅为同一制造层。
所述第一导电类型第三阱区与第一导电类型第一阱区、第一导电类型第二阱区在第二导电类型高压阱区内的结深相同。
所述“第一导电类型”和“第二导电类型”两者中，对于N型衬底ESD保护电路，第一导电类型指N型，第二导电类型为P型；对于P型衬底ESD保护电路，第一导电类型与第二导电类型所指的类型与N型衬底ESD保护电路正好相反。
本发明的优点：在第二导电类型高压阱区内形成第二导电类型第三注入区、第一导电类型第三注入区；第二导电类型第三注入区与第二导电类型第一注入区、第一导电类型第一阱区、第一多晶硅栅、第一电阻及第一电容间形成栅极耦合MOS管；同时第一导电类型第三注入区与第一导电类型第二注入区、第二导电类型高压阱区、第二多晶硅栅、第二电阻及第二电容间形成栅极耦合MOS管；并通过相应的栅极耦合MOS管来触发SCR ESD泄放通路，触发电压可以在十几伏或10伏以内，适合内部核心电路的击穿电压较低的场合，结构紧凑，安全可靠。
附图说明
图1为现有NPNPN型双向SCR ESD保护电路结构示意图。
图2为图1的等效电路图。
图3为本发明的结构示意图。
图4为图3的等效电路图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图3~图4所示：以P型衬底ESD保护电路为例，本发明包括P型衬底1、N型埋层2、N型高压阱区3、P型第一阱区4、P型第三阱区5、N型第三注入区6、P型第三注入区7、氧化隔离层8、N型第一注入区9、P型第一注入区10、连接层11、GCPMOS结构12、GCNMOS结构13、第二栅极区14、P型第二阱区15、N型第二注入区16、P型第二注入区17及第一栅极区18。
如图3所示：为了能够形成低触发电压的双向NPNPN型SCR ESD保护结构，半导体基板包括P型衬底1，所述P型衬底1内设有N型埋层2，在P型衬底1内对应N型埋层2的上方设有N型高压阱区3，所述N型高压阱区3在P型衬底1内的宽度大于N型埋层2的宽度。所述半导体基板的材料包括硅，N型高压阱区3从P型衬底1的主面向下延伸到N型埋层2，在P型衬底1的主面上设置氧化隔离层8，通过氧化隔离层8能够形成有源区的隔离；氧化隔离层8覆盖在P型衬底1的主面上并覆盖相应的N型高压阱区3。
所述N型高压阱区3内的上部设有P型第一阱区4及P型第二阱区15，所述P型第一阱区4与P型第二阱区15对称分布于N型高压阱区3内。P型第一阱区4及P型第二阱区15从P型衬底1对应设置氧化隔离层8的表面向下延伸，且延伸的深度小于N型高压阱区3的深度。P型第一阱区4内设有P型第一注入区10及N型第一注入区9，P型第二阱区15内设有P型第二注入区17及N型第二注入区16，其中，N型第一注入区9在P型第一阱区4内与P型第二阱区15内的P型第二注入区17呈邻近分布。
在P型第一阱区4与P型第二阱区15间设有N型第三注入区6及P型第三阱区5，所述N型第三注入区6邻近P型第一阱区4，P型第三阱区5邻近P型第二阱区15，N型第三注入区6位于P型第一阱区4与P型第三阱区5间。P型第三阱区5与P型第一阱区4、P型第二阱区15在N型高压阱区3内的结深相同。N型第一注入区9与N型第三注入区6间通过P型衬底1上的第一栅极区18相连，形成NMOS结构。所述第一栅极区18包括生长于P型衬底1表面上的第一薄氧层及位于所述第一薄氧层上的第一多晶硅栅。P型第三注入区7与P型第二注入区17通过P型衬底1上的第二栅极区14相连，形成PMOS结构。所述第二栅极区14包括生长于P型衬底1表面上的第二薄氧层及位于所述第二薄氧层上的第二多晶硅栅。第一薄氧层与第二薄氧层为同一制造层，第一多晶硅栅与第二多晶硅栅为同一制造层。
在第一多晶硅栅上设置电连接的第一电阻R1及第一电容C1，从而形成GCNMOS（栅极耦合MOS管）；在第二多晶硅栅上设置电连接的第二电阻R2及第二电容C2，从而形成GCPMOS。P型衬底1表面上还设有连接层11，通过连接层11能够将N型高压阱区3、P型第三阱区5及P型第三注入区7连接成等电位。
如图4所示：为图3中结构的等效电路图。其中，P型第一阱区4、P型第二阱区15与N型高压阱区3寄生出第一三极管Q1；所述第一三极管Q1为PNP三极管；同时，P型第一阱区4内的N型第一注入区4与P型第一阱区4、N型高压阱区3寄生出第三三极管Q3，所述第三三极管Q3为NPN三极管；P型第二阱区15内的N型第二注入区16与P型第二阱区15、N型高压阱区3寄生出第二三极管Q2。第一三极管Q1的基极端通过电阻R_N 阱4与第三三极管Q3的集电极相连，第一三极管Q1的基极端通过电阻R_N阱3与第二三极管Q2的集电极相连；第一三极管Q1的集电极与第二三极管Q2的集电极相连，第一三极管Q1的发射极与第三三极管Q3的集电极相连，第三三极管Q3的发射极与基极间通过电阻R_P阱4相连，第二三极管Q2的发射极通过电阻R_P阱3与第二三极管Q2的基极端相连。所述GCNMOS管与GCPMOS管并联分布在第一三极管Q1的两侧，其中，M1为GCNMOS管，M2为GCPMOS管。
如图3和图4所示：所述第一电阻R1对应于与第一电容C1相连的另一端接地，第二电阻R2对应于与第二电容C2相连的另一端与电源VDD相连。第一电容C1对应于与第一电阻R1相连的另一端与I/O口相连，第二电容C2对应于与第二电阻R2相连的另一端也与I/O口相连，所述I/O口与图3中的IN端相对应。工作时，当I/O端来正的ESD事件时，在M1管的栅极端得到一个高电平，M1管导通，且M1管的漏极端电压大于M1管源极端的电压；由于M1管的源极端与第三三极管Q3的基极端及电阻R_P阱4相连，通过电阻R_P阱4与GND间形成泄放通路，并使得第三三极管Q3导通，Q3导通后电流流过电阻R_N阱3，导致第一三极管Q1导通，第三三极管Q3和第一三极管Q1组成正反馈SCR通路，从而在I/O与GND间形成一个寄生的低阻电流泄放通路，泄放ESD电流，能快速对ESD事件进行保护。
当I/O端来负的ESD事件时，由于M2的栅极端通过第二电阻R2具有高电平，I /O端负的ESD事件使得第二电容C2击穿，M2管的栅极端处于低电平后导通。当M2管导通后，与M1管工作原理类似；第二三极管Q2导通，第二三极管Q2导通后，电流流过电阻R_P阱4，此时第一三极管Q1导通，触发第一三极管Q1与第二三极管Q2间形成的SCR导通，从而形成一个低阻的泄放通路。
本发明在N型高压阱区3内形成N型第三注入区6、P型第三注入区7；N型第三注入区6与N型第一注入区9、P型第一阱区4、第一多晶硅栅、第一电阻R1及第一电容C1间形成GCNMOS管；同时P型第三注入区7与P型第二注入区17、N型高压阱区3、第二多晶硅栅、第二电阻R2及第二电容C2间形成GCPMOS；并通过GCNMOS管与GCPMOS管来触发SCR ESD泄放通路，触发电压可以在十几伏或10伏以内，适合内部核心电路的击穿电压较低的场合，结构紧凑，安全可靠。
Claims (3)
1.一种低触发电压的双向SCR ESD保护电路，包括第一导电类型衬底及位于所述第一导电类型衬底内的第二导电类型埋层；其特征是：所述第一导电类型衬底内对应第二导电类型埋层上方设有第二导电类型高压阱区，所述第二导电类型高压阱区内设有对称分布的第一导电类型第一阱区及第一导电类型第二阱区，所述第一导电类型第一阱区内设有第一导电类型第一注入区及第二导电类型第一注入区，第一导电类型第二阱区内设有第一导电类型第二注入区及第二导电类型第二注入区，所述第一导电类型第一阱区内的第二导电类型第一注入区邻近第一导电类型第二阱区内的第一导电类型第二注入区；第一导电类型衬底上对应第一导电类型第一阱区与第一导电类型第二阱区的外侧设有氧化隔离层，所述氧化隔离层覆盖相应的第二导电类型高压阱区；
第一导电类型第一阱区与第一导电类型第二阱区间设有第一导电类型第三阱区及第二导电类型第三注入区，所述第二导电类型第三注入区邻近第一导电类型第一阱区，第一导电类型第三阱区邻近第一导电类型第二阱区；第一导电类型第三阱区内设有第一导电类型第三注入区；第二导电类型第三注入区与第二导电类型第一注入区间通过第一导电类型衬底上的第一薄氧层及位于所述第一薄氧层上的第一多晶硅栅相连，第一导电类型第三注入区与第一导电类型第二注入区间通过第一导电类型衬底上的第二薄氧层及位于所述第二薄氧层上的第二多晶硅栅相连；第一多晶硅栅上耦合有电连接的第一电容（C1）及第一电阻（R1），第二多晶硅栅上耦合有电连接的第二电容（C2）及第二电阻（R2）；第二导电类型高压阱区通过第一导电类型衬底表面上的连接层与第一导电类型第三阱区、第一导电类型第三注入区等电位连接。
2.根据权利要求1所述的低触发电压的双向SCR ESD保护电路，其特征是：所述第一薄氧层与第二薄氧层为同一制造层，第一多晶硅栅与第二多晶硅栅为同一制造层。
3.根据权利要求1所述的低触发电压的双向SCR ESD保护电路，其特征是：所述第一导电类型第三阱区与第一导电类型第一阱区、第一导电类型第二阱区在第二导电类型高压阱区内的结深相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110457538 CN102522404B (zh) | 2011-12-30 | 2011-12-30 | 低触发电压的双向scr esd保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110457538 CN102522404B (zh) | 2011-12-30 | 2011-12-30 | 低触发电压的双向scr esd保护电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102522404A CN102522404A (zh) | 2012-06-27 |
| CN102522404B true CN102522404B (zh) | 2013-09-18 |
Family
ID=46293268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110457538 Active CN102522404B (zh) | 2011-12-30 | 2011-12-30 | 低触发电压的双向scr esd保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102522404B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102969312B (zh) * | 2012-12-18 | 2015-02-04 | 江南大学 | 一种双向衬底触发的高压esd保护器件 |
| CN106783806A (zh) * | 2016-11-30 | 2017-05-31 | 北京中电华大电子设计有限责任公司 | 一种cdm保护电路结构 |
| CN108269800A (zh) * | 2016-12-30 | 2018-07-10 | 中芯国际集成电路制造(上海)有限公司 | 用于高压器件的静电保护单元及其制作方法、电子装置 |
| US10658364B2 (en) * | 2018-02-28 | 2020-05-19 | Stmicroelectronics S.R.L. | Method for converting a floating gate non-volatile memory cell to a read-only memory cell and circuit structure thereof |
| CN108649028B (zh) * | 2018-05-22 | 2020-06-30 | 湖南大学 | 静电保护器件 |
| CN111599806B (zh) * | 2020-05-18 | 2022-06-21 | 深圳市晶扬电子有限公司 | 用于esd保护的低功耗双向scr器件和静电防护电路 |
| CN113725213B (zh) * | 2021-11-01 | 2022-03-01 | 江苏应能微电子有限公司 | 具有补偿阱可控硅结构的瞬态电压抑制保护器件及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6960792B1 (en) * | 2003-09-30 | 2005-11-01 | National Semiconductor Corporation | Bi-directional silicon controlled rectifier structure with high holding voltage for latchup prevention |
| CN101174629A (zh) * | 2006-10-30 | 2008-05-07 | 上海华虹Nec电子有限公司 | 用于cmos静电放电保护的可控硅结构 |
| CN101807598A (zh) * | 2010-03-17 | 2010-08-18 | 浙江大学 | 一种pnpnp型双向可控硅 |
| CN102034858A (zh) * | 2010-10-28 | 2011-04-27 | 浙江大学 | 一种用于射频集成电路静电放电防护的双向可控硅 |
| CN102082183A (zh) * | 2010-10-22 | 2011-06-01 | 上海北京大学微电子研究院 | 用于静电放电保护的器件和系统 |
| CN202394974U (zh) * | 2011-12-30 | 2012-08-22 | 无锡新硅微电子有限公司 | 低触发电压的双向scr esd保护电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006074012A (ja) * | 2004-08-06 | 2006-03-16 | Renesas Technology Corp | 双方向型静電気放電保護素子 |
| TW200905860A (en) * | 2007-07-31 | 2009-02-01 | Amazing Microelectroing Corp | Symmetric type bi-directional silicon control rectifier |
-
2011
- 2011-12-30 CN CN 201110457538 patent/CN102522404B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6960792B1 (en) * | 2003-09-30 | 2005-11-01 | National Semiconductor Corporation | Bi-directional silicon controlled rectifier structure with high holding voltage for latchup prevention |
| CN101174629A (zh) * | 2006-10-30 | 2008-05-07 | 上海华虹Nec电子有限公司 | 用于cmos静电放电保护的可控硅结构 |
| CN101807598A (zh) * | 2010-03-17 | 2010-08-18 | 浙江大学 | 一种pnpnp型双向可控硅 |
| CN102082183A (zh) * | 2010-10-22 | 2011-06-01 | 上海北京大学微电子研究院 | 用于静电放电保护的器件和系统 |
| CN102034858A (zh) * | 2010-10-28 | 2011-04-27 | 浙江大学 | 一种用于射频集成电路静电放电防护的双向可控硅 |
| CN202394974U (zh) * | 2011-12-30 | 2012-08-22 | 无锡新硅微电子有限公司 | 低触发电压的双向scr esd保护电路 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2006-74012A 2006.03.16 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102522404A (zh) | 2012-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102522404B (zh) | 低触发电压的双向scr esd保护电路 | |
| US9368486B2 (en) | Direct connected silicon controlled rectifier (SCR) having internal trigger | |
| CN107017248A (zh) | 一种基于浮空阱触发的低触发电压scr结构 | |
| CN101807598B (zh) | 一种pnpnp型双向可控硅 | |
| US9431389B2 (en) | ESD transistor for high voltage and ESD protection circuit thereof | |
| CN103633087B (zh) | 一种具有esd保护功能的强抗闩锁可控ligbt器件 | |
| CN102468297B (zh) | 可调节维持电压esd保护器件 | |
| CN104752417A (zh) | 可控硅静电保护器件及其形成方法 | |
| CN102254912B (zh) | 一种内嵌p型mos管辅助触发的可控硅器件 | |
| CN104766881A (zh) | 半导体装置 | |
| CN105609488A (zh) | 一种用于esd保护的低触发电压scr器件 | |
| CN104716132B (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| CN202394974U (zh) | 低触发电压的双向scr esd保护电路 | |
| CN102544001A (zh) | 一种为集成电路i/o端口提供全模式esd保护的scr结构 | |
| CN103985710A (zh) | 一种双向scr结构的esd防护器件 | |
| CN104269402B (zh) | 一种堆叠scr‑ldmos的高压esd保护电路 | |
| CN101924131A (zh) | 横向扩散mos器件及其制备方法 | |
| CN102832213B (zh) | 一种具有esd保护功能的ligbt器件 | |
| CN103390618A (zh) | 内嵌栅接地nmos触发的可控硅瞬态电压抑制器 | |
| CN106252400B (zh) | 一种厚膜soi-ligbt器件及其抗闩锁能力的提高方法 | |
| CN103730458B (zh) | 硅控整流器 | |
| CN105428353B (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| CN104241276B (zh) | 一种堆叠stscr‑ldmos的高压esd保护电路 | |
| CN104733443A (zh) | 用于静电防护的半导体结构 | |
| CN103606544A (zh) | 一种抗静电释放的ldmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Bidirectional SCR ESD protective circuit for low triggered voltage Effective date of registration: 20140806 Granted publication date: 20130918 Pledgee: Agricultural Bank of China Limited by Share Ltd Wuxi science and Technology Branch Pledgor: WST (Wuxi) Microelectronic Co., Ltd. Registration number: 2014990000636 |
|
| PLDC | Enforcement, change and cancellation of contracts on pledge of patent right or utility model | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20191017 Granted publication date: 20130918 Pledgee: Agricultural Bank of China Limited by Share Ltd Wuxi science and Technology Branch Pledgor: WST (Wuxi) Microelectronic Co., Ltd. Registration number: 2014990000636 |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191120 Address after: No. 166, Zhengfang Middle Road, Jiangning Economic and Technological Development Zone, Nanjing, Jiangsu Province 210005 Patentee after: Nanjing GEC Electonics Co., Ltd. Address before: 903, building 21-1, genesis building, 214028 Changjiang Road, New District, Jiangsu, Wuxi Patentee before: WST (Wuxi) Microelectronic Co., Ltd. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 210016 No.166, zhengfangzhong Road, moling street, Jiangning District, Nanjing City, Jiangsu Province Patentee after: Nanjing Guobo Electronics Co.,Ltd. Address before: No.166, Zhengfang Road, Jiangning Economic and Technological Development Zone, Nanjing, Jiangsu, 210005 Patentee before: NANJING GUOBO ELECTRONICS Co.,Ltd. |