CN208637423U - 一种具有高维持电压的ldmos结构的esd保护器件 - Google Patents
一种具有高维持电压的ldmos结构的esd保护器件 Download PDFInfo
- Publication number
- CN208637423U CN208637423U CN201821494772.5U CN201821494772U CN208637423U CN 208637423 U CN208637423 U CN 208637423U CN 201821494772 U CN201821494772 U CN 201821494772U CN 208637423 U CN208637423 U CN 208637423U
- Authority
- CN
- China
- Prior art keywords
- well
- upper layer
- trap
- maintenance voltage
- injection region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开了集成电路领域内一种具有高维持电压的LDMOS结构的ESD保护器件，包括P型衬底，P型衬底上层设有深N阱，深N阱上层从一侧到另一侧依次设有第一N阱、第一P阱、第二N阱和第二P阱，第一N阱上层设有P+注入区，第一P阱上层设有浅槽隔离区，第二P阱上层设有N+注入区，P+注入区引出有阳极，N+注入区引出有阴极。本实用新型的具有高维持电压的LDMOS结构的ESD保护器件，通过位于中间区域的第一P阱的阻挡电流，使SCR电流路径变窄，同时延长电流路径，提高了维持电压。
Description
技术领域
本实用新型涉及集成电路技术领域，特别涉及集成电路的静电保护。
背景技术
静电放电（Electrostatic Discharge，ESD）是集成电路可靠性的一项重要分支，随着集成电路制造工艺的发展与电路复杂度的提升，ESD 保护面临重大问题与挑战，相应的 ESD 保护变得更加复杂和困难。单个器件是 ESD 保护设计中的最小单元，单个器件的选择与设计直接关系到整个芯片 ESD 保护设计的成败。
ESD 现象的模型主要有四种：人体放电模型（HBM）、机械放电模型（MM）、器件充电模型（CDM）以及电场感应模型（FIM）。对一般集成电路产品来说，一般要经过人体放电模型，机械放电模型以及器件充电模型的测试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用具有高性能、高耐受力的静电放电保护器件。为了达到保护芯片抵御静电打击的目的，目前已有多种静电防护器件被提出。在集成电路中，二极管、GGNMOS、SCR等都可以用来充当ESD 保护器件，其中可控硅器件（SCR）是最具有效率的 ESD 保护器件之一。
随着功率集成电路技术的快速进展，功率集成电路的ESD保护已成为一个主要的可靠性设计问题。SCR被经常用在功率集成电路VDD和VSS之间进行ESD保护。
对于高压端口ESD保护，难点在于LDMOS ESD保护器件的设计。对于40 V LDMOS，当有异常大的ESD脉冲时，LDMOS可以工作在一次雪崩击穿后的大电流区，此时LDMOS自身属于自保护器件，但是由于横向寄生NPN晶体管Q1在ESD脉冲下有时很难开启，所以容易受ESD脉冲的冲击而损坏，为提高ESD保护能力可采取多种方法。
可控硅 （Silicon controlled rectifier – SCR）也叫晶闸管在功率器件中广泛应用，因为它可以在高阻态与低阻态之间切换，可用作电源开关，然而它同时也是十分有效的 ESD 保护器件，由于其维持电压很低，所以能够承受很高的ESD 电流，因此，SCR 天然具有高的ESD 鲁棒性。相较其他 ESD 保护器件，SCR 器件的单位面积 ESD 保护能力最强。一般SCR器件为低维持电压ESD 保护器件，结构如图1所示，其维持电压比较低，如果维持电压低于VDD，电路会有latch up闩锁的风险，在闩锁情况下，器件在电源与地之间形成短路，造成大电流、EOS（电过载）和器件损坏。因此对于高维持电压的SCR研制有比较大的需求。
实用新型内容
本实用新型的目的是提供一种具有高维持电压的LDMOS结构的ESD保护器件，满足使用需求。
本实用新型的目的是这样实现的：一种具有高维持电压的LDMOS结构的ESD保护器件，包括P型衬底，P型衬底上层设有深N阱，深N阱上层从一侧到另一侧依次设有第一N阱、第一P阱、第二N阱和第二P阱，第一N阱上层设有P+注入区，第一P阱上层设有浅槽隔离区，第二P阱上层设有N+注入区，P+注入区引出有阳极，N+注入区引出有阴极。
本实用新型的具有高维持电压的LDMOS结构的ESD保护器件，通过位于中间区域的第一P阱的阻挡电流，使SCR电流路径变窄，同时延长电流路径，提高了维持电压。
作为本实用新型的进一步改进，第一N阱的长度大于第一P阱、第二N阱和/或第二P阱的长度，以进一步延长电流路径，提高维持电压。
附图说明
图1为现有技术的低维持电压SCR ESD保护结构示意图。
图2为本实用新型的具有高维持电压的LDMOS结构的ESD保护器件的示意图。
其中，1 P型衬底，2深N阱，3第一N阱，4第一P阱，5第二N阱，6第二P阱，7 P+注入区，8浅槽隔离区，9 N+注入区。
具体实施方式
如图2所示的具有高维持电压的LDMOS结构的ESD保护器件，包括P型衬底1， P型衬底1上层设有深N阱2，深N阱2上层从一侧到另一侧依次设有第一N阱3、第一P阱4、第二N阱5和第二P阱6，第一N阱3上层设有P+注入区7，第一P阱4上层设有浅槽隔离区8，第二P阱6上层设有N+注入区9，P+注入区7引出有阳极T1，N+注入区9引出有阴极T2。
本实施例的具有高维持电压的LDMOS结构的ESD保护器件，从阳极T1到阴极T2，P+注入区7、第一N阱3、深N阱2、第二P阱6、N+注入区9构成正向ESD电流泄放路径SCR（如图2上虚曲线所示）。本结构通过位于中间区域的第一P阱4的阻挡电流，使SCR电流路径变窄，延长电流路径，提高维持电压。
本实施例中第一N阱的长度大于第一P阱、第二N阱和第二P阱的总长度，以进一步延长电流路径，提高维持电压。
本实用新型并不局限于上述实施例，在本实用新型公开的技术方案的基础上，本领域的技术人员根据所公开的技术内容，不需要创造性的劳动就可以对其中的一些技术特征作出一些替换和变形，这些替换和变形均在本实用新型的保护范围内。
Claims (2)
1.一种具有高维持电压的LDMOS结构的ESD保护器件，包括P型衬底，其特征在于：所述P型衬底上层设有深N阱，所述深N阱上层从一侧到另一侧依次设有第一N阱、第一P阱、第二N阱和第二P阱，所述第一N阱上层设有P+注入区，所述第一P阱上层设有浅槽隔离区，所述第二P阱上层设有N+注入区，所述P+注入区引出有阳极，所述N+注入区引出有阴极。
2.根据权利要求1所述的具有高维持电压的LDMOS结构的ESD保护器件，其特征在于：所述第一N阱的长度大于所述第一P阱、第二N阱和/或第二P阱的长度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821494772.5U CN208637423U (zh) | 2018-09-13 | 2018-09-13 | 一种具有高维持电压的ldmos结构的esd保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821494772.5U CN208637423U (zh) | 2018-09-13 | 2018-09-13 | 一种具有高维持电压的ldmos结构的esd保护器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208637423U true CN208637423U (zh) | 2019-03-22 |
Family
ID=65743860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821494772.5U Active CN208637423U (zh) | 2018-09-13 | 2018-09-13 | 一种具有高维持电压的ldmos结构的esd保护器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208637423U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109256378A (zh) * | 2018-09-13 | 2019-01-22 | 扬州江新电子有限公司 | 用于功率集成电路输出ldmos器件保护的高维持电压scr结构 |
-
2018
- 2018-09-13 CN CN201821494772.5U patent/CN208637423U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109256378A (zh) * | 2018-09-13 | 2019-01-22 | 扬州江新电子有限公司 | 用于功率集成电路输出ldmos器件保护的高维持电压scr结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ker et al. | Overview of on-chip electrostatic discharge protection design with SCR-based devices in CMOS integrated circuits | |
| CN102142440B (zh) | 一种可控硅器件 | |
| US7542253B2 (en) | Silicon controlled rectifier for the electrostatic discharge protection | |
| EP3116026B1 (en) | Silicon controlled rectifier | |
| US9269703B2 (en) | ESD protection using diode-isolated gate-grounded nMOS with diode string | |
| EP3404713B1 (en) | Electrostatic discharge (esd) protection device and method for operating an esd protection device | |
| KR101043737B1 (ko) | 정전기 방전 보호 소자 | |
| CN102263102A (zh) | 一种用于静电防护的反向二极管触发可控硅 | |
| CN109742071A (zh) | 一种soi功率开关的esd保护器件 | |
| CN101281910A (zh) | 多晶硅级连二极管 | |
| CN102148242A (zh) | 一种具有双导通路径的可控硅器件 | |
| CN102034814B (zh) | 一种静电放电防护器件 | |
| CN104600068A (zh) | 一种基于纵向npn结构的高压双向esd保护器件 | |
| CN101645447A (zh) | 静电放电保护电路元件 | |
| CN102034857B (zh) | 一种pmos场效应晶体管辅助触发的双向可控硅 | |
| CN101789428B (zh) | 一种内嵌pmos辅助触发可控硅结构 | |
| CN103094278B (zh) | Pmos嵌入的低压触发用于esd保护的scr器件 | |
| CN102270658B (zh) | 一种低触发电压低寄生电容的可控硅结构 | |
| CN208637423U (zh) | 一种具有高维持电压的ldmos结构的esd保护器件 | |
| CN104269401A (zh) | 一种基于scr结构的新型esd保护器件 | |
| CN108987393A (zh) | 用于功率集成电路输出ldmos器件保护的双向esd结构 | |
| CN102569374B (zh) | 一种内嵌齐纳触发结构的可控硅器件 | |
| CN109256378A (zh) | 用于功率集成电路输出ldmos器件保护的高维持电压scr结构 | |
| CN102938403B (zh) | 一种用于esd保护的低压触发scr器件 | |
| CN106876388B (zh) | 一种用于射频端口静电放电防护的可控硅电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |